JP6359435B2 - 画像表示システム - Google Patents

Description

本発明は、画像表示システムに関し、特にパネルセルフリフレッシュを行うディスプレイパネルの画像表示システムに関する。

今日の情報処理機器には、コンピュータディスプレイや、テレビディスプレイ、モバイルディスプレイなどの画像表示装置が欠かせない。画像表示装置の表示部として、例えば、液晶パネル、有機エレクトロルミネッセンスパネルなどが存在する。画像表示装置は、典型的には、表示すべき画像データに基づいてピクセルクロックを生成し、これを画像データとともに表示部に送出することによって、所望の画像を表示する。かかる画像表示システムにとって、消費電力の削減は、重要な要素である。

かかる画像表示システムの消費電力を低減する技術として、パネルセルフリフレッシュ（ＰＳＲ：Panel Self Refresh）という技術が知られている。ＰＳＲは、画像表示装置が、静止画像に関する画像データを保存しておき、該静止画像を表示する際に、送信側の装置が画像データを送信することなく、該保存した画像データを出力する技術であり、これにより、消費電力の低減を可能にしている。

画像表示装置は、動画像を表示する場合、送信装置から送信される画像データからリンククロックを復元し、該リンククロックを周波数シンセサイザで所望の周波数に変調することでピクセルクロックを生成する。一方、静止画像を表示する場合、ＰＳＲ方式を用いた画像表示装置は、送信装置から画像データが送信されないため、外部から入力されるクロックを周波数シンセサイザで所望の周波数に変調することでピクセルクロックを生成する。ＰＳＲ方式を用いた画像表示装置は、このようにして生成したピクセルクロックに基づいて、画像データを表示する。

また、ＰＳＲ方式を用いた画像表示装置には、静止画像を表示する場合、再び動画像を表示する際に高速に動画像を表示する機能が求められる場合がある。ＰＳＲ方式を用いた画像表示装置は、かかる機能を実現するために、動画像を表示するための転送回路（以降シリアル転送回路という）をスタンバイ状態に設定する。その際、ＰＳＲ方式を用いた画像表示装置は、シリアル転送回路をスタンバイ状態に設定するために、シリアル転送回路に周波数シンセサイザで特定の周波数に変調したクロックを入力する。

例えば、下記特許文献１は、ＰＳＲ方式を用いたディスプレイインターフェースを開示する。該ディスプレイインターフェースは、ソースデバイスに結合され、固有ストリーム速度に従ってソースパケットデータストリームを受信するように構成されたトランスミッタユニットと、シンクデバイスに結合されたレシーバユニットと、トランスミッタユニットとレシーバユニットとを結合するリンクユニットとを備える。該ディスプレイインターフェースのリンクユニットは、マルチメディアデータパケットをトランスミッタユニットからレシーバユニットへと転送するために使用される複数の双方向レーン、及びソースデータパケットストリームをトランスミッタからレシーバへと転送するために必要とされるリソースに基づいて、未使用の任意のレーンが前記転送以外の目的に割り当てられるように、前記メインリンクを動的に構成するための手段を含む。

特開２００９−６５６４３号公報

上述したような従来の画像表示装置は、動画像を表示する場合と静止画像を表示する場合とで少なくとも２つ（スタンバイ機能を使用する場合は少なくとも３つ）の周波数シンセサイザを必要としていた。周波数シンセサイザは、画像表示装置において多くの電力を消費する。したがって、従前の装置は、多くの周波数シンセサイザを用いることによる消費電力の増大や、周波数シンセサイザが搭載されるチップの面積の増大を招いていた。

そこで、本発明は、従来よりも少ない数の周波数シンセサイザにより静止画像及び動画像を表示することができる転送制御回路及び該転送制御回路を用いる画像表示システムを提供することを目的とする。

また、本発明は、一の周波数シンセサイザにより静止画像及び動画像を表示するとともに、他の周波数シンセサイザによりスタンバイ機能を使用することができる転送制御回路及び該転送制御回路を用いる画像表示システムを提供することを目的とする。

さらに、本発明は、一の周波数シンセサイザにより静止画像及び動画像を表示するとともに、他の周波数シンセサイザによりスタンバイ機能を使用する動作モードと、従来の画像表示システムでの動作を行う動作モード（すなわち、一の周波数シンセサイザで静止画像を表示するとともに、他の周波数シンセサイザで動画像を表示する動作モード）とで動作することができる転送制御回路及び該転送制御回路を用いる画像表示システムを提供することを目的とする。

上記課題を解決するための本発明は、以下の技術的特徴乃至は発明特定事項を含んで構成される。

すなわち、ある観点に従う本発明は、画像データを出力する転送制御回路であって、外部から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び第１のクロックを生成するシリアル転送回路と、前記第１のクロックの周波数と外部から供給される第２のクロックの周波数との比である第１の比を取得する補正比取得回路と、前記画像データに基づく所定の設定タイミングに従って、前記第１の比に基づく第１の分周比を設定する第１の分周比設定回路と、前記第１の分周比に基づいて前記第２のクロックを分周し、該分周した第２のクロックを、前記画像データに基づく画像を表示するためのピクセルクロックとして出力する第１の周波数シンセサイザと、を備える、転送制御回路である。

これにより、転送制御回路は、外部から供給されるシリアルデータ信号から生成される第１のクロックの周波数と、外部から供給される第２のクロックの周波数との比である第１の比を所定の設定タイミングに従って取得することによって、第２のクロックからピクセルクロックを生成することができるため、従来よりも少ない数の周波数シンセサイザにより静止画像及び動画像を表示することができるようになる。

ここで、前記転送制御回路は、前記第１のクロックの周波数と前記ピクセルクロックの周波数との比を示す第２の比を取得する被補正比取得回路をさらに備え、前記第１の分周比設定回路は、前記所定の設定タイミングに従って、前記第１の比及び前記第２の比に基づいて前記第１の分周比を設定しても良い。

これにより、転送制御回路は、所定の設定タイミングに従って第１の比によって、第１のクロックの周波数とピクセルクロックの周波数との比である第２の比を補正するため、第２の比を用いてピクセルクロックを生成する転送制御回路においても、従来よりも少ない数の周波数シンセサイザにより静止画像及び動画像を表示することができるようになる。

さらに、前記所定の設定タイミングは、前記第２の比が取得された回数に基づいて決定されるタイミングであっても良い。

これにより、転送制御回路は、第２の比を補正するための第１の比をより高精度で取得するため、従来よりも少ない数の周波数シンセサイザによって、より高精度で静止画像及び動画像を表示することができるようになる。

また、前記転送制御回路は、前記第２のクロックに対する第２の分周比を記憶するレジスタと、前記第２のクロックを前記第２の分周比により分周し、該分周した第２のクロックを前記シリアル転送回路に出力する第２の周波数シンセサイザと、をさらに備えても良い。

これにより、転送制御回路は、外部から供給される第２のクロックを第２の分周比によって分周し、該分周した第２のクロックをシリアル転送回路に出力することによってスタンバイ機能を実現するため、一つの周波数シンセサイザにより静止画像及び動画像を表示するとともに、他の周波数シンセサイザによりスタンバイ機能を使用することができるようになる。

さらに、別の観点に従う本発明は、画像データを出力する転送制御回路であって、所定の動作モードを選択的に制御するモード制御回路と、外部から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び第１のクロックを生成するシリアル転送回路と、前記第１のクロックの周波数と外部から供給される第２のクロックの周波数との比である第１の比を取得する補正比取得回路と、前記第１のクロックの周波数と前記画像データを表示するためのピクセルクロックの周波数との比を示す第２の比を取得する被補正比取得回路と、選択された前記所定の動作モードに依存して、所定の分周比を設定する第１の分周比設定回路と、選択された前記所定の動作モードに依存して、供給される所定のクロックを分周し、該分周した所定のクロックを前記ピクセルクロックとして出力する第１の周波数シンセサイザと、を備え、前記モード制御回路の制御による第１の動作モードにおいて、前記第１の分周比設定回路は、前記画像データに基づく所定の設定タイミングに従い、前記第１の比及び前記第２の比に基づいて第１の分周比を設定し、前記第１の周波数シンセサイザは、前記第２のクロックを前記第１の分周比により分周し、前記モード制御回路の制御による第２の動作モードにおいて、前記第１の分周比設定回路は、前記第２の比に基づいて第２の分周比を設定し、前記第１の周波数シンセサイザは、前記第１のクロックを前記第２の分周比により分周する、転送制御回路である。

これにより、転送制御回路は、第１の動作モードにおいて、所定の設定タイミングに従い、上述した第１の比及び第２の比に基づいて第１の分周比を設定し、該第１の分周比によって第２のクロックを分周するため、一の周波数シンセサイザにより静止画像及び動画像を表示する。一方、転送制御回路は、第２の動作モードにおいて、第２の比に基づいて第２の分周比を設定し、該第２の分周比によって第１のクロックを分周するため、一の周波数シンセサイザにより動画像を表示する。したがって、転送制御回路は、一の周波数シンセサイザにより静止画像及び動画像を表示する動作モードと、一の周波数シンセサイザにより動画像を表示する動作モードとで動作することができるようになる。

ここで、前記転送制御回路は、前記第２のクロックに対する第３の分周比を記憶するレジスタと、前記第２のクロックを前記第３の分周比により分周し、該分周した前記第２のクロックを前記シリアル転送回路に出力する第２の周波数シンセサイザと、をさらに備えても良い。

これにより、転送制御回路は、第２のクロックを第３の分周比により分周する周波数シンセサイザを備えるため、一の周波数シンセサイザにより静止画像及び動画像を表示するとともに、他の周波数シンセサイザによりスタンバイ機能を使用する動作モードと、従来の画像表示システムでの動作モード（すなわち、一の周波数シンセサイザにより静止画像を表示するとともに、他の周波数シンセサイザにより動画像を表示する動作モード）とで動作することができるようになる。

さらに、別の観点に従う本発明は、画像データを表示するための画像表示システムであって、送信装置から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び少なくとも１つのピクセルクロックを生成する転送制御回路と、前記画像データを一時的に記憶するための記憶装置と、前記少なくとも１つのピクセルクロックのうちの所定のピクセルクロックに従って、前記画像データに基づく画像を表示する表示部と、前記画像データに含まれる出力モードデータに従って、前記転送制御回路から出力される前記画像データ又は前記記憶装置から読み出される前記画像データのいずれかが前記表示部に出力されるように制御を行う制御回路と、を備え、前記転送制御回路は、前記第１のクロックの周波数と外部から供給される第２のクロックの周波数との比である第１の比を取得する補正比取得回路と、前記画像データに基づく所定の設定タイミングに従って、前記第１の比に基づく第１の分周比を設定する第１の分周比設定回路と、前記第１の分周比に基づいて前記第２のクロックを分周する第１の周波数シンセサイザと、を備える、画像表示システムである。

これにより、画像表示システムは、外部から供給されるシリアルデータ信号から生成される第１のクロックの周波数と、外部から供給される第２のクロックの周波数との比である第１の比を所定の設定タイミングに従って取得することによって、第２のクロックからピクセルクロックを生成することができるため、従来よりも少ない数の周波数シンセサイザにより静止画像及び動画像を表示することができるようになる。

ここで、前記第１の周波数シンセサイザは、前記第１の分周比に基づいて分周した第２のクロックを前記所定のピクセルクロックとして出力しても良い。

また、前記制御回路は、前記出力モードデータが転送画像出力モードを示す場合に、前記画像データを記憶装置に記憶し、前記転送制御回路から出力される前記画像データを前記表示部に出力するように制御し、前記出力モードデータがメモリ画像出力モードを示す場合に、前記記憶装置から読み出される前記画像データを前記表示部に出力するように制御しても良い。

これにより、画像表示システムは、動画像の表示時に画像データを記憶装置に記憶し、静止画像の表示時に記憶装置から読み出される画像データを表示するため、消費電力を低減して、従来よりも少ない数の周波数シンセサイザによって、静止画像及び動画像を表示することができるようになる。

また、前記転送制御回路は、前記第２のクロックを予め設定された第３の分周比により分周し、該分周した第２のクロックを第１のピクセルクロックとして出力する第２の周波数シンセサイザをさらに備え、前記転送制御回路は、第１の動作モードにおいて、
前記第１の分周比設定回路は、前記画像データに基づく所定の設定タイミングに従い、前記第１の比及び前記第２の比に基づいて前記第１の分周比を設定し、前記第１の周波数シンセサイザは、前記第２のクロックを前記第１の分周比により分周し、該分周した第２のクロックを第２のピクセルクロックとして出力する一方、第２の動作モードにおいて、前記第１の分周比設定回路は、前記第２の比に基づいて第２の分周比を設定し、前記第１の周波数シンセサイザは、前記第１のクロックを前記第２の分周比により分周し、該分周した第１のクロックを前記第２のピクセルクロックとして出力し、前記制御回路は、前記画像データに含まれる出力モードデータ及び前記動作モードのいずれかに基づいて、前記第１のピクセルクロック又は前記第２のピクセルクロックのいずれかが前記所定のピクセルクロックとして前記表示部に出力されるように制御しても良い。

これにより、画像表示システムは、第３の分周比によって第２のクロックを分周することによって第１のピクセルクロックを生成し、第１の動作モードにおいて、第１の分周比によって第２のクロックを分周し、第２の動作モードにおいて、第２の分周比によって第１のクロックを分周することによって第２のピクセルクロックを生成するため、画像表示システムは、第１の動作モードにおいて、一の周波数シンセサイザにより静止画像及び動画像を表示し、第２の動作モードにおいて、一の周波数シンセサイザにより動画像を表示し、他の周波数シンセサイザにより静止画像を表示する。したがって、画像表示システムは、一の周波数シンセサイザにより静止画像及び動画像を表示する第１の動作モードと、一の周波数シンセサイザにより動画像を表示し、他の周波数シンセサイザにより静止画像を表示する第２の動作モードとで動作することができるようになる。

さらに別の観点に従う本発明は、画像データを表示するための画像表示システムであって、送信装置から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び少なくとも１つのピクセルクロックを生成する転送制御回路と、前記画像データを一時的に記憶するための記憶装置と、前記少なくとも１つのピクセルクロックのうちの所定のピクセルクロックに従って、前記画像データに基づく画像を表示する表示部と、前記画像データに含まれる出力モードデータに従って、前記転送制御回路から出力される前記画像データ又は前記記憶装置から読み出される前記画像データのいずれかが前記表示部に出力されるように制御を行う制御回路と、を備え、前記転送制御回路は、前記第２のクロックを予め定められた第３の分周比で分周することによって、第１のピクセルクロックを生成し、所定の動作モードに従って、外部から供給される第２のクロックを第１の分周比で分周することによって、第２のピクセルクロックを生成し、又は前記シリアル信号から得られる第１のクロックを第２の分周比で分周することによって、前記第１のピクセルクロックを生成し、前記制御回路は、前記画像データに含まれる出力モードデータ及び前記所定の動作モードに基づいて、前記第１のピクセルクロック又は前記第２のピクセルクロックのいずれかが前記表示部に出力されるように制御を行う画像表示システムである。

これにより、画像表示システムは、第３の分周比によって第２のクロックを分周することによって第１のピクセルクロックを生成し、所定の動作モードに従って、第１の分周比によって第２のクロックを分周するか、又は、第２の分周比によって第１のクロックを分周することによって第２のピクセルクロックを生成するため、画像表示システムは、所定の動作モードに従って、一の周波数シンセサイザにより静止画像及び動画像を表示するか、又は、一の周波数シンセサイザにより動画像を表示し、他の周波数シンセサイザにより静止画像を表示する。したがって、画像表示システムは、一の周波数シンセサイザにより静止画像及び動画像を表示する動作モードと、一の周波数シンセサイザにより動画像を表示し、他の周波数シンセサイザにより静止画像を表示する動作モードとで動作することができるようになる。

ここで、前記転送制御回路は、第１の動作モードにおいて、第１の比及び第２の比に基づいて前記第１の分周比を決定する一方、第２の動作モードにおいて、前記第２の比に基づいて前記第２の分周比を決定しても良い。

これにより、画像表示システムは、第１の比及び第２の比に基づく第１の分周比で第２のクロックを分周する第１の動作モードと、第２の比に基づく第２の分周比で第１のクロックを分周する第２の動作モードとで動作することができるようになる。

さらに、前記転送制御回路は、前記第１の比を前記第１のクロックの周波数及び前記第２のクロックの周波数の比に決定し、前記第２の比を前記第１のクロックの周波数及び前記第２のピクセルクロックの周波数の比に決定しても良い。

これにより、画像表示システムは、第１のクロックの周波数と、第２のクロックの周波数との比である第１の比を決定し、第１のクロックの周波数と第２のピクセルクロックの周波数との比である第２の比を決定することができるようになる。

さらに、別の観点に従う本発明は、画像表示システムにおける画像データの表示方法であって、外部から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び第１のクロックを生成することと、前記第１のクロックの周波数と外部から入力される第２のクロックの周波数との比である第１の比を取得することと、前記画像データに基づく所定の設定タイミングに従って、前記第１の比に基づいて、所定の分周比を設定することと、前記所定の分周比に基づいて前記第２のクロックを分周し、該分周した前記第２のクロックを前記ピクセルクロックとして出力することと、前記ピクセルクロックに基づいて、前記画像データに基づく画像を表示することと、を含む、画像の表示方法である。

これにより、画像表示システムは、外部から供給されるシリアルデータ信号から生成される第１のクロックの周波数と、外部から供給される第２のクロックの周波数との比である第１の比を所定の設定タイミングに従って取得することによって、第２のクロックからピクセルクロックを生成し、該ピクセルクロックに基づいて画像を表示することができるため、従来よりも少ない数の周波数シンセサイザにより静止画像及び動画像を表示することができるようになる。

本発明によれば、転送制御回路及び該転送制御回路を用いる画像表示システムは、従来よりも少ない数の周波数シンセサイザにより静止画像及び動画像を表示することができるようになる。

また、本発明によれば、転送制御回路及び該転送制御回路を用いる画像表示システムは、一つの周波数シンセサイザにより静止画像及び動画像を表示するとともに、他の周波数シンセサイザによりスタンバイ機能を使用することができるようになる。

また、本発明によれば、転送制御回路及び該転送制御回路を用いる画像表示システムは、一の周波数シンセサイザにより静止画像及び動画像を表示するとともに、他の周波数シンセサイザによりスタンバイ機能を使用する動作モードと、従来の画像表示システムでの動作モード（すなわち、一の周波数シンセサイザにより静止画像を表示するとともに、他の周波数シンセサイザにより動画像を表示する動作モード）とで動作することができるようになる。

本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。

本発明の一実施形態に係る画像表示システムの概略構成の一例を示す図である。 本発明の一実施形態に係る画像表示装置の転送制御回路の構成の一例を示す図である。 本発明の一実施形態に係る転送制御回路の補正比取得回路の各種の信号のタイミングチャートである。 本発明の一実施形態に係る転送制御回路の各種の信号のタイミングチャートである。 本発明の一実施形態に係る画像表示装置の動作を示すフローチャートである。 本発明の一実施形態に係る転送制御回路の構成の他の例を示す図である。 本発明の一実施形態に係る画像表示システムの概略構成の他の例を示す図である。 本発明の一実施形態に係る転送制御回路の構成の他の例を示す図である。 本発明の一実施形態に係る画像表示装置の動作を示すフローチャートである。 本発明の一実施形態に係る画像表示装置の動作を示すフローチャートである。

次に、本発明の実施の形態について、図面を参照しつつ説明する。

図１は、本発明の一実施形態に係る画像表示システムの概略構成の一例を示す図である。同図に示すように、本実施形態に係る画像表示システム１は、例えば、送信装置１０と、画像表示装置２０とを含んで構成される。

送信装置１０は、例えば、ｅＤＰ（embedded Display Port）のソース機器（例えば、パーソナルコンピュータやセットトップボックス、コントロールボードなど）であるが、これに限られない。送信装置１０は、表示すべき画像データと、リンククロックＬＮＫ＿ＣＬＫ及び被補正比と、画像出力モードとに関する情報を含むシリアルデータ信号Ｓ＿ＤＡＴＡを生成し、該信号を画像表示装置２０に送信する。リンククロックＬＮＫ＿ＣＬＫ及び被補正比は、それぞれ、該画像データを表示するためのピクセルクロックＰＩＸ＿ＣＬＫを復元するために必要なクロック及び比である。

画像表示装置２０は、例えば、ｅＤＰのシンク機器（例えば、ディスプレイやプロジェクタなど）であるが、これに限られない。画像表示装置２０は、例えば、転送制御回路２１と、制御回路２２と、記憶装置２３と、選択回路２４と、表示部２５とを含んで構成される。

転送制御回路２１は、送信装置１０から供給されるシリアルデータ信号Ｓ＿ＤＡＴＡと、外部から供給される外部クロックＥＸＴ＿ＣＬＫとに基づいて、表示すべき画像データ及び画像出力モードの情報を含む転送画像信号ＩＭＧ＿ＴＲＡＮと、該転送画像信号ＩＭＧ＿ＴＲＡＮを表示するためのピクセルクロックＰＩＸ＿ＣＬＫとを生成する。転送制御回路２１は、転送画像信号ＩＭＧ＿ＴＲＡＮを選択回路２４の入力端子Ａ０と、制御回路２２とに出力し、ピクセルクロックＰＩＸ＿ＣＬＫを表示部２５に出力する。なお、転送制御回路２１の構成の詳細については後述する。

制御回路２２は、転送制御回路２１から出力される転送画像信号ＩＭＧ＿ＴＲＡＮに基づいて、表示部２５に出力すべき画像データの選択を制御する。具体的には、制御回路２２は、転送制御回路２１から出力される転送画像信号ＩＭＧ＿ＴＲＡＮに含まれる画像出力モードデータに基づいて、画像出力モードが“転送画像出力モード”及び“メモリ画像出力モード”のいずれであるかを判断し、画像出力モードが“転送画像出力モード”であると判断する場合、転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像データを記憶装置２３に記憶するとともに、選択信号ＳＥＬの状態を“０”として該信号を選択回路２４の選択端子ＳＬに出力する。一方、制御回路２２は、画像出力モードが“メモリ画像出力モード”であると判断する場合、記憶装置２３から記憶装置２３に記憶された画像データを取得して、メモリ画像信号ＩＭＧ＿ＭＥＭとして選択回路２４の入力端子Ａ１に出力するとともに、選択信号ＳＥＬの状態を“１”として該信号を選択回路２４の選択端子ＳＬに出力する。

選択回路２４は、例えば、マルチプレクサであるが、これに限られない。選択回路２４は、制御回路２２から出力される選択信号ＳＥＬに従って、転送制御回路２１から出力される転送画像信号ＩＭＧ＿ＴＲＡＮ及び制御回路２２から出力されるメモリ画像信号ＩＭＧ＿ＭＥＭのうちのいずれかを画像信号ＩＭＧとして表示部２５に出力する。具体的には、選択回路２４は、制御回路２２から出力される選択信号ＳＥＬの状態を判断し、選択信号ＳＥＬの状態が“０”であると判断する場合、転送制御回路２１から出力される転送画像信号ＩＭＧ＿ＴＲＡＮを選択し、該信号を画像信号ＩＭＧとして表示部２５に出力する。一方、選択回路２４は、選択信号ＳＥＬの状態が“１”であると判断する場合、制御回路２２から出力されるメモリ画像信号ＩＭＧ＿ＭＥＭを選択し、該信号を画像信号ＩＭＧとして表示部２５に出力する。

表示部２５は、例えば、液晶表示パネルや有機エレクトロルミネッセンス表示パネルであるが、これらに限られない。表示部２５は、転送制御回路２１から出力されるピクセルクロックＰＩＸ＿ＣＬＫに基づいて、選択回路２４から出力される画像信号ＩＭＧに従う画像を表示する。なお、本例において、表示部２５は、画像表示装置２０内に設けられているが、これに限られるものではなく、表示部２５は、画像表示装置２０とは別体として設けられても良い。

以上のように構成される画像表示システム１は、画像表示装置２０の転送制御回路２１によって、送信装置１０から送信されるシリアルデータ信号Ｓ＿ＤＡＴＡから画像データと、該画像データを表示するピクセルクロックＰＩＸ＿ＣＬＫと、画像出力モードとの情報を抽出する。これにより、画像表示システム１は、画像出力モードに従う表示方法で、ピクセルクロックＰＩＸ＿ＣＬＫに基づいて、画像データに従う画像を表示する。

図２は、本発明の一実施形態に係る画像表示装置の転送制御回路の構成の一例を示す図である。同図に示すように、本実施形態に係る転送制御回路２１は、シリアル転送回路２１１と、出力制御回路２１２と、被補正比取得回路２１３と、レジスタ２１４と、補正タイミング生成回路２１５と、補正比取得回路２１６と、分周比設定回路２１７と、周波数シンセサイザ２１８とを含んで構成される。

シリアル転送回路２１１は、送信装置１０から供給されるシリアルデータ信号Ｓ＿ＤＡＴＡに基づいて、画像データ及び画像出力モードを示すデータ信号ＤＡＴＡと、該画像データを表示するためのピクセルクロックＰＩＸ＿ＣＬＫを復元するのに必要なリンククロックＬＮＫ＿ＣＬＫとを生成する。具体的には、シリアル転送回路２１１は、送信装置１０から出力されるシリアルデータ信号Ｓ＿ＤＡＴＡから画像データ及び画像出力モードの情報を抽出し、これらをデータ信号ＤＡＴＡとして出力制御回路２１２及び被補正比取得回路２１３に出力する。また、シリアル転送回路２１１は、送信装置１０から出力されるシリアルデータ信号Ｓ＿ＤＡＴＡから該シリアルデータ信号Ｓ＿ＤＡＴＡに重畳されているリンククロックＬＮＫ＿ＣＬＫを抽出し、該抽出したリンククロックＬＮＫ＿ＣＬＫを出力制御回路２１２及び補正比取得回路２１６に出力する。

また、シリアル転送回路２１１は、画像出力モードが“転送画像出力モード”及び“メモリ画像出力モード”のいずれであるかを判断する。シリアル転送回路２１１は、画像出力モードが“転送画像出力モード”であると判断する場合、開始信号ＳＴＡＲＴを補正タイミング生成回路２１５に出力する。一方、シリアル転送回路２１１は、画像出力モードが“メモリ画像出力モード”であると判断する場合、開始信号ＳＴＡＲＴの出力を停止する。

出力制御回路２１２は、バッファとして機能し、シリアル転送回路２１１から出力されるデータ信号ＤＡＴＡをキャプチャして、所定の順に該キャプチャしたデータを出力する。出力制御回路２１２は、例えば、ＦＩＦＯ（First In First OUT）である。具体的には、出力制御回路２１２は、シリアル転送回路２１１から出力されるリンククロックＬＮＫ＿ＣＬＫに基づいて、該回路から出力されるデータ信号ＤＡＴＡをキャプチャし、周波数シンセサイザ２１８から出力されるピクセルクロックＰＩＸ＿ＣＬＫに基づいて、該キャプチャしたデータを先にキャプチャしたデータから順に制御回路２２及び選択回路２４（図１参照）に出力する。

被補正比取得回路２１３は、シリアル転送回路２１１から供給されるデータ信号ＤＡＴＡに基づいて、被補正比Ｍ及びＮを取得する。具体的には、被補正比取得回路２１３は、データ信号ＤＡＴＡに基づいて、リンククロックＬＮＫ＿ＣＬＫの周波数と画像データを表示するためのピクセルクロックＰＩＸ＿ＣＬＫの周波数との比を示す被補正比Ｍ及びＮを取得するとともに、該被補正比を取得した回数を記憶する。被補正比取得回路２１３は、被補正比Ｍ及びＮと、該被補正比を取得した回数とを属性信号ＡＴＲとして該信号を補正タイミング生成回路２１５と、分周比設定回路２１７とに出力する。

また、被補正比取得回路２１３は、レジスタ２１４から出力されるフレーム設定信号ＦＲＭ＿ＳＥＴが示す値と該記憶した被補正比の取得回数とを比較し、フレーム設定信号ＦＲＭ＿ＳＥＴが示す値と該記憶した被補正比の取得回数とが一致する場合、該記憶した被補正比の取得回数を初期化する。

レジスタ２１４は、補正タイミング生成回路２１５が補正タイミング信号ＣＯＲ＿ＴＩＭを生成するタイミングを記憶する。具体的には、レジスタ２１４は、補正タイミング生成回路２１５が補正タイミング信号ＣＯＲ＿ＴＩＭを何フレーム（画像を表示する時間単位）毎に生成するかに関するタイミング情報を記憶する。レジスタ２１４が記憶したタイミング情報は、フレーム設定信号ＦＲＭ＿ＳＥＴとして、被補正比取得回路２１３及び補正タイミング生成回路２１５によって読み出される。

補正タイミング生成回路２１５は、分周比設定回路２１７が分周比の設定に使用する値である補正比ＣＯＲ（すなわち、外部クロックＥＸＴ＿ＣＬＫの周波数とリンククロックＬＮＫ＿ＣＬＫの周波数との比）を更新乃至は設定するタイミングを決定する。具体的には、補正タイミング生成回路２１５は、シリアル転送回路２１１から開始信号ＳＴＡＲＴが出力されている間、被補正比取得回路２１３から出力される属性信号ＡＴＲを受け、該信号に基づいて被補正比Ｍ及びＮを取得した回数をカウントする。補正タイミング生成回路２１５は、被補正比Ｍ及びＮを取得した回数がレジスタ２１４から出力されるフレーム設定信号ＦＲＭ＿ＳＥＴが示す値（すなわち、フレーム数）と一致する場合、補正タイミング信号ＣＯＲ＿ＴＩＭを生成し、該信号を分周比設定回路２１７に出力する。一方、補正タイミング生成回路２１５は、シリアル転送回路２１１から開始信号ＳＴＡＲＴが出力されていない場合、その動作を停止する。

補正比取得回路２１６は、外部から供給される外部クロックＥＸＴ＿ＣＬＫの周波数とリンククロックＬＮＫ＿ＣＬＫの周波数との比である補正比ＣＯＲを取得する。具体的には、補正比取得回路２１６は、外部から入力される外部クロックＥＸＴ＿ＣＬＫが所定の回数（例えば、２＾４＝１６回）交番する所定の期間をシリアル転送回路２１１から出力されるリンククロックＬＮＫ＿ＣＬＫによりカウントする。補正比取得回路２１６は、外部クロックＥＸＴ＿ＣＬＫの交番回数とリンククロックＬＮＫ＿ＣＬＫのカウント値との比である補正比ＣＯＲを求め、これを補正比信号ＣＯＲ＿ＲＡＴとして分周比設定回路２１７に出力する。

分周比設定回路２１７は、属性信号ＡＴＲと、補正タイミング信号ＣＯＲ＿ＴＩＭと、補正比信号ＣＯＲ＿ＲＡＴとに基づいて、分周比を設定し、該設定した分周比を周波数シンセサイザ２１８に出力する。具体的には、分周比設定回路２１７は、補正タイミング生成回路２１５から補正タイミング信号ＣＯＲ＿ＴＩＭが出力されているか否かを判断し、補正タイミング信号ＣＯＲ＿ＴＩＭが出力されていると判断する場合、補正比信号ＣＯＲ＿ＲＡＴに従って補正比ＣＯＲを更新し、該更新した補正比ＣＯＲ及び属性信号ＡＴＲに基づいて、以下の＜式１＞に従って分周比を設定する。分周比設定回路２１７は、該設定した分周比を分周比信号ＤＩＶ＿ＲＡＴ１として周波数シンセサイザ２１８に出力する。
（分周比）＝（Ｍ／Ｎ）×ＣＯＲ …＜式１＞
一方、分周比設定回路２１７は、補正タイミング信号ＣＯＲ＿ＴＩＭが出力されていないと判断する場合、補正比ＣＯＲを更新することなく、補正比ＣＯＲ及び属性信号ＡＴＲに基づいて、＜式１＞に従って分周比を設定し、該設定した分周比を分周比信号ＤＩＶ＿ＲＡＴ１として周波数シンセサイザ２１８に出力する。

周波数シンセサイザ２１８は、例えば、ＰＬＬ回路であるが、これに限られない。周波数シンセサイザ２１８は、外部クロックＥＸＴ＿ＣＬＫを所望の分周比によって分周することによりピクセルクロックＰＩＸ＿ＣＬＫを生成する。具体的には、周波数シンセサイザ２１８は、分周比設定回路２１７から出力される分周比信号ＤＩＶ＿ＲＡＴ１に従う分周比で外部から入力される外部クロックＥＸＴ＿ＣＬＫを分周することによってピクセルクロックＰＩＸ＿ＣＬＫを生成し、該生成したクロックを出力制御回路２１２及び表示部２５に出力する。

以上のように構成される転送制御回路２１は、送信装置１０から出力されるシリアルデータ信号Ｓ＿ＤＡＴＡから抽出されるリンククロックＬＮＫ＿ＣＬＫの周波数と、外部から入力される外部クロックＥＸＴ＿ＣＬＫの周波数との比である補正比ＣＯＲを所定の周期毎に取得することによって、外部クロックＥＸＴ＿ＣＬＫからピクセルクロックＰＩＸ＿ＣＬＫを生成する。これにより、転送制御回路２１は、１つの周波数シンセサイザ２１８によって、ピクセルクロックＰＩＸ＿ＣＬＫを生成し出力することができる。

図３は、本発明の一実施形態に係る転送制御回路の補正比取得回路の各種の信号のタイミングチャートである。同図において、外部クロックＥＸＴ＿ＣＬＫが１６回交番する期間を期間ｔｅｒｍと定義する。

同図を参照して、補正比取得回路２１６は、外部クロックＥＸＴ＿ＣＬＫが２＾ｎ回（本例では２＾４＝１６回）交番する期間の期間ｔｅｒｍをリンククロックＬＮＫ＿ＣＬＫによりカウントする。補正比取得回路２１６は、リンククロックＬＮＫ＿ＣＬＫによるカウント値に基づいて、以下の＜式２＞に従って外部クロックＥＸＴ＿ＣＬＫの周波数と、リンククロックＬＮＫ＿ＣＬＫの周波数との比である補正比ＣＯＲを取得する。
ＣＯＲ＝（リンククロックのカウント値）／（２＾ｎ） …＜式２＞

図４は、本発明の一実施形態に係る転送制御回路の各種の信号のタイミングチャートである。具体的には、図４は、本発明の一実施形態に係る転送制御回路２１の補正比ＣＯＲを取得するタイミングを示すタイミングチャートである。同図において、シリアル転送回路２１１が転送画像信号ＩＭＧ＿ＴＲＡＮを交番させる時刻を時刻ｔ４０１、ｔ４０２、ｔ４０４、ｔ４０５、ｔ４０８及びｔ４０９と定義する。また、同図において、被補正比Ｍ及びＮがデータ信号ＤＡＴＡとして出力される時刻を時刻ｔ４０３、ｔ４０６及びｔ４１０と定義する。

同図を参照して、シリアル転送回路２１１は、送信装置１０から送信されるシリアルデータ信号Ｓ＿ＤＡＴＡに従って転送画像信号ＩＭＧ＿ＴＲＡＮを交番させる。同図において、転送画像信号ＩＭＧ＿ＴＲＡＮの状態“１”は、画像を表示する期間であることを示し、転送画像信号ＩＭＧ＿ＴＲＡＮの状態“０”は、画像を表示しない期間（すなわち、ブランキング期間）であることを示す。

被補正比取得回路２１３は、シリアル転送回路２１１から出力されるデータ信号ＤＡＴＡから被補正比Ｍ及びＮを取得する。シリアル転送回路２１１は、転送画像信号ＩＭＧ＿ＴＲＡＮのブランキング期間に被補正比Ｍ及びＮの情報を有するデータ信号ＤＡＴＡを出力する。被補正比Ｍ及びＮは、転送画像信号ＩＭＧ＿ＴＲＡＮのブランキング期間にデータ信号ＤＡＴＡとして出力されるため、被補正比取得回路２１３は、転送画像信号ＩＭＧ＿ＴＲＡＮのブランキング期間である時刻ｔ４０３、ｔ４０６及びｔ４１０で被補正比Ｍ及びＮを取得する。

時刻ｔ４０３で、被補正比取得回路２１３は、被補正比Ｍ及びＮを取得し、被補正比Ｍ及びＮを取得した回数を１として属性信号ＡＴＲを生成し、該信号を補正タイミング生成回路２１５に出力する。時刻ｔ４０６で、被補正比取得回路２１３は、被補正比Ｍ及びＮを取得し、被補正比Ｍ及びＮを検出した回数を２として属性信号ＡＴＲを生成し、該信号を補正タイミング生成回路２１５に出力する。また、時刻ｔ４０６で、補正タイミング生成回路２１５は、被補正比取得回路２１３から出力される属性信号ＡＴＲとレジスタ２１４から出力されるフレーム設定信号ＦＲＭ＿ＳＥＴとが一致していると判断し、時刻ｔ４０６より僅かに時間が進んだ時刻ｔ４０７で補正タイミング信号ＣＯＲ＿ＴＩＭを生成し、該信号を分周比設定回路２１７に出力する。

時刻ｔ４１０で、被補正比取得回路２１３は、被補正比Ｍ及びＮを取得する。被補正比取得回路２１３は、レジスタ２１４から出力されるフレーム設定信号ＦＲＭ＿ＳＥＴの値と、以前までに取得した被補正比Ｍ及びＮの検出回数とが一致することを確認し、被補正比Ｍ及びＮを取得した回数を０に初期化して属性信号ＡＴＲを生成し、該信号を補正タイミング生成回路２１５に出力する。

上述したように、補正タイミング生成回路２１５は、被補正比Ｍ及びＮを所定の回数取得するたびに補正タイミング信号ＣＯＲ＿ＴＩＭを生成する。これにより、転送制御回路２１は、“転送画像出力モード”の間、外部クロックＥＸＴ＿ＣＬＫ及びリンククロックＬＮＫ＿ＣＬＫの周波数の比である補正比ＣＯＲを高精度で取得し、外部クロックＥＸＴ＿ＣＬＫに基づいて高精度でピクセルクロックＰＩＸ＿ＣＬＫを生成する。そのため、転送制御回路２１は、１つの周波数シンセサイザ２１８で、ピクセルクロックＰＩＸ＿ＣＬＫを生成し、静止画像及び動画像を表示することができる。

図５は、本発明の一実施形態に係る画像表示装置の動作を示すフローチャートである。同図を参照して、まず、画像表示装置２０は、被補正比Ｍ及びＮの取得回数を初期化する（Ｓ５０１）。次に、画像表示装置２０は、送信装置１０から出力されるシリアルデータ信号Ｓ＿ＤＡＴＡに基づいて、画像出力モードが“転送画像出力モード”及び“メモリ画像出力モード”のいずれであるかを判断する（Ｓ５０２）。画像表示装置２０は、画像出力モードが“メモリ画像出力モード”であると判断する場合（Ｓ５０２のＮｏ）、ステップＳ５０８の処理に進む。一方、画像表示装置２０は、画像出力モードが“転送画像出力モード”であると判断する場合（Ｓ５０２のＹｅｓ）、シリアルデータ信号Ｓ＿ＤＡＴＡからリンククロックＬＮＫ＿ＣＬＫと画像データを示すデータ信号ＤＡＴＡとを復元する（Ｓ５０３）。

画像表示装置２０は、次に、データ信号ＤＡＴＡから被補正比Ｍ及びＮを取得する（Ｓ５０４）。画像表示装置２０は、被補正比Ｍ及びＮの取得回数がレジスタ２１４に記憶されている値ｓと同じであるか否かを判断する（Ｓ５０５）。画像表示装置２０は、被補正比Ｍ及びＮの取得回数がレジスタ２１４に記憶されている値ｓと同じでないと判断する場合（Ｓ５０５のＮｏ）、ステップＳ５１０の処理に進む。一方、画像表示装置２０は、被補正比Ｍ及びＮの取得回数がレジスタ２１４に記憶されている値ｓと同じであると判断する場合（Ｓ５０５のＹｅｓ）、被補正比の取得回数を初期化する（Ｓ５０６）。

画像表示装置２０は、外部から入力される外部クロックＥＸＴ＿ＣＬＫと、シリアル転送回路２１１から出力されるリンククロックＬＮＫ＿ＣＬＫとに基づいて、補正比ＣＯＲを取得する（Ｓ５０７）。画像表示装置２０は、補正比ＣＯＲと被補正比Ｍ及びＮとに基づいて、分周比を設定する（Ｓ５０８）。次に、画像表示装置２０は、該設定した分周比に従って外部クロックＥＸＴ＿ＣＬＫを分周し、ピクセルクロックＰＩＸ＿ＣＬＫを生成する（Ｓ５０９）。画像表示装置２０は、ピクセルクロックＰＩＸ＿ＣＬＫに基づいて、画像を表示する（Ｓ５１０）。

画像表示装置２０は、送信装置１０から出力されるシリアルデータ信号Ｓ＿ＤＡＴＡか又は記憶装置２３から出力される画像データに基づいて、表示すべき画像データが存在する否かを判断する。画像表示装置２０は、表示すべき画像データが存在すると判断する場合（Ｓ５１１のＮｏ）、ステップＳ５０２の処理に戻る。一方、画像表示装置２０は、表示すべき画像データが存在しないと判断する場合（Ｓ５１１のＹｅｓ）、画像表示の処理を終了する。

上述したような画像表示装置２０は、所定の周期毎にシリアル転送回路２１１から出力されるリンククロックＬＮＫ＿ＣＬＫの周波数と、外部から入力される外部クロックＥＸＴ＿ＣＬＫの周波数との比である補正比ＣＯＲを取得する。画像表示装置２０は、補正比ＣＯＲと被補正比Ｍ及びＮとに基づいて、分周比を設定し、該分周比で外部クロックＥＸＴ＿ＣＬＫを分周し、ピクセルクロックＰＩＸ＿ＣＬＫを生成する。これにより、画像表示装置２０は、１つの周波数シンセサイザ２１８によりピクセルクロックＰＩＸ＿ＣＬＫを生成し、該ピクセルクロックＰＩＸ＿ＣＬＫによって動画像と静止画像との両方を表示することができる。したがって、本実施形態の画像表示装置２０は、従来の画像表示装置と比較して、周波数シンセサイザの数を削減できるため、消費電力及びチップ面積を削減することができる。

図６は、本発明の一実施形態に係る転送制御回路の構成の他の例を示す図である。同図に示すように、転送制御回路２１’は、転送制御回路２１に対するスタンバイ機能をさらに備えたものであり、分周比設定回路２１９と、周波数シンセサイザ２２０とをさらに含んで構成される。なお、シリアル転送回路２１１、出力制御回路２１２、被補正比取得回路２１３、補正比取得回路２１６、補正タイミング生成回路２１５、分周比設定回路２１７及び周波数シンセサイザ２１８に関しては、上述したものと同じであるため、その説明を省略する。

レジスタ２１４’は、上述したように、補正タイミング生成回路２１５が補正タイミング信号ＣＯＲ＿ＴＩＭを生成するタイミングを記憶する。レジスタ２１４’は、さらに、分周比設定回路２１９が設定する分周比を記憶する。具体的には、レジスタ２１４’は、分周比設定回路２１９が設定する分周比を記憶し、該記憶した分周比を分周比設定信号ＤＩＶ＿ＳＥＴとして該信号を分周比設定回路２１９に出力する。

分周比設定回路２１９は、周波数シンセサイザ２２０が外部クロックＥＸＴ＿ＣＬＫを分周する分周比を設定する。具体的には、分周比設定回路２１９は、レジスタ２１４’から出力される分周比設定信号ＤＩＶ＿ＳＥＴが示す分周比に基づいて、周波数シンセサイザ２２０が外部クロックＥＸＴ＿ＣＬＫを分周する分周比を設定し、該設定を分周比信号ＤＩＶ＿ＲＡＴ２として周波数シンセサイザ２２０に出力する。

周波数シンセサイザ２２０は、例えばＰＬＬである。周波数シンセサイザ２２０は、外部クロックＥＸＴ＿ＣＬＫを所望の分周比で分周することによりスタンバイクロックＳＴＢＹを生成する。具体的には、周波数シンセサイザ２２０は、分周比設定回路２１９から出力される分周比信号ＤＩＶ＿ＲＡＴ２に従う分周比により外部から入力される外部クロックＥＸＴ＿ＣＬＫを分周することによってスタンバイクロックＳＴＢＹを生成し、該生成したクロックをシリアル転送回路２１１に出力する。

なお、本例では、周波数シンセサイザ２２０は、分周比設定回路２１９によって設定された分周比に従って、外部クロックＥＸＴ＿ＣＬＫを分周するがこれに限られるものではない。周波数シンセサイザ２２０は、レジスタ２１４’から出力される分周比設定信号ＤＩＶ＿ＳＥＴを直接受けて、該信号に基づく分周比によって外部クロックＥＸＴ＿ＣＬＫを分周し、スタンバイクロックＳＴＢＹを生成しても良い。

以上のように構成される転送制御回路２１’は、外部クロックＥＸＴ＿ＣＬＫを分周比設定回路２１９が設定した分周比に従って分周したスタンバイクロックＳＴＢＹをシリアル転送回路２１１に入力することによって、スタンバイ機能を実現する。転送制御回路２１’は、該スタンバイクロックＳＴＢＹをシリアル転送回路２１１に入力することによって、“メモリ画像出力モード”から“転送画像出力モード”に高速に切り替える。これにより、転送制御回路２１’は、１つの周波数シンセサイザ２１８によって、静止画像及び動画像を表示することができ、さらにもう１つの周波数シンセサイザ２２０によってスタンバイ機能を使用することができる。したがって、本実施形態の画像表示装置２０’は、従来の画像表示装置と比較して、周波数シンセサイザの数を削減しつつも、スタンバイ機能を実現することができるため、消費電力及びチップ面積を削減することができる。

図７は、本発明の一実施形態に係る画像表示システムの概略構成の他の例を示す図である。同図に示すように、本実施形態に係る画像表示システム１’’は、画像表示システム１に対して画像表示装置２０に代えて画像表示装置２０’’を含んで構成される。本実施形態に係る画像表示システム１’’は、従来の画像表示システムでの動作を実現する“個別クロックモード”と、上述した画像表示システム１での動作を実現する“共通クロックモード”との２つの動作モードを有する。ここで、従来の画像表示システムは、１つの周波数シンセサイザにより静止画像を表示し、他の周波数シンセサイザにより動画像を表示するものである。画像表示装置２０’’は、画像表示装置２０に対して転送制御回路２１及び制御回路２２に代えて転送制御回路２１’’及び制御回路２２’’を含み、選択回路２６をさらに含んで構成される。

転送制御回路２１’’は、送信装置１０から送信されるシリアルデータ信号Ｓ＿ＤＡＴＡと、外部から入力される外部クロックＥＸＴ＿ＣＬＫとに基づいて、表示すべき画像データ及び画像出力モードの情報を有する転送画像信号ＩＭＧ＿ＴＲＡＮと、該転送画像信号ＩＭＧ＿ＴＲＡＮを表示するためのピクセルクロックＰＩＸ＿ＣＬＫ１及びＰＩＸ＿ＣＬＫ２とを生成する。転送制御回路２１’’は、転送画像信号ＩＭＧ＿ＴＲＡＮを選択回路２４の入力端子Ａ０と、制御回路２２’’とに出力し、ピクセルクロックＰＩＸ＿ＣＬＫ２を選択回路２６の入力端子Ａ０に出力し、ピクセルクロックＰＩＸ＿ＣＬＫ１を選択回路２６の入力端子Ａ１に出力し、クロック生成モードを示すモード信号ＭＯＤＥを制御回路２２’’に出力する。

クロック生成モードは、“共通クロックモード”及び“個別クロックモード”の２つのモードからなる。“共通クロックモード”は、１つの周波数シンセサイザ２１８により、静止画像及び動画像を表示し、他の周波数シンセサイザ２２０によりスタンバイ機能を使用する上述した画像表示システム１での動作を実現する動作モードであり、“個別クロックモード”は、２つの周波数シンセサイザ２１８及び２２０によりそれぞれ動画像及び静止画像のためのクロックを生成する従来の画像表示システムでの動作を実現する動作モードである。

制御回路２２’’は、転送制御回路２１’’から出力されるモード信号ＭＯＤＥに基づいて、クロック生成モードを判別するとともに、転送制御回路２１’’から出力される転送画像信号ＩＭＧ＿ＴＲＡＮに基づいて画像出力モードを判別し、該クロック生成モード及び該画像出力モードに従って、表示部２５に出力する画像データ及び該画像データを表示するクロックの選択を制御する。具体的には、制御回路２２’’は、転送制御回路２１’’から出力されるモード信号ＭＯＤＥの状態が“共通クロックモード”及び“個別クロックモード”のいずれであるかを判断し、転送制御回路２１’’から出力される転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像出力モードが“転送画像出力モード”及び“メモリ画像出力モード”のいずれであるかを判断する。

制御回路２２’’は、モード信号ＭＯＤＥの状態が“共通クロックモード”であり、転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像出力モードが“転送画像出力モード”であると判断する場合、選択信号ＳＥＬ２の状態を“０”として、該信号を選択回路２６の選択端子ＳＬに出力する。制御回路２２’’は、転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像データを記憶装置２３に記憶するとともに、選択信号ＳＥＬ１の状態を“０”として該信号を選択回路２４の選択端子ＳＬに出力する。

また、制御回路２２’’は、モード信号ＭＯＤＥの状態が“共通クロックモード”であり、転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像出力モードが“メモリ画像出力モード”であると判断する場合、選択信号ＳＥＬ２の状態を“０”として、該信号を選択回路２６の選択端子ＳＬに出力する。制御回路２２’’は、記憶装置２３から記憶装置２３に記憶された画像データを取得して、メモリ画像信号ＩＭＧ＿ＭＥＭとして選択回路２４の入力端子Ａ１に出力するとともに、選択信号ＳＥＬ１の状態を“１”として該信号を選択回路２４の選択端子ＳＬに出力する。

また、制御回路２２’’は、モード信号ＭＯＤＥの状態が“個別クロックモード”であり、転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像出力モードが“転送画像出力モード”であると判断する場合、選択信号ＳＥＬ２の状態を“０”として、該信号を選択回路２６の選択端子ＳＬに出力する。制御回路２２’’は、転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像データを記憶装置２３に記憶するとともに、選択信号ＳＥＬ１の状態を“０”として該信号を選択回路２４の選択端子ＳＬに出力する。

また、制御回路２２’’は、モード信号ＭＯＤＥの状態が“個別クロックモード”であり、転送画像信号ＩＭＧ＿ＴＲＡＮが示す画像出力モードが“メモリ画像出力モード”であると判断する場合、選択信号ＳＥＬ２の状態を“１”として、該信号を選択回路２６の選択端子ＳＬに出力する。制御回路２２’’は、記憶装置２３から記憶装置２３に記憶された画像データを取得して、メモリ画像信号ＩＭＧ＿ＭＥＭとして選択回路２４の入力端子Ａ１に出力するとともに、選択信号ＳＥＬ１の状態を“１”として該信号を選択回路２４の選択端子ＳＬに出力する。

選択回路２４は、例えば、マルチプレクサであるが、これに限られない。選択回路２４は、制御回路２２’’から出力される選択信号ＳＥＬ１に従って、転送制御回路２１’’から出力される転送画像信号ＩＭＧ＿ＴＲＡＮ又は制御回路２２’’から出力されるメモリ画像信号ＩＭＧ＿ＭＥＭを画像信号ＩＭＧとして表示部２５に出力する。具体的には、選択回路２４は、制御回路２２’’から出力される選択信号ＳＥＬ１の状態を判断し、選択信号ＳＥＬ１の状態が“０”であると判断する場合、転送制御回路２１’’から出力される転送画像信号ＩＭＧ＿ＴＲＡＮを選択し、該信号を画像信号ＩＭＧとして表示部２５に出力する。一方、選択回路２４は、選択信号ＳＥＬ１の状態が“１”であると判断する場合、制御回路２２’’から出力されるメモリ画像信号ＩＭＧ＿ＭＥＭを選択し、該信号を画像信号ＩＭＧとして表示部２５に出力する。

選択回路２６は、例えば、マルチプレクサであるが、これに限られない。選択回路２６は、制御回路２２’’から出力される選択信号ＳＥＬ２に従って、転送制御回路２１’’から出力されるピクセルクロックＰＩＸ＿ＣＬＫ１及びＰＩＸ＿ＣＬＫ２のいずれかを表示部２５に出力する。具体的には、選択回路２６は、制御回路２２’’から出力される選択信号ＳＥＬ２の状態を判断し、選択信号ＳＥＬ２の状態が“０”であると判断する場合、転送制御回路２１’’から出力されるピクセルクロックＰＩＸ＿ＣＬＫ２を選択し、該クロックをピクセルクロックＰＩＸ＿ＣＬＫとして表示部２５に出力する。一方、選択回路２６は、選択信号ＳＥＬ２の状態が“１”であると判断する場合、制御回路２２’’から出力される出力クロックＯＣＬＫ２を選択し、該クロックをピクセルクロックＰＩＸ＿ＣＬＫとして表示部２５に出力する。

表示部２５は、例えば、液晶表示パネル及び有機エレクトロルミネッセンス表示パネルであるが、これらに限られない。表示部２５は、選択回路２６から出力されるピクセルクロックＰＩＸ＿ＣＬＫに基づいて、選択回路２４から出力される画像信号ＩＭＧに従う画像を表示する。なお、本例において、表示部２５は、画像表示装置２０’’内に設けられているが、これに限られるものではなく、表示部２５は、画像表示装置２０’’とは別体として設けられても良い。

以上のように構成される画像表示システム１’’は、画像表示装置２０’’の転送制御回路２１’’によって、送信装置１０から送信されるシリアルデータ信号Ｓ＿ＤＡＴＡから、画像データ、該画像データを表示するピクセルクロックＰＩＸ＿ＣＬＫ１又はＰＩＸ＿ＣＬＫ２、画像出力モード、及びクロック生成モードの情報を抽出する。画像表示システム１’’は、該抽出したクロック生成モードに従って生成したピクセルクロックＰＩＸ＿ＣＬＫ１又はＰＩＸ＿ＣＬＫ２に基づいて、該抽出した画像出力モードに従う表示方法により、該抽出した画像データに従う画像を表示する。

図８は、本発明の一実施形態に係るクロック生成回路における転送制御回路の構成の他の例を示す図である。同図に示すように、本実施形態に係る転送制御回路２１’’は、転送制御回路２１’に加えてモード制御回路２２１及び選択回路２２２をさらに含んで構成される。なお、シリアル転送回路２１１と、出力制御回路２１２と、被補正比取得回路２１３と、レジスタ２１４’’と、補正タイミング生成回路２１５と、補正比取得回路２１６と、分周比設定回路２１７及び２１９と、周波数シンセサイザ２１８及び２２０との基本的な動作に関しては、転送制御回路２１及び２１’と同じであるため、その説明を省略し、転送制御回路２１及び２１’と異なる部分のみ説明する。

モード制御回路２２１は、レジスタ２１４’’を含んで構成される。モード制御回路２２１は、クロック生成モードを“共通クロックモード”及び“個別クロックモード”から選択し、該選択したクロック生成モードをレジスタ２１４’’に記憶する。また、モード制御回路２２１は、レジスタ２１４’’が記憶する補正タイミング生成回路２１５が補正タイミング信号ＣＯＲ＿ＴＩＭを生成するタイミングをフレーム設定信号ＦＲＭ＿ＳＥＴとして該信号を補正タイミング生成回路２１５に出力する。また、モード制御回路２２１は、レジスタ２１４’’が記憶する分周比設定回路２１９の分周比を分周比設定信号ＤＩＶ＿ＳＥＴとして該信号を分周比設定回路２１９に出力する。また、モード制御回路２２１は、レジスタ２１４’’が記憶するクロック生成モードをモード信号ＭＯＤＥとして該信号を補正タイミング生成回路２１５、補正比取得回路２１６、分周比設定回路２１７、選択回路２２２及び制御回路２２’’に出力する。

レジスタ２１４’’は、モード制御回路２２１によって選択されたクロック生成モードが“共通クロックモード”及び“個別クロックモード”のいずれであるかを記憶する。また、レジスタ２１４’’は、上述したように、補正タイミング生成回路２１５が補正タイミング信号ＣＯＲ＿ＴＩＭを生成するタイミングを記憶する。また、レジスタ２１４’’は、上述したように、分周比設定回路２１９が設定する分周比を記憶する。

補正タイミング生成回路２１５及び補正比取得回路２１６は、モード制御回路２２１から出力されるモード信号ＭＯＤＥが示すクロック生成モードが“共通クロックモード”及び“個別クロックモード”のいずれであるかを判断する。補正タイミング生成回路２１５及び補正比取得回路２１６は、モード信号ＭＯＤＥが示すクロック生成モードが“個別クロックモード”を示すと判断する場合、その動作を停止する。

分周比設定回路２１７は、モード制御回路２２１から出力されるモード信号ＭＯＤＥが示すクロック生成モードが“共通クロックモード”及び“個別クロックモード”のいずれであるかを判断する。分周比設定回路２１７は、モード信号ＭＯＤＥが示すクロック生成モードが“共通クロックモード”であると判断する場合、上述した＜式１＞に従って分周比を設定し、該設定した分周比を分周比信号ＤＩＶ＿ＲＡＴ１として周波数シンセサイザ２１８に出力する。一方、分周比設定回路２１７は、モード信号ＭＯＤＥが示すクロック生成モードが“個別クロックモード”であると判断する場合、以下の＜式３＞に従って分周比を設定し、該設定した分周比を分周比信号ＤＩＶ＿ＲＡＴ１として周波数シンセサイザ２１８に出力する。
（分周比）＝（Ｍ／Ｎ） …＜式３＞

選択回路２２２は、例えば、マルチプレクサであるが、これに限られない。選択回路２２２は、レジスタ２１４’’から出力されるモード信号ＭＯＤＥに従って、シリアル転送回路２１１から出力されるリンククロックＬＮＫ＿ＣＬＫ及び外部クロックＥＸＴ＿ＣＬＫのうちいずれかを周波数シンセサイザ２１８に出力する。具体的には、選択回路２２２は、レジスタ２１４’’から出力されるモード信号ＭＯＤＥの状態を判断し、モード信号ＭＯＤＥの状態が“０”であると判断する場合、シリアル転送回路２１１から出力されるリンククロックＬＮＫ＿ＣＬＫを選択し、該クロックを周波数シンセサイザ２１８に出力する。一方、選択回路２２２は、モード信号ＭＯＤＥの状態が“１”であると判断する場合、外部クロックＥＸＴ＿ＣＬＫを選択し、該クロックを周波数シンセサイザ２１８に出力する。

周波数シンセサイザ２１８は、外部クロックＥＸＴ＿ＣＬＫ又はリンククロックＬＮＫ＿ＣＬＫを所望の分周比で分周することによりピクセルクロックＰＩＸ＿ＣＬＫ２を生成する。具体的には、周波数シンセサイザ２１８は、分周比設定回路２１７から出力される分周比信号ＤＩＶ＿ＲＡＴ１に従う分周比で外部クロックＥＸＴ＿ＣＬＫ又はリンククロックＬＮＫ＿ＣＬＫを分周することによってピクセルクロックＰＩＸ＿ＣＬＫ２を生成し、該生成したクロックを出力制御回路２１２及び選択回路２６に出力する。

周波数シンセサイザ２２０は、外部クロックＥＸＴ＿ＣＬＫを所望の分周比で分周することによりスタンバイクロックＳＴＢＹ及びピクセルクロックＰＩＸ＿ＣＬＫ１を生成する。具体的には、周波数シンセサイザ２２０は、分周比設定回路２１９から出力される分周比信号ＤＩＶ＿ＲＡＴ２に従う分周比により外部クロックＥＸＴ＿ＣＬＫを分周することによってスタンバイクロックＳＴＢＹ及びピクセルクロックＰＩＸ＿ＣＬＫ１を生成し、スタンバイクロックＳＴＢＹをシリアル転送回路２１１に出力し、ピクセルクロックＰＩＸ＿ＣＬＫ１を選択回路２６に出力する。

以上のように構成される転送制御回路２１’’は、クロック生成モードが“共通クロックモード”の場合は、送信装置１０から出力されるシリアルデータ信号Ｓ＿ＤＡＴＡから抽出されるリンククロックＬＮＫ＿ＣＬＫと、外部から入力される外部クロックＥＸＴ＿ＣＬＫとの周波数の比である補正比ＣＯＲを所定の周期毎に取得することによって、外部クロックＥＸＴ＿ＣＬＫからピクセルクロックＰＩＸ＿ＣＬＫ２を生成するとともに、外部クロックＥＸＴ＿ＣＬＫからスタンバイクロックＳＴＢＹを生成する。また、転送制御回路２１’’は、クロック生成モードが“個別クロックモード”の場合は、リンククロックＬＮＫ＿ＣＬＫからピクセルクロックＰＩＸ＿ＣＬＫ２を生成し、外部クロックＥＸＴ＿ＣＬＫからピクセルクロックＰＩＸ＿ＣＬＫ１を生成する。これにより、転送制御回路２１’’は、１つの周波数シンセサイザ２１８により、静止画像及び動画像を表示し、他の周波数シンセサイザ２２０によりスタンバイ機能を使用する“共通クロックモード”と、２つの周波数シンセサイザ２１８及び２２０でそれぞれ動画像及び静止画像のためのクロックを生成する“個別クロックモード”とを用途に応じて切り替えることができる。したがって、転送制御回路２１’’は、従来の画像表示システムでの動作と、上述した画像表示システム１での動作との両方の動作を実現することができる。

図９は、本発明の一実施形態に係る画像表示装置の動作を示すフローチャートである。同図に示すように、画像表示装置２０’’は、クロック生成モードが“共通クロックモード”であるか否かを判断する（Ｓ９０１）。画像表示装置２０’’は、クロック生成モードが“共通クロックモード”であると判断する場合（Ｓ９０１のＹｅｓ）、“共通クロックモード”でピクセルクロックＰＩＸ＿ＣＬＫを生成し、該ピクセルクロックＰＩＸ＿ＣＬＫに基づいて画像を表示する（Ｓ９０２）。なお、ステップＳ９０２の処理の詳細については、上述した図５を参照して説明される。一方、画像表示装置２０’’は、クロック生成モードが“個別クロックモード”であると判断する場合（Ｓ９０１のＮｏ）、“個別クロックモード”でピクセルクロックＰＩＸ＿ＣＬＫを生成し、該ピクセルクロックＰＩＸ＿ＣＬＫで画像を表示する（Ｓ９０３）。なお、ステップＳ９０３の処理の詳細については、図１０を参照して説明される。

図１０は、本発明の一実施形態に係る画像表示装置の動作を示すフローチャートであり、図９のステップＳ９０３の処理の詳細を示している。同図に示すように、画像表示装置２０’’は、まず、画像出力モードが“転送画像出力モード”であるか否かを判断する（Ｓ１００１）。画像表示装置２０’’は、画像出力モードが“メモリ画像出力モード”であると判断する場合（Ｓ１００１のＮｏ）、分周比設定回路２１９により分周比を設定し（Ｓ１００６）、該設定した分周比に従って周波数シンセサイザ２２０により外部クロックＥＸＴ＿ＣＬＫを分周することによってピクセルクロックＰＩＸ＿ＣＬＫ１を生成し（Ｓ１００７）、該生成したピクセルクロックＰＩＸ＿ＣＬＫ１をピクセルクロックＰＩＸ＿ＣＬＫとして選択する。

一方、画像表示装置２０’’は、画像出力モードが“転送画像出力モード”であると判断する場合（Ｓ１００１のＹｅｓ）、送信装置１０から送信されるシリアルデータ信号Ｓ＿ＤＡＴＡからリンククロックＬＮＫ＿ＣＬＫ及びデータ信号ＤＡＴＡを復元する（Ｓ１００２）。次に、画像表示装置２０’’は、データ信号ＤＡＴＡから被補正比Ｍ及びＮを取得する（Ｓ１００３）。画像表示装置２０’’は、分周比設定回路２１７により被補正比Ｍ及びＮに基づいて分周比を設定し（Ｓ１００４）、該設定した分周比に従って周波数シンセサイザ２１８でリンククロックＬＮＫ＿ＣＬＫを分周することによってピクセルクロックＰＩＸ＿ＣＬＫ２を生成し（Ｓ１００５）、該生成したピクセルクロックＰＩＸ＿ＣＬＫ２をピクセルクロックＰＩＸ＿ＣＬＫとして選択する。

上述したように、転送制御回路２１’’は、クロック生成モードが“共通クロックモード”の場合は、送信装置１０から出力されるシリアルデータ信号Ｓ＿ＤＡＴＡから抽出されるリンククロックＬＮＫ＿ＣＬＫと、外部から入力される外部クロックＥＸＴ＿ＣＬＫとの周波数の比である補正比ＣＯＲを所定の周期毎に取得することによって、外部クロックＥＸＴ＿ＣＬＫからピクセルクロックＰＩＸ＿ＣＬＫ２及びスタンバイクロックＳＴＢＹを生成する。また、クロック生成モードが“個別クロックモード”の場合は、リンククロックＬＮＫ＿ＣＬＫからピクセルクロックＰＩＸ＿ＣＬＫ２を生成し、外部クロックＥＸＴ＿ＣＬＫからピクセルクロックＰＩＸ＿ＣＬＫ１を生成する。これにより、転送制御回路２１’’は、１つの周波数シンセサイザ２１８により、静止画像及び動画像を表示し、もう１つの周波数シンセサイザ２２０によりスタンバイ機能を使用することができる“共通クロックモード”と、２つの周波数シンセサイザ２１８及び２２０によりそれぞれ動画像及び静止画像のためのクロックを生成する“個別クロックモード”とを用途に応じて切り替えることができる。したがって、本実施形態の転送制御回路２１’’は、従来の画像表示システムでの動作と、上述した画像表示システム１による動作との両方の動作を実現することができる。

上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。

例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。

また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。

本発明は、画像表示装置や画像通信インタフェースを備える機器の分野に広く利用することができる。

１…画像表示システム
１０…送信装置
２０…画像表示装置
２１…転送制御回路
２１１…シリアル転送回路
２１２…出力制御回路
２１３…被補正比取得回路
２１４…レジスタ
２１５…補正タイミング生成回路
２１６…補正比取得回路
２１７，２１９…分周比設定回路
２１８，２２０…周波数シンセサイザ
２２１…モード制御回路
２２２…選択回路
２２…制御回路
２３…記憶装置
２４，２６…選択回路
２５…表示部

Claims (14)

1. 画像データを出力する転送制御回路であって、
   外部から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び第１のクロックを生成するシリアル転送回路と、
   前記第１のクロックの周波数と外部から供給される第２のクロックの周波数との比である第１の比を取得する補正比取得回路と、
   前記画像データに基づく所定の設定タイミングに従って、前記第１の比に基づく第１の分周比を設定する第１の分周比設定回路と、
   前記第１の分周比に基づいて前記第２のクロックを分周し、該分周した第２のクロックを、前記画像データに基づく画像を表示するためのピクセルクロックとして出力する第１の周波数シンセサイザと、
   を備える、転送制御回路。
2. 前記第１のクロックの周波数と前記ピクセルクロックの周波数との比を示す第２の比を取得する被補正比取得回路をさらに備え、
   前記第１の分周比設定回路は、前記所定の設定タイミングに従って、前記第１の比及び前記第２の比に基づいて前記第１の分周比を設定する、
   請求項１記載の転送制御回路。
3. 前記所定の設定タイミングは、前記第２の比が取得された回数に基づいて決定されるタイミングである、請求項２記載の転送制御回路。
4. 前記第２のクロックに対する第２の分周比を記憶するレジスタと、
   前記第２のクロックを前記第２の分周比により分周し、該分周した第２のクロックを前記シリアル転送回路に出力する第２の周波数シンセサイザと、
   をさらに備える、請求項１記載の転送制御回路。
5. 画像データを出力する転送制御回路であって、
   所定の動作モードを選択的に制御するモード制御回路と、
   外部から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び第１のクロックを生成するシリアル転送回路と、
   前記第１のクロックの周波数と外部から供給される第２のクロックの周波数との比である第１の比を取得する補正比取得回路と、
   前記第１のクロックの周波数と前記画像データを表示するためのピクセルクロックの周波数との比を示す第２の比を取得する被補正比取得回路と、
   選択された前記所定の動作モードに依存して、所定の分周比を設定する第１の分周比設定回路と、
   選択された前記所定の動作モードに依存して、供給される所定のクロックを分周し、該分周した所定のクロックを前記ピクセルクロックとして出力する第１の周波数シンセサイザと、を備え、
   前記モード制御回路の制御による第１の動作モードにおいて、
   前記第１の分周比設定回路は、前記画像データに基づく所定の設定タイミングに従い、前記第１の比及び前記第２の比に基づいて第１の分周比を設定し、
   前記第１の周波数シンセサイザは、前記第２のクロックを前記第１の分周比により分周し、
   前記モード制御回路の制御による第２の動作モードにおいて、
   前記第１の分周比設定回路は、前記第２の比に基づいて第２の分周比を設定し、
   前記第１の周波数シンセサイザは、前記第１のクロックを前記第２の分周比により分周する、
   転送制御回路。
6. 前記第２のクロックに対する第３の分周比を記憶するレジスタと、
   前記第２のクロックを前記第３の分周比により分周し、該分周した前記第２のクロックを前記シリアル転送回路に出力する第２の周波数シンセサイザと、
   をさらに備える、請求項５記載の転送制御回路。
7. 画像データを表示するための画像表示システムであって、
   送信装置から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び少なくとも１つのピクセルクロックを生成する転送制御回路と、
   前記画像データを一時的に記憶するための記憶装置と、
   前記少なくとも１つのピクセルクロックのうちの所定のピクセルクロックに従って、前記画像データに基づく画像を表示する表示部と、
   前記画像データに含まれる出力モードデータに従って、前記転送制御回路から出力される前記画像データ又は前記記憶装置から読み出される前記画像データのいずれかが前記表示部に出力されるように制御を行う制御回路と、を備え、
   前記転送制御回路は、
   前記第１のクロックの周波数と外部から供給される第２のクロックの周波数との比である第１の比を取得する補正比取得回路と、
   前記画像データに基づく所定の設定タイミングに従って、前記第１の比に基づく第１の分周比を設定する第１の分周比設定回路と、
   前記第１の分周比に基づいて前記第２のクロックを分周する第１の周波数シンセサイザと、
   を備える、画像表示システム。
8. 前記第１の周波数シンセサイザは、前記第１の分周比に基づいて分周した第２のクロックを前記所定のピクセルクロックとして出力する、請求項７記載の画像表示システム。
9. 前記制御回路は、前記出力モードデータが転送画像出力モードを示す場合に、前記画像データを記憶装置に記憶し、前記転送制御回路から出力される前記画像データを前記表示部に出力するように制御し、前記出力モードデータがメモリ画像出力モードを示す場合に、前記記憶装置から読み出される前記画像データを前記表示部に出力するように制御する、請求項７記載の画像表示システム。
10. 前記転送制御回路は、前記第２のクロックを予め設定された第３の分周比により分周し、該分周した第２のクロックを第１のピクセルクロックとして出力する第２の周波数シンセサイザをさらに備え、
    前記転送制御回路は、
    第１の動作モードにおいて、
    前記第１の分周比設定回路は、前記画像データに基づく所定の設定タイミングに従い、前記第１の比及び前記第２の比に基づいて前記第１の分周比を設定し、
    前記第１の周波数シンセサイザは、前記第２のクロックを前記第１の分周比により分周し、該分周した第２のクロックを第２のピクセルクロックとして出力する一方、
    第２の動作モードにおいて、
    前記第１の分周比設定回路は、前記第２の比に基づいて第２の分周比を設定し、
    前記第１の周波数シンセサイザは、前記第１のクロックを前記第２の分周比により分周し、該分周した第１のクロックを前記第２のピクセルクロックとして出力し、
    前記制御回路は、前記画像データに含まれる出力モードデータ及び前記動作モードのいずれかに基づいて、前記第１のピクセルクロック又は前記第２のピクセルクロックのいずれかが前記所定のピクセルクロックとして前記表示部に出力されるように制御する、
    請求項７記載の画像表示システム。
11. 画像データを表示するための画像表示システムであって、
    送信装置から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び少なくとも１つのピクセルクロックを生成する転送制御回路と、
    前記画像データを一時的に記憶するための記憶装置と、
    前記少なくとも１つのピクセルクロックのうちの所定のピクセルクロックに従って、前記画像データに基づく画像を表示する表示部と、
    前記画像データに含まれる出力モードデータに従って、前記転送制御回路から出力される前記画像データ又は前記記憶装置から読み出される前記画像データのいずれかが前記表示部に出力されるように制御を行う制御回路と、を備え、
    前記転送制御回路は、
    前記第２のクロックを予め定められた第３の分周比で分周することによって、第１のピクセルクロックを生成し、
    所定の動作モードに従って、外部から供給される第２のクロックを第１の分周比で分周することによって、第２のピクセルクロックを生成し、又は前記シリアル信号から得られる第１のクロックを第２の分周比で分周することによって、前記第１のピクセルクロックを生成し、
    前記制御回路は、前記画像データに含まれる出力モードデータ及び前記所定の動作モードに基づいて、前記第１のピクセルクロック又は前記第２のピクセルクロックのいずれかが前記表示部に出力されるように制御を行う、
    画像表示システム。
12. 前記転送制御回路は、第１の動作モードにおいて、第１の比及び第２の比に基づいて前記第１の分周比を決定する一方、第２の動作モードにおいて、前記第２の比に基づいて前記第２の分周比を決定する、請求項１１記載の画像表示システム。
13. 前記転送制御回路は、前記第１の比を前記第１のクロックの周波数及び前記第２のクロックの周波数の比に決定し、前記第２の比を前記第１のクロックの周波数及び前記第２のピクセルクロックの周波数の比に決定する、請求項１２記載の画像表示システム。
14. 画像表示システムにおける画像データの表示方法であって、
    外部から供給される前記画像データに関する情報を含むシリアル信号に基づいて、前記画像データ及び第１のクロックを生成することと、
    前記第１のクロックの周波数と外部から入力される第２のクロックの周波数との比である第１の比を取得することと、
    前記画像データに基づく所定の設定タイミングに従って、前記第１の比に基づいて、所定の分周比を設定することと、
    前記所定の分周比に基づいて前記第２のクロックを分周し、該分周した前記第２のクロックを前記ピクセルクロックとして出力することと、
    前記ピクセルクロックに基づいて、前記画像データに基づく画像を表示することと、
    を含む、画像の表示方法。