JP2000224477A - 映像表示装置および方法 - Google Patents
映像表示装置および方法Info
- Publication number
- JP2000224477A JP2000224477A JP11024663A JP2466399A JP2000224477A JP 2000224477 A JP2000224477 A JP 2000224477A JP 11024663 A JP11024663 A JP 11024663A JP 2466399 A JP2466399 A JP 2466399A JP 2000224477 A JP2000224477 A JP 2000224477A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- screen
- video
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000015654 memory Effects 0.000 claims abstract description 85
- 230000001360 synchronised effect Effects 0.000 abstract description 35
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 239000003086 colorant Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 映像信号に同期したドットクロックより遅い
クロックでしか動作しないオン・スクリーン表示デバイ
スを用いた場合でも、当該ドットクロックに従って高精
細なオン・スクリーン表示が可能な映像表示装置および
方法を提供する。 【解決手段】 制御信号発生部１が出力する信号に従っ
て、ラインメモリ３は、ＯＳＤ発生部２が出力するオン
・スクリーン信号を映像信号のドットクロックよりも遅
いクロック（ＣＫ２）で書き込み、映像信号のドットク
ロックに同期したクロック（ＣＫ１）で読み出す。切替
部４は、ラインメモリ３が出力する映像信号のドットク
ロックに同期したオン・スクリーン信号を、出力を選択
的に切り換えることで映像信号の予め定められた期間に
挿入する。
クロックでしか動作しないオン・スクリーン表示デバイ
スを用いた場合でも、当該ドットクロックに従って高精
細なオン・スクリーン表示が可能な映像表示装置および
方法を提供する。 【解決手段】 制御信号発生部１が出力する信号に従っ
て、ラインメモリ３は、ＯＳＤ発生部２が出力するオン
・スクリーン信号を映像信号のドットクロックよりも遅
いクロック（ＣＫ２）で書き込み、映像信号のドットク
ロックに同期したクロック（ＣＫ１）で読み出す。切替
部４は、ラインメモリ３が出力する映像信号のドットク
ロックに同期したオン・スクリーン信号を、出力を選択
的に切り換えることで映像信号の予め定められた期間に
挿入する。
Description
【０００１】
【発明の属する技術分野】本発明は、映像表示装置およ
び方法に関し、より特定的には、コンピュータ信号，Ｎ
ＴＳＣ信号，ハイビジョン信号等の各種映像信号の映像
表示と共に、オン・スクリーン表示を行う映像表示装置
および方法に関する。
び方法に関し、より特定的には、コンピュータ信号，Ｎ
ＴＳＣ信号，ハイビジョン信号等の各種映像信号の映像
表示と共に、オン・スクリーン表示を行う映像表示装置
および方法に関する。
【０００２】
【従来の技術】近年、情報処理化が進みワード・プロセ
ッサやパーソナル・コンピュータ等の機器がオフィスや
家庭に浸透している。特に、近年の機器においては、よ
り多くの情報を表示させるために表示画面の大型化と共
に表示画面の高精細化が進んでいる。この表示画面が高
精細になると言うことは、映像信号のドットクロックが
速くなるということに他ならない。一方、これらの機器
において、例えば、ディスプレイならコントラストやブ
ライトの設定、テレビジョン受像器なら音量やチャンネ
ル等の表示をするために、表示画面上にオン・スクリー
ンで文字を表示することが一般に行われている。
ッサやパーソナル・コンピュータ等の機器がオフィスや
家庭に浸透している。特に、近年の機器においては、よ
り多くの情報を表示させるために表示画面の大型化と共
に表示画面の高精細化が進んでいる。この表示画面が高
精細になると言うことは、映像信号のドットクロックが
速くなるということに他ならない。一方、これらの機器
において、例えば、ディスプレイならコントラストやブ
ライトの設定、テレビジョン受像器なら音量やチャンネ
ル等の表示をするために、表示画面上にオン・スクリー
ンで文字を表示することが一般に行われている。
【０００３】上記オン・スクリーン表示を行う映像表示
装置として、特開平６−３１９０７７号公報（以下、従
来の文献という）に記載されたものが従来から広く知ら
れている。図６は、この従来の文献に記載されている従
来の映像表示装置の構成を示すブロック図である。図６
において、従来の映像表示装置は、ＰＬＬ回路１０１
と、否定（ＮＯＴ）回路１０２と、論理積（ＡＮＤ）回
路１０３と、カウンタ１０４と、切替部１０５と、表示
装置１０６とを備える。
装置として、特開平６−３１９０７７号公報（以下、従
来の文献という）に記載されたものが従来から広く知ら
れている。図６は、この従来の文献に記載されている従
来の映像表示装置の構成を示すブロック図である。図６
において、従来の映像表示装置は、ＰＬＬ回路１０１
と、否定（ＮＯＴ）回路１０２と、論理積（ＡＮＤ）回
路１０３と、カウンタ１０４と、切替部１０５と、表示
装置１０６とを備える。
【０００４】ＰＬＬ回路１０１は、映像信号に同期した
水平ブランキング信号（Ｈ−ＢＬＫ）を入力し、このＨ
−ＢＬＫに従って一定周波数のクロックを発生する。カ
ウンタ１０４は、ＰＬＬ回路１０１が発生したクロック
に基づいてオン・スクリーン信号の先頭文字位置（オン
・スクリーン表示を行う期間）を与えるＹｓ信号を発生
し、切替部１０５の切替えを制御する。切替部１０５
は、カウンタ１０４が出力するＹｓ信号による制御に従
って、映像信号とオン・スクリーン信号とを切り替える
ことにより、オン・スクリーンの表示期間の間にだけオ
ン・スクリーン信号を表示装置１０６へ出力する。一般
には、このような、Ｈ−ＢＬＫ等の同期信号を入力する
ことで、Ｙｓ信号とオン・スクリーン信号とを選択的に
出力するデバイスが広く流通している。
水平ブランキング信号（Ｈ−ＢＬＫ）を入力し、このＨ
−ＢＬＫに従って一定周波数のクロックを発生する。カ
ウンタ１０４は、ＰＬＬ回路１０１が発生したクロック
に基づいてオン・スクリーン信号の先頭文字位置（オン
・スクリーン表示を行う期間）を与えるＹｓ信号を発生
し、切替部１０５の切替えを制御する。切替部１０５
は、カウンタ１０４が出力するＹｓ信号による制御に従
って、映像信号とオン・スクリーン信号とを切り替える
ことにより、オン・スクリーンの表示期間の間にだけオ
ン・スクリーン信号を表示装置１０６へ出力する。一般
には、このような、Ｈ−ＢＬＫ等の同期信号を入力する
ことで、Ｙｓ信号とオン・スクリーン信号とを選択的に
出力するデバイスが広く流通している。
【０００５】また、周知のように、入力された映像信号
のドットクロックが速い場合には、ディスプレイ・ドラ
イバの入力クロックを下げて映像信号の処理速度を上げ
るために、２相等の並列処理が行われている。
のドットクロックが速い場合には、ディスプレイ・ドラ
イバの入力クロックを下げて映像信号の処理速度を上げ
るために、２相等の並列処理が行われている。
【０００６】
【発明が解決しようとする課題】上述のように、各種映
像信号が高精細化するに伴い、オン・スクリーン表示も
表示文字の高精細化が必要不可欠となり、オン・スクリ
ーン信号は映像信号のドットクロックに同期したクロッ
クで動作する必要がある。しかしながら、実際のオン・
スクリーン表示デバイスは、現在これに追従していな
い。また、たとえ所望のクロック周波数でオン・スクリ
ーン表示デバイスが動作しても、オン・スクリーン信号
を映像信号内に挿入するための映像表示処理回路とのイ
ンタフェースを行うのは困難である。また、上記並列処
理がされた映像信号にオン・スクリーン信号を挿入する
場合に、１文字あたりの解像度が落ちる問題があった。
像信号が高精細化するに伴い、オン・スクリーン表示も
表示文字の高精細化が必要不可欠となり、オン・スクリ
ーン信号は映像信号のドットクロックに同期したクロッ
クで動作する必要がある。しかしながら、実際のオン・
スクリーン表示デバイスは、現在これに追従していな
い。また、たとえ所望のクロック周波数でオン・スクリ
ーン表示デバイスが動作しても、オン・スクリーン信号
を映像信号内に挿入するための映像表示処理回路とのイ
ンタフェースを行うのは困難である。また、上記並列処
理がされた映像信号にオン・スクリーン信号を挿入する
場合に、１文字あたりの解像度が落ちる問題があった。
【０００７】それ故、本発明の目的は、映像信号に同期
したドットクロックより遅いクロックでしか動作しない
オン・スクリーン表示デバイスを用いた場合でも、当該
ドットクロックに従って高精細なオン・スクリーン表示
が可能な映像表示装置および方法を提供することであ
る。
したドットクロックより遅いクロックでしか動作しない
オン・スクリーン表示デバイスを用いた場合でも、当該
ドットクロックに従って高精細なオン・スクリーン表示
が可能な映像表示装置および方法を提供することであ
る。
【０００８】
【課題を解決するための手段および発明の効果】第１の
発明は、映像信号に予め定めたオン・スクリーン信号を
挿入する映像表示装置であって、予め定めたオン・スク
リーン信号を発生するＯＳＤ発生手段と、ＯＳＤ発生手
段が出力するオン・スクリーン信号を、書き込みクロッ
ク（ただし、読み出しクロックより遅い）に同期して書
き込み、当該書き込んだオン・スクリーン信号を、映像
信号のドットクロックである読み出しクロックに同期し
て読み出すデュアルポートのラインメモリと、ラインメ
モリが読み出したオン・スクリーン信号を、映像信号の
予め定めた期間に挿入する切替手段とを備える。
発明は、映像信号に予め定めたオン・スクリーン信号を
挿入する映像表示装置であって、予め定めたオン・スク
リーン信号を発生するＯＳＤ発生手段と、ＯＳＤ発生手
段が出力するオン・スクリーン信号を、書き込みクロッ
ク（ただし、読み出しクロックより遅い）に同期して書
き込み、当該書き込んだオン・スクリーン信号を、映像
信号のドットクロックである読み出しクロックに同期し
て読み出すデュアルポートのラインメモリと、ラインメ
モリが読み出したオン・スクリーン信号を、映像信号の
予め定めた期間に挿入する切替手段とを備える。
【０００９】上記のように、第１の発明によれば、デュ
アルポートのラインメモリを用い、オン・スクリーン信
号を従来の遅いクロックで一度ラインメモリに書き込
み、この書き込んだオン・スクリーン信号を映像信号に
同期した速いクロックで再び読み出す。従って、映像信
号に同期したドットクロックより遅いクロックでしか動
作しないオン・スクリーン表示デバイスを用いた場合で
も、当該ドットクロックに従って高精細なオン・スクリ
ーン表示が可能となる。
アルポートのラインメモリを用い、オン・スクリーン信
号を従来の遅いクロックで一度ラインメモリに書き込
み、この書き込んだオン・スクリーン信号を映像信号に
同期した速いクロックで再び読み出す。従って、映像信
号に同期したドットクロックより遅いクロックでしか動
作しないオン・スクリーン表示デバイスを用いた場合で
も、当該ドットクロックに従って高精細なオン・スクリ
ーン表示が可能となる。
【００１０】第２の発明は、並列処理された複数の映像
信号にそれぞれ予め定めたオン・スクリーン信号を挿入
する映像表示装置であって、予め定めたオン・スクリー
ン信号を発生するＯＳＤ発生手段と、ＯＳＤ発生手段が
出力するオン・スクリーン信号を、予め定めた書き込み
クロック（ただし、読み出しクロックより遅い）に同期
して書き込み、当該書き込んだオン・スクリーン信号
を、映像信号のドットクロックである読み出しクロック
に同期して読み出すデュアルポートの複数のラインメモ
リと、複数のラインメモリが並列的な書き込み処理を行
うことができるように、各々の書き込みクロックのタイ
ミングを制御する制御手段と、複数のラインメモリがそ
れぞれ読み出したオン・スクリーン信号を、複数の映像
信号の予め定めた期間にそれぞれ挿入する複数の切替手
段とを備える。
信号にそれぞれ予め定めたオン・スクリーン信号を挿入
する映像表示装置であって、予め定めたオン・スクリー
ン信号を発生するＯＳＤ発生手段と、ＯＳＤ発生手段が
出力するオン・スクリーン信号を、予め定めた書き込み
クロック（ただし、読み出しクロックより遅い）に同期
して書き込み、当該書き込んだオン・スクリーン信号
を、映像信号のドットクロックである読み出しクロック
に同期して読み出すデュアルポートの複数のラインメモ
リと、複数のラインメモリが並列的な書き込み処理を行
うことができるように、各々の書き込みクロックのタイ
ミングを制御する制御手段と、複数のラインメモリがそ
れぞれ読み出したオン・スクリーン信号を、複数の映像
信号の予め定めた期間にそれぞれ挿入する複数の切替手
段とを備える。
【００１１】上記のように、第２の発明によれば、複数
のデュアルポートのラインメモリを用い、オン・スクリ
ーン信号を従来の遅いクロックで並列的に一度複数のラ
インメモリにそれぞれ書き込み、このそれぞれ書き込ん
だオン・スクリーン信号を映像信号に同期した速いクロ
ックで並列的に各々再び読み出す。従って、映像信号に
同期したドットクロックより遅いクロックでしか動作し
ないオン・スクリーン表示デバイスを用いた場合でも、
当該ドットクロックに従って高精細なオン・スクリーン
表示が可能となる。さらに、複数相の並列処理された映
像信号の場合でも、オン・スクリーン信号の１ドット単
位の高精細な表示を行うことができる。
のデュアルポートのラインメモリを用い、オン・スクリ
ーン信号を従来の遅いクロックで並列的に一度複数のラ
インメモリにそれぞれ書き込み、このそれぞれ書き込ん
だオン・スクリーン信号を映像信号に同期した速いクロ
ックで並列的に各々再び読み出す。従って、映像信号に
同期したドットクロックより遅いクロックでしか動作し
ないオン・スクリーン表示デバイスを用いた場合でも、
当該ドットクロックに従って高精細なオン・スクリーン
表示が可能となる。さらに、複数相の並列処理された映
像信号の場合でも、オン・スクリーン信号の１ドット単
位の高精細な表示を行うことができる。
【００１２】第３の発明は、映像信号に予め定めたオン
・スクリーン信号を挿入する映像表示方法であって、予
め定めたオン・スクリーン信号を、書き込みクロック
（ただし、読み出しクロックより遅い）に同期してライ
ンメモリに書き込むステップと、ラインメモリに書き込
んだオン・スクリーン信号を、映像信号のドットクロッ
クである読み出しクロックに同期して読み出すステップ
と、ラインメモリから読み出したオン・スクリーン信号
を、映像信号の予め定めた期間に挿入するステップとを
備える。
・スクリーン信号を挿入する映像表示方法であって、予
め定めたオン・スクリーン信号を、書き込みクロック
（ただし、読み出しクロックより遅い）に同期してライ
ンメモリに書き込むステップと、ラインメモリに書き込
んだオン・スクリーン信号を、映像信号のドットクロッ
クである読み出しクロックに同期して読み出すステップ
と、ラインメモリから読み出したオン・スクリーン信号
を、映像信号の予め定めた期間に挿入するステップとを
備える。
【００１３】上記のように、第３の発明によれば、オン
・スクリーン信号を従来の遅いクロックで一度ラインメ
モリに書き込み、この書き込んだオン・スクリーン信号
を映像信号に同期した速いクロックで再び読み出す。従
って、映像信号に同期したドットクロックより遅いクロ
ックでしか動作しないオン・スクリーン表示デバイスを
用いた場合でも、当該ドットクロックに従って高精細な
オン・スクリーン表示が可能となる。
・スクリーン信号を従来の遅いクロックで一度ラインメ
モリに書き込み、この書き込んだオン・スクリーン信号
を映像信号に同期した速いクロックで再び読み出す。従
って、映像信号に同期したドットクロックより遅いクロ
ックでしか動作しないオン・スクリーン表示デバイスを
用いた場合でも、当該ドットクロックに従って高精細な
オン・スクリーン表示が可能となる。
【００１４】第４の発明は、並列処理された映像信号
に、それぞれ予め定めたオン・スクリーン信号を挿入す
る映像表示方法であって、予め定めたオン・スクリーン
信号を、予め定めた各々の書き込みクロック（ただし、
読み出しクロックより遅い）に同期して複数のラインメ
モリへ並列的に書き込むステップと、複数のラインメモ
リに書き込んだオン・スクリーン信号を、映像信号のド
ットクロックである読み出しクロックに同期してそれぞ
れ読み出すステップと、複数のラインメモリからそれぞ
れ読み出したオン・スクリーン信号を、映像信号の予め
定めた期間にそれぞれ挿入するステップとを備える。
に、それぞれ予め定めたオン・スクリーン信号を挿入す
る映像表示方法であって、予め定めたオン・スクリーン
信号を、予め定めた各々の書き込みクロック（ただし、
読み出しクロックより遅い）に同期して複数のラインメ
モリへ並列的に書き込むステップと、複数のラインメモ
リに書き込んだオン・スクリーン信号を、映像信号のド
ットクロックである読み出しクロックに同期してそれぞ
れ読み出すステップと、複数のラインメモリからそれぞ
れ読み出したオン・スクリーン信号を、映像信号の予め
定めた期間にそれぞれ挿入するステップとを備える。
【００１５】上記のように、第４の発明によれば、オン
・スクリーン信号を従来の遅いクロックで並列的に一度
複数のラインメモリにそれぞれ書き込み、このそれぞれ
書き込んだオン・スクリーン信号を映像信号に同期した
速いクロックで並列的に各々再び読み出す。従って、映
像信号に同期したドットクロックより遅いクロックでし
か動作しないオン・スクリーン表示デバイスを用いた場
合でも、当該ドットクロックに従って高精細なオン・ス
クリーン表示が可能となる。さらに、複数相の並列処理
された映像信号の場合でも、オン・スクリーン信号の１
ドット単位の高精細な表示を行うことができる。
・スクリーン信号を従来の遅いクロックで並列的に一度
複数のラインメモリにそれぞれ書き込み、このそれぞれ
書き込んだオン・スクリーン信号を映像信号に同期した
速いクロックで並列的に各々再び読み出す。従って、映
像信号に同期したドットクロックより遅いクロックでし
か動作しないオン・スクリーン表示デバイスを用いた場
合でも、当該ドットクロックに従って高精細なオン・ス
クリーン表示が可能となる。さらに、複数相の並列処理
された映像信号の場合でも、オン・スクリーン信号の１
ドット単位の高精細な表示を行うことができる。
【００１６】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態に係る映像表示装置の構成を示すブ
ロック図である。図１において、第１の実施形態に係る
映像表示装置は、制御信号発生部１と、オン・スクリー
ン・ディスプレイ（以下、ＯＳＤと略す）発生部２と、
ラインメモリ３と、切替部４と、表示装置５とを備え
る。
明の第１の実施形態に係る映像表示装置の構成を示すブ
ロック図である。図１において、第１の実施形態に係る
映像表示装置は、制御信号発生部１と、オン・スクリー
ン・ディスプレイ（以下、ＯＳＤと略す）発生部２と、
ラインメモリ３と、切替部４と、表示装置５とを備え
る。
【００１７】制御信号発生部１は、水平同期信号，垂直
同期信号，第１のクロック信号（以下、ＣＫ１という）
およびＯＳＤ情報を入力する。そして、制御信号発生部
１は、水平の１ライン（以下、１Ｈラインという）ごと
に、どの期間にどのようなオン・スクリーン表示がされ
るかをＯＳＤ情報に基づいて判断し、その内容を伝える
制御信号をＣＫ１に同期してＯＳＤ発生部２へ出力す
る。また、制御信号発生部１は、１Ｈラインにおいて映
像信号の有効期間の先頭を与えるリセット信号と、ライ
ンメモリ３の書き込みを指示するライト・イネーブル信
号および読み出しを指示するリード・イネーブル信号と
を、ＣＫ１に同期してラインメモリ３へ出力する。ＯＳ
Ｄ発生部２は、第２のクロック信号（以下、ＣＫ２とい
う）および制御信号発生部１が出力する制御信号を入力
し、当該制御信号に従って、オン・スクリーン表示を行
う期間を与えるＹｓ信号と、当該期間に表示する内容を
ＲＧＢの各原色に変換した信号とを、ＣＫ２に同期して
ラインメモリ３へ出力する。
同期信号，第１のクロック信号（以下、ＣＫ１という）
およびＯＳＤ情報を入力する。そして、制御信号発生部
１は、水平の１ライン（以下、１Ｈラインという）ごと
に、どの期間にどのようなオン・スクリーン表示がされ
るかをＯＳＤ情報に基づいて判断し、その内容を伝える
制御信号をＣＫ１に同期してＯＳＤ発生部２へ出力す
る。また、制御信号発生部１は、１Ｈラインにおいて映
像信号の有効期間の先頭を与えるリセット信号と、ライ
ンメモリ３の書き込みを指示するライト・イネーブル信
号および読み出しを指示するリード・イネーブル信号と
を、ＣＫ１に同期してラインメモリ３へ出力する。ＯＳ
Ｄ発生部２は、第２のクロック信号（以下、ＣＫ２とい
う）および制御信号発生部１が出力する制御信号を入力
し、当該制御信号に従って、オン・スクリーン表示を行
う期間を与えるＹｓ信号と、当該期間に表示する内容を
ＲＧＢの各原色に変換した信号とを、ＣＫ２に同期して
ラインメモリ３へ出力する。
【００１８】ここで、ＣＫ１は、映像信号に同期したド
ットクロックと同じクロックであり、ＣＫ２は、映像信
号と同期していないクロックである。ただし、ＣＫ２の
クロック周波数は、水平同期信号期間に対する映像信号
の有効期間の割合をα（０≦α≦１）とすると、下記式
に表す関係を満足するものとする。 α×ＣＫ１ ≦ ＣＫ２ ≦ ＣＫ１
ットクロックと同じクロックであり、ＣＫ２は、映像信
号と同期していないクロックである。ただし、ＣＫ２の
クロック周波数は、水平同期信号期間に対する映像信号
の有効期間の割合をα（０≦α≦１）とすると、下記式
に表す関係を満足するものとする。 α×ＣＫ１ ≦ ＣＫ２ ≦ ＣＫ１
【００１９】ラインメモリ３は、書き込み処理と読み出
し処理とが別々のクロックで動作するデュアルポート・
ラインメモリであり、入力するＲ，Ｇ，Ｂ信号およびＹ
ｓ信号をＣＫ２に同期して書き込み、この書き込んだ
Ｒ，Ｇ，Ｂ信号およびＹｓ信号をＣＫ１に同期して読み
出す。ここで、ラインメモリ３は、制御信号発生部１が
出力するリセット信号に従って書き込み／読み出し処理
をリセットし、制御信号発生部１が出力するイネーブル
信号に従って書き込み／読み出し処理を行う。この読み
出されたＲ，Ｇ，Ｂ信号およびＹｓ信号は、切替部４へ
出力される。切替部４は、ラインメモリ３が出力する
Ｒ，Ｇ，Ｂ信号とデジタル映像信号とを入力し、ライン
メモリ３が出力するＹｓ信号に従って表示装置５へ出力
する信号を選択的に切り替える。表示装置５は、例え
ば、ＬＣＤ等の表示装置であり、切替部４が選択した信
号を画面上に表示する。
し処理とが別々のクロックで動作するデュアルポート・
ラインメモリであり、入力するＲ，Ｇ，Ｂ信号およびＹ
ｓ信号をＣＫ２に同期して書き込み、この書き込んだ
Ｒ，Ｇ，Ｂ信号およびＹｓ信号をＣＫ１に同期して読み
出す。ここで、ラインメモリ３は、制御信号発生部１が
出力するリセット信号に従って書き込み／読み出し処理
をリセットし、制御信号発生部１が出力するイネーブル
信号に従って書き込み／読み出し処理を行う。この読み
出されたＲ，Ｇ，Ｂ信号およびＹｓ信号は、切替部４へ
出力される。切替部４は、ラインメモリ３が出力する
Ｒ，Ｇ，Ｂ信号とデジタル映像信号とを入力し、ライン
メモリ３が出力するＹｓ信号に従って表示装置５へ出力
する信号を選択的に切り替える。表示装置５は、例え
ば、ＬＣＤ等の表示装置であり、切替部４が選択した信
号を画面上に表示する。
【００２０】以下、第１の実施形態に係る映像表示装置
の動作を、図２および図３をさらに参照し、一例を挙げ
て具体的に説明する。図２は、オン・スクリーン表示の
一例を示す図である。図２においては、表示装置５の画
面上に方形の白色のオン・スクリーン表示を行う場合を
示している。図３は、図２において波線で示した１Ｈラ
インにおける各信号のタイミングを示す図である。な
お、図３では、図２の方形の白色の水平データが６つの
データ（図３中、模擬的に１〜６で示している）から構
成されることを前提として記載している。また、ＣＫ１
を映像信号に同期したドットクロックと同じ周波数のク
ロック（図３（ｄ））とし、ＣＫ２をＣＫ１の１／２周
波数のクロック（図３（ｃ））とする。
の動作を、図２および図３をさらに参照し、一例を挙げ
て具体的に説明する。図２は、オン・スクリーン表示の
一例を示す図である。図２においては、表示装置５の画
面上に方形の白色のオン・スクリーン表示を行う場合を
示している。図３は、図２において波線で示した１Ｈラ
インにおける各信号のタイミングを示す図である。な
お、図３では、図２の方形の白色の水平データが６つの
データ（図３中、模擬的に１〜６で示している）から構
成されることを前提として記載している。また、ＣＫ１
を映像信号に同期したドットクロックと同じ周波数のク
ロック（図３（ｄ））とし、ＣＫ２をＣＫ１の１／２周
波数のクロック（図３（ｃ））とする。
【００２１】まず、制御信号発生部１は、水平同期信号
に基づいて、１Ｈラインにおいて映像信号の有効期間の
先頭を与える制御信号およびリセット信号（図３
（ａ））を生成し、ＯＳＤ発生部２およびラインメモリ
３へ出力する。ＯＳＤ発生部２は、制御信号発生部１か
らさらに与えられるＯＳＤ情報の内容の各信号、すなわ
ち、図３において、制御信号から期間ｔの経過後に６デ
ータの白色のオン・スクリーン表示を行うＲ，Ｇ，Ｂ信
号およびＹｓ信号（図３（ｂ））を、ラインメモリ３へ
出力する。なお、この例では、白色のオン・スクリーン
表示を行う場合を説明しているため、ＲＧＢの各信号と
Ｙｓ信号とが同じ波形になっているが、例えば、緑色の
オン・スクリーン表示を行う場合には、Ｇ信号とＹｓ信
号とが図３（ｂ）の波形となり、Ｒ，Ｂ信号は共に常時
Ｌｏ出力となることは言うまでもない。
に基づいて、１Ｈラインにおいて映像信号の有効期間の
先頭を与える制御信号およびリセット信号（図３
（ａ））を生成し、ＯＳＤ発生部２およびラインメモリ
３へ出力する。ＯＳＤ発生部２は、制御信号発生部１か
らさらに与えられるＯＳＤ情報の内容の各信号、すなわ
ち、図３において、制御信号から期間ｔの経過後に６デ
ータの白色のオン・スクリーン表示を行うＲ，Ｇ，Ｂ信
号およびＹｓ信号（図３（ｂ））を、ラインメモリ３へ
出力する。なお、この例では、白色のオン・スクリーン
表示を行う場合を説明しているため、ＲＧＢの各信号と
Ｙｓ信号とが同じ波形になっているが、例えば、緑色の
オン・スクリーン表示を行う場合には、Ｇ信号とＹｓ信
号とが図３（ｂ）の波形となり、Ｒ，Ｂ信号は共に常時
Ｌｏ出力となることは言うまでもない。
【００２２】次に、制御信号発生部１は、ＯＳＤ情報に
基づいて、上記期間ｔが経過した時点から６つのデータ
をラインメモリ３が書き込み処理できるように、ライト
・イネーブル信号（図３（ｅ））をラインメモリ３へ出
力する。そして、ラインメモリ３は、ライト・イネーブ
ル信号（図３（ｅ））の期間においてはＣＫ２に同期し
て、入力するＲ，Ｇ，Ｂ信号およびＹｓ信号（図３
（ｂ））をメモリ領域内に順次書き込む。一方、制御信
号発生部１は、書き込むＲ，Ｇ，Ｂ信号およびＹｓ信号
（図３（ｂ））のデータサイズを判断し、ラインメモリ
３がメモリ領域に書き込んだ信号を連続的に読み出しが
可能となった時点で、リード・イネーブル信号（図３
（ｆ））をラインメモリ３へ出力する。この例では、Ｃ
Ｋ２がＣＫ１の１／２周波数のクロックであるため、全
６データの半分の３データを書き込むのに必要な時間
（すなわち、ＣＫ２が３クロック）にＣＫ２の半周期経
過時点が、リード・イネーブル信号（図３（ｆ））の開
始となる。そして、ラインメモリ３は、リード・イネー
ブル信号（図３（ｆ））の信号を受けると、書き込み処
理と並行してメモリ領域に書き込まれているＲ，Ｇ，Ｂ
信号およびＹｓ信号をＣＫ１に同期して読み出し（図３
（ｇ））、切替部４へ出力する。
基づいて、上記期間ｔが経過した時点から６つのデータ
をラインメモリ３が書き込み処理できるように、ライト
・イネーブル信号（図３（ｅ））をラインメモリ３へ出
力する。そして、ラインメモリ３は、ライト・イネーブ
ル信号（図３（ｅ））の期間においてはＣＫ２に同期し
て、入力するＲ，Ｇ，Ｂ信号およびＹｓ信号（図３
（ｂ））をメモリ領域内に順次書き込む。一方、制御信
号発生部１は、書き込むＲ，Ｇ，Ｂ信号およびＹｓ信号
（図３（ｂ））のデータサイズを判断し、ラインメモリ
３がメモリ領域に書き込んだ信号を連続的に読み出しが
可能となった時点で、リード・イネーブル信号（図３
（ｆ））をラインメモリ３へ出力する。この例では、Ｃ
Ｋ２がＣＫ１の１／２周波数のクロックであるため、全
６データの半分の３データを書き込むのに必要な時間
（すなわち、ＣＫ２が３クロック）にＣＫ２の半周期経
過時点が、リード・イネーブル信号（図３（ｆ））の開
始となる。そして、ラインメモリ３は、リード・イネー
ブル信号（図３（ｆ））の信号を受けると、書き込み処
理と並行してメモリ領域に書き込まれているＲ，Ｇ，Ｂ
信号およびＹｓ信号をＣＫ１に同期して読み出し（図３
（ｇ））、切替部４へ出力する。
【００２３】次に、切替部４は、ラインメモリ３が出力
するＣＫ１に同期した（すなわち、映像信号のドットク
ロックに同期した）Ｒ，Ｇ，Ｂ信号（図３（ｇ））とデ
ジタル映像信号（図３（ｈ））とを入力し、ラインメモ
リ３が出力するＣＫ１に同期したＹｓ信号（図３
（ｇ））に従って当該信号を選択的に切り替え、表示装
置５へ切り替えた信号（図３（ｉ））を出力する。表示
装置５は、切替部４が選択した信号を画面上に表示す
る。
するＣＫ１に同期した（すなわち、映像信号のドットク
ロックに同期した）Ｒ，Ｇ，Ｂ信号（図３（ｇ））とデ
ジタル映像信号（図３（ｈ））とを入力し、ラインメモ
リ３が出力するＣＫ１に同期したＹｓ信号（図３
（ｇ））に従って当該信号を選択的に切り替え、表示装
置５へ切り替えた信号（図３（ｉ））を出力する。表示
装置５は、切替部４が選択した信号を画面上に表示す
る。
【００２４】以上のように、本発明の第１の実施形態に
係る映像表示装置によれば、デュアルポートのラインメ
モリ３を用い、オン・スクリーン信号を従来の遅いクロ
ック（ＣＫ２）で一度ラインメモリ３に書き込み、この
書き込んだオン・スクリーン信号を映像信号に同期した
速いクロック（ＣＫ１）で再び読み出す。従って、映像
信号に同期したドットクロックより遅いクロックでしか
動作しないオン・スクリーン表示デバイスを用いた場合
でも、当該ドットクロックに従って高精細なオン・スク
リーン表示が可能となる。
係る映像表示装置によれば、デュアルポートのラインメ
モリ３を用い、オン・スクリーン信号を従来の遅いクロ
ック（ＣＫ２）で一度ラインメモリ３に書き込み、この
書き込んだオン・スクリーン信号を映像信号に同期した
速いクロック（ＣＫ１）で再び読み出す。従って、映像
信号に同期したドットクロックより遅いクロックでしか
動作しないオン・スクリーン表示デバイスを用いた場合
でも、当該ドットクロックに従って高精細なオン・スク
リーン表示が可能となる。
【００２５】（第２の実施形態）ところで、上述したよ
うに、映像のドットクロックが高い場合に並列処理をす
ることで見かけ上の処理時間を短縮する手法が良く用い
られている。しかし、映像信号が２相の並列処理された
場合には、オン・スクリーン信号を上記第１の実施形態
で示したように重畳すると、オン・スクリーン表示の解
像度は半分に落ちてしまい、また、１文字当たりのサイ
ズも大きくなってしまう。そこで、本発明の第２の実施
形態に係る映像表示装置は、オン・スクリーン表示の解
像度および１文字当たりのサイズを落とすことなく並列
処理を可能とするものである。
うに、映像のドットクロックが高い場合に並列処理をす
ることで見かけ上の処理時間を短縮する手法が良く用い
られている。しかし、映像信号が２相の並列処理された
場合には、オン・スクリーン信号を上記第１の実施形態
で示したように重畳すると、オン・スクリーン表示の解
像度は半分に落ちてしまい、また、１文字当たりのサイ
ズも大きくなってしまう。そこで、本発明の第２の実施
形態に係る映像表示装置は、オン・スクリーン表示の解
像度および１文字当たりのサイズを落とすことなく並列
処理を可能とするものである。
【００２６】図４は、本発明の第２の実施形態に係る映
像表示装置の構成を示すブロック図である。図４におい
て、第２の実施形態に係る映像表示装置は、制御信号発
生部１と、オン・スクリーン・ディスプレイ（ＯＳＤ）
発生部２と、ラインメモリ３１，３２と、切替部４１，
４２と、表示装置５と、分周器６とを備える。
像表示装置の構成を示すブロック図である。図４におい
て、第２の実施形態に係る映像表示装置は、制御信号発
生部１と、オン・スクリーン・ディスプレイ（ＯＳＤ）
発生部２と、ラインメモリ３１，３２と、切替部４１，
４２と、表示装置５と、分周器６とを備える。
【００２７】制御信号発生部１は、水平同期信号，垂直
同期信号，第１のクロック信号（以下、ＣＫ１という）
およびＯＳＤ情報を入力する。そして、制御信号発生部
１は、水平の１ライン（以下、１Ｈラインという）ごと
に、どの期間にどのようなオン・スクリーン表示がされ
るかをＯＳＤ情報に基づいて判断し、その内容を伝える
制御信号をＣＫ１に同期してＯＳＤ発生部２へ出力す
る。また、制御信号発生部１は、予め定めたラインメモ
リ３１，３２の書き込みを指示するライト・イネーブル
信号を出力すべく、分周器６を制御する。さらに、制御
信号発生部１は、１Ｈラインにおいて映像信号の有効期
間の先頭を与えるリセット信号と読み出しを指示するリ
ード・イネーブル信号とを、ＣＫ１に同期してラインメ
モリ３１，３２へ出力する。ＯＳＤ発生部２は、第２の
クロック信号（以下、ＣＫ２という）および制御信号発
生部１が出力する制御信号を入力し、当該制御信号に従
って、オン・スクリーン表示を行う期間を与えるＹｓ信
号と、当該期間に表示する内容をＲＧＢの各原色に変換
した信号とを、ＣＫ２に同期してラインメモリ３１，３
２へ出力する。
同期信号，第１のクロック信号（以下、ＣＫ１という）
およびＯＳＤ情報を入力する。そして、制御信号発生部
１は、水平の１ライン（以下、１Ｈラインという）ごと
に、どの期間にどのようなオン・スクリーン表示がされ
るかをＯＳＤ情報に基づいて判断し、その内容を伝える
制御信号をＣＫ１に同期してＯＳＤ発生部２へ出力す
る。また、制御信号発生部１は、予め定めたラインメモ
リ３１，３２の書き込みを指示するライト・イネーブル
信号を出力すべく、分周器６を制御する。さらに、制御
信号発生部１は、１Ｈラインにおいて映像信号の有効期
間の先頭を与えるリセット信号と読み出しを指示するリ
ード・イネーブル信号とを、ＣＫ１に同期してラインメ
モリ３１，３２へ出力する。ＯＳＤ発生部２は、第２の
クロック信号（以下、ＣＫ２という）および制御信号発
生部１が出力する制御信号を入力し、当該制御信号に従
って、オン・スクリーン表示を行う期間を与えるＹｓ信
号と、当該期間に表示する内容をＲＧＢの各原色に変換
した信号とを、ＣＫ２に同期してラインメモリ３１，３
２へ出力する。
【００２８】ここで、ＣＫ１は、映像信号に同期したド
ットクロックと同じクロックであり、ＣＫ２は、映像信
号と同期していないクロックである。ただし、ＣＫ２の
クロック周波数は、水平同期信号期間に対する映像信号
の有効期間の割合をα（０≦α≦１）とすると、下記式
に表す関係を満足するものとする。 α×ＣＫ１ ≦ ＣＫ２ ≦ ＣＫ１
ットクロックと同じクロックであり、ＣＫ２は、映像信
号と同期していないクロックである。ただし、ＣＫ２の
クロック周波数は、水平同期信号期間に対する映像信号
の有効期間の割合をα（０≦α≦１）とすると、下記式
に表す関係を満足するものとする。 α×ＣＫ１ ≦ ＣＫ２ ≦ ＣＫ１
【００２９】分周器６は、入力するＣＫ２を１／２倍に
分周し、制御信号発生部１が出力するライト・イネーブ
ル信号に従った一定の期間だけクロックをラインメモリ
３１，３２に出力する。ラインメモリ３１，３２は、そ
れぞれ書き込み処理と読み出し処理とが別々のクロック
で動作するデュアルポート・ラインメモリであり、入力
するＲ，Ｇ，Ｂ信号およびＹｓ信号をＣＫ２に同期して
書き込み、この書き込んだＲ，Ｇ，Ｂ信号およびＹｓ信
号をＣＫ１に同期して読み出す。ここで、ラインメモリ
３１，３２は、制御信号発生部１が出力するリセット信
号に従って書き込み／読み出し処理をリセットし、分周
器６が出力するクロックに従って書き込み処理を行い、
制御信号発生部１が出力するイネーブル信号に従って読
み出し処理を行う。この読み出されたＲ，Ｇ，Ｂ信号お
よびＹｓ信号は、それぞれ切替部４１，４２へ出力され
る。
分周し、制御信号発生部１が出力するライト・イネーブ
ル信号に従った一定の期間だけクロックをラインメモリ
３１，３２に出力する。ラインメモリ３１，３２は、そ
れぞれ書き込み処理と読み出し処理とが別々のクロック
で動作するデュアルポート・ラインメモリであり、入力
するＲ，Ｇ，Ｂ信号およびＹｓ信号をＣＫ２に同期して
書き込み、この書き込んだＲ，Ｇ，Ｂ信号およびＹｓ信
号をＣＫ１に同期して読み出す。ここで、ラインメモリ
３１，３２は、制御信号発生部１が出力するリセット信
号に従って書き込み／読み出し処理をリセットし、分周
器６が出力するクロックに従って書き込み処理を行い、
制御信号発生部１が出力するイネーブル信号に従って読
み出し処理を行う。この読み出されたＲ，Ｇ，Ｂ信号お
よびＹｓ信号は、それぞれ切替部４１，４２へ出力され
る。
【００３０】切替部４１は、ラインメモリ３１が出力す
るＲ，Ｇ，Ｂ信号とデジタル映像信号の奇数ライン（Ｏ
ＤＤ）とを入力し、ラインメモリ３１が出力するＹｓ信
号に従って表示装置５へ出力する奇数ラインの信号を選
択的に切り替える。切替部４２は、ラインメモリ３２が
出力するＲ，Ｇ，Ｂ信号とデジタル映像信号の偶数ライ
ン（ＥＶＥＮ）とを入力し、ラインメモリ３２が出力す
るＹｓ信号に従って表示装置５へ出力する偶数ラインの
信号を選択的に切り替える。表示装置５は、例えば、Ｌ
ＣＤ等の表示装置であり、切替部４１，４２が選択した
奇数ライン／偶数ラインの信号を順次画面上に表示す
る。
るＲ，Ｇ，Ｂ信号とデジタル映像信号の奇数ライン（Ｏ
ＤＤ）とを入力し、ラインメモリ３１が出力するＹｓ信
号に従って表示装置５へ出力する奇数ラインの信号を選
択的に切り替える。切替部４２は、ラインメモリ３２が
出力するＲ，Ｇ，Ｂ信号とデジタル映像信号の偶数ライ
ン（ＥＶＥＮ）とを入力し、ラインメモリ３２が出力す
るＹｓ信号に従って表示装置５へ出力する偶数ラインの
信号を選択的に切り替える。表示装置５は、例えば、Ｌ
ＣＤ等の表示装置であり、切替部４１，４２が選択した
奇数ライン／偶数ラインの信号を順次画面上に表示す
る。
【００３１】以下、第２の実施形態に係る映像表示装置
の動作を、図２および図５をさらに参照し、一例を挙げ
て具体的に説明する。図５は、図２において波線で示し
た１Ｈラインにおける各信号のタイミングを示す図であ
る。なお、図５では、図２の方形の白色の水平データが
６つのデータ（図５中、模擬的に１〜６で示している）
から構成されることを前提として記載している。また、
ＣＫ１を映像信号に同期したドットクロックと同じ周波
数のクロック（図５（ｄ））とし、ＣＫ２をＣＫ１の１
／２周波数のクロック（図５（ｃ））とする。
の動作を、図２および図５をさらに参照し、一例を挙げ
て具体的に説明する。図５は、図２において波線で示し
た１Ｈラインにおける各信号のタイミングを示す図であ
る。なお、図５では、図２の方形の白色の水平データが
６つのデータ（図５中、模擬的に１〜６で示している）
から構成されることを前提として記載している。また、
ＣＫ１を映像信号に同期したドットクロックと同じ周波
数のクロック（図５（ｄ））とし、ＣＫ２をＣＫ１の１
／２周波数のクロック（図５（ｃ））とする。
【００３２】まず、制御信号発生部１は、水平同期信号
に基づいて、１Ｈラインにおいて映像信号の有効期間の
先頭を与える制御信号およびリセット信号（図５
（ａ））を生成し、ＯＳＤ発生部２およびラインメモリ
３１，３２へ出力する。ＯＳＤ発生部２は、制御信号発
生部１からさらに与えられるＯＳＤ情報の内容の各信
号、すなわち、図５において、制御信号から期間ｔの経
過後に６データの白色のオン・スクリーン表示を行う
Ｒ，Ｇ，Ｂ信号およびＹｓ信号（図５（ｂ））を、ライ
ンメモリ３１，３２へそれぞれ出力する。なお、この例
では、白色のオン・スクリーン表示を行う場合を説明し
ているため、ＲＧＢの各信号とＹｓ信号とが同じ波形に
なっているが、例えば、緑色のオン・スクリーン表示を
行う場合には、Ｇ信号とＹｓ信号とが図５（ｂ）の波形
となり、Ｒ，Ｂ信号は共に常時Ｌｏ出力となることは言
うまでもない。
に基づいて、１Ｈラインにおいて映像信号の有効期間の
先頭を与える制御信号およびリセット信号（図５
（ａ））を生成し、ＯＳＤ発生部２およびラインメモリ
３１，３２へ出力する。ＯＳＤ発生部２は、制御信号発
生部１からさらに与えられるＯＳＤ情報の内容の各信
号、すなわち、図５において、制御信号から期間ｔの経
過後に６データの白色のオン・スクリーン表示を行う
Ｒ，Ｇ，Ｂ信号およびＹｓ信号（図５（ｂ））を、ライ
ンメモリ３１，３２へそれぞれ出力する。なお、この例
では、白色のオン・スクリーン表示を行う場合を説明し
ているため、ＲＧＢの各信号とＹｓ信号とが同じ波形に
なっているが、例えば、緑色のオン・スクリーン表示を
行う場合には、Ｇ信号とＹｓ信号とが図５（ｂ）の波形
となり、Ｒ，Ｂ信号は共に常時Ｌｏ出力となることは言
うまでもない。
【００３３】次に、制御信号発生部１は、ＯＳＤ情報に
基づいて、上記期間ｔが経過した時点から６つのデータ
をラインメモリ３１，３２が並列的にそれぞれ書き込み
処理できるように、ライト・イネーブル信号（図５
（ｂ）と同一波形）を分周器６へ出力する。分周器６
は、入力するＣＫ２を１／２倍に分周し、制御信号発生
部１が出力するライト・イネーブル信号の期間だけ、ラ
インメモリ３１へは奇数ラインを処理するように奇数ク
ロック（図５（ｅ））を、ラインメモリ３２へは偶数ラ
インを処理するように偶数クロック（図５（ｆ））をそ
れぞれ出力する。そして、ラインメモリ３１は、奇数ク
ロック（図３（ｅ））に同期して、入力するＲ，Ｇ，Ｂ
信号およびＹｓ信号（図５（ｂ））をメモリ領域内に順
次書き込み、ラインメモリ３２は、偶数クロック（図５
（ｆ））に同期して、入力するＲ，Ｇ，Ｂ信号およびＹ
ｓ信号（図５（ｂ））をメモリ領域内に順次書き込む。
一方、制御信号発生部１は、書き込むＲ，Ｇ，Ｂ信号お
よびＹｓ信号（図５（ｂ））のデータサイズを判断し、
ラインメモリ３１，３２がメモリ領域に書き込んだ信号
をそれぞれ連続的に読み出しが可能となった時点で、リ
ード・イネーブル信号（図５（ｇ））をラインメモリ３
１，３２へ出力する。この例では、ＣＫ２がＣＫ１の１
／２周波数のクロックである、各ラインメモリ３１，３
２の読み出すデータが１／２であるため、図５（ｇ）に
示したタイミングとなる。そして、ラインメモリ３１，
３２は、リード・イネーブル信号（図５（ｇ））の信号
を受けると、書き込み処理と並行してメモリ領域に書き
込まれているＲ，Ｇ，Ｂ信号およびＹｓ信号をＣＫ１に
同期してそれぞれ読み出し（図５（ｈ））、切替部４
１，４２へ各々出力する。
基づいて、上記期間ｔが経過した時点から６つのデータ
をラインメモリ３１，３２が並列的にそれぞれ書き込み
処理できるように、ライト・イネーブル信号（図５
（ｂ）と同一波形）を分周器６へ出力する。分周器６
は、入力するＣＫ２を１／２倍に分周し、制御信号発生
部１が出力するライト・イネーブル信号の期間だけ、ラ
インメモリ３１へは奇数ラインを処理するように奇数ク
ロック（図５（ｅ））を、ラインメモリ３２へは偶数ラ
インを処理するように偶数クロック（図５（ｆ））をそ
れぞれ出力する。そして、ラインメモリ３１は、奇数ク
ロック（図３（ｅ））に同期して、入力するＲ，Ｇ，Ｂ
信号およびＹｓ信号（図５（ｂ））をメモリ領域内に順
次書き込み、ラインメモリ３２は、偶数クロック（図５
（ｆ））に同期して、入力するＲ，Ｇ，Ｂ信号およびＹ
ｓ信号（図５（ｂ））をメモリ領域内に順次書き込む。
一方、制御信号発生部１は、書き込むＲ，Ｇ，Ｂ信号お
よびＹｓ信号（図５（ｂ））のデータサイズを判断し、
ラインメモリ３１，３２がメモリ領域に書き込んだ信号
をそれぞれ連続的に読み出しが可能となった時点で、リ
ード・イネーブル信号（図５（ｇ））をラインメモリ３
１，３２へ出力する。この例では、ＣＫ２がＣＫ１の１
／２周波数のクロックである、各ラインメモリ３１，３
２の読み出すデータが１／２であるため、図５（ｇ）に
示したタイミングとなる。そして、ラインメモリ３１，
３２は、リード・イネーブル信号（図５（ｇ））の信号
を受けると、書き込み処理と並行してメモリ領域に書き
込まれているＲ，Ｇ，Ｂ信号およびＹｓ信号をＣＫ１に
同期してそれぞれ読み出し（図５（ｈ））、切替部４
１，４２へ各々出力する。
【００３４】次に、切替部４１は、ラインメモリ３１が
出力するＣＫ１に同期した（すなわち、映像信号のドッ
トクロックに同期した）Ｒ，Ｇ，Ｂ信号（図５（ｈ）上
側）とデジタル映像信号（図５（ｉ））とを入力し、ラ
インメモリ３１が出力するＣＫ１に同期したＹｓ信号
（図５（ｈ））に従って当該信号を選択的に切り替え、
表示装置５へ切り替えた奇数ラインの信号（図５（ｊ）
上側）を出力する。切替部４２は、ラインメモリ３２が
出力するＣＫ１に同期した（すなわち、映像信号のドッ
トクロックに同期した）Ｒ，Ｇ，Ｂ信号（図５（ｈ）下
側）とデジタル映像信号（図５（ｉ））とを入力し、ラ
インメモリ３２が出力するＣＫ１に同期したＹｓ信号
（図５（ｈ））に従って当該信号を選択的に切り替え、
表示装置５へ切り替えた偶数ラインの信号（図５（ｊ）
下側）を出力する。表示装置５は、切替部４１，４２が
選択した奇数ライン／偶数ラインの信号を順次画面上に
表示する。
出力するＣＫ１に同期した（すなわち、映像信号のドッ
トクロックに同期した）Ｒ，Ｇ，Ｂ信号（図５（ｈ）上
側）とデジタル映像信号（図５（ｉ））とを入力し、ラ
インメモリ３１が出力するＣＫ１に同期したＹｓ信号
（図５（ｈ））に従って当該信号を選択的に切り替え、
表示装置５へ切り替えた奇数ラインの信号（図５（ｊ）
上側）を出力する。切替部４２は、ラインメモリ３２が
出力するＣＫ１に同期した（すなわち、映像信号のドッ
トクロックに同期した）Ｒ，Ｇ，Ｂ信号（図５（ｈ）下
側）とデジタル映像信号（図５（ｉ））とを入力し、ラ
インメモリ３２が出力するＣＫ１に同期したＹｓ信号
（図５（ｈ））に従って当該信号を選択的に切り替え、
表示装置５へ切り替えた偶数ラインの信号（図５（ｊ）
下側）を出力する。表示装置５は、切替部４１，４２が
選択した奇数ライン／偶数ラインの信号を順次画面上に
表示する。
【００３５】以上のように、本発明の第２の実施形態に
係る映像表示装置によれば、２つのデュアルポートのラ
インメモリ３１，３２を用い、オン・スクリーン信号を
従来の遅いクロック（ＣＫ２）で奇数ラインのデータと
偶数ラインのデータとを並列的に一度ラインメモリ３
１，３２にそれぞれ書き込み、このそれぞれ書き込んだ
オン・スクリーン信号を映像信号に同期した速いクロッ
ク（ＣＫ１）で並列的に各々再び読み出す。従って、映
像信号に同期したドットクロックより遅いクロックでし
か動作しないオン・スクリーン表示デバイスを用いた場
合でも、当該ドットクロックに従って高精細なオン・ス
クリーン表示が可能となる。さらに、２相の並列処理さ
れた映像信号の場合でも、オン・スクリーン信号の１ド
ット単位の高精細な表示を行うことができる。
係る映像表示装置によれば、２つのデュアルポートのラ
インメモリ３１，３２を用い、オン・スクリーン信号を
従来の遅いクロック（ＣＫ２）で奇数ラインのデータと
偶数ラインのデータとを並列的に一度ラインメモリ３
１，３２にそれぞれ書き込み、このそれぞれ書き込んだ
オン・スクリーン信号を映像信号に同期した速いクロッ
ク（ＣＫ１）で並列的に各々再び読み出す。従って、映
像信号に同期したドットクロックより遅いクロックでし
か動作しないオン・スクリーン表示デバイスを用いた場
合でも、当該ドットクロックに従って高精細なオン・ス
クリーン表示が可能となる。さらに、２相の並列処理さ
れた映像信号の場合でも、オン・スクリーン信号の１ド
ット単位の高精細な表示を行うことができる。
【００３６】なお、上記第２の実施形態においては、２
相の並列処理された映像信号を処理する場合を述べた
が、ラインメモリの数を相の数分だけ用意し、分周器６
が出力するクロックをこれに対応させるようにすれば、
２相以上の並列処理された映像信号に対しても本発明を
適用することができる。また、上記第１および第２の実
施形態において記載したタイミングチャート図（図３，
図５）は一例であって、本発明の各構成が正しく動作で
きれば各信号の極性がそれぞれ逆であっても構わない。
さらに、上記第１および第２の実施形態において、制御
信号発生部１はＯＳＤ発生部２と独立の構成であるよう
に記載した。しかし、これらの構成は、例えば、集積化
等により同一の構成としても構わない。
相の並列処理された映像信号を処理する場合を述べた
が、ラインメモリの数を相の数分だけ用意し、分周器６
が出力するクロックをこれに対応させるようにすれば、
２相以上の並列処理された映像信号に対しても本発明を
適用することができる。また、上記第１および第２の実
施形態において記載したタイミングチャート図（図３，
図５）は一例であって、本発明の各構成が正しく動作で
きれば各信号の極性がそれぞれ逆であっても構わない。
さらに、上記第１および第２の実施形態において、制御
信号発生部１はＯＳＤ発生部２と独立の構成であるよう
に記載した。しかし、これらの構成は、例えば、集積化
等により同一の構成としても構わない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る映像表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】オン・スクリーン表示の一例を示す図である。
【図３】本発明の第１の実施形態に係る映像表示装置に
おいて、図２の１Ｈラインにおける各信号のタイミング
の一例を示す図である。
おいて、図２の１Ｈラインにおける各信号のタイミング
の一例を示す図である。
【図４】本発明の第２の実施形態に係る映像表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図５】本発明の第２の実施形態に係る映像表示装置に
おいて、図２の１Ｈラインにおける各信号のタイミング
の一例を示す図である。
おいて、図２の１Ｈラインにおける各信号のタイミング
の一例を示す図である。
【図６】従来の映像表示装置の構成を示すブロック図で
ある。
ある。
１…制御信号発生部 ２…オン・スクリーン・ディスプレイ（ＯＳＤ）発生部 ３，３１，３２…ラインメモリ ４，４１，４２，１０５…切替部 ５，１０６…表示装置 ６…分周器 １０１…ＰＬＬ回路 １０２…否定（ＮＯＴ）回路 １０３…論理積（ＡＮＤ）回路 １０４…カウンタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 Ｇ０９Ｇ 5/00 ５５５Ｋ Ｆターム(参考） 5C023 AA14 AA18 AA21 AA38 CA05 DA01 EA02 5C025 BA27 CA09 CA20 CB05 5C058 AA06 BA21 BA35 BB08 BB12 BB25 5C082 BA34 BA41 CA56 DA59 DA76 EA17 EA18 MM02 MM07
Claims (4)
- 【請求項１】 映像信号に予め定めたオン・スクリーン
信号を挿入する映像表示装置であって、 前記予め定めたオン・スクリーン信号を発生するＯＳＤ
発生手段と、 前記ＯＳＤ発生手段が出力するオン・スクリーン信号
を、書き込みクロック（ただし、読み出しクロックより
遅い）に同期して書き込み、当該書き込んだオン・スク
リーン信号を、前記映像信号のドットクロックである読
み出しクロックに同期して読み出すデュアルポートのラ
インメモリと、 前記ラインメモリが読み出したオン・スクリーン信号
を、前記映像信号の予め定めた期間に挿入する切替手段
とを備える、映像表示装置。 - 【請求項２】 並列処理された複数の映像信号にそれぞ
れ予め定めたオン・スクリーン信号を挿入する映像表示
装置であって、 前記予め定めたオン・スクリーン信号を発生するＯＳＤ
発生手段と、 前記ＯＳＤ発生手段が出力するオン・スクリーン信号
を、予め定めた書き込みクロック（ただし、読み出しク
ロックより遅い）に同期して書き込み、当該書き込んだ
オン・スクリーン信号を、前記映像信号のドットクロッ
クである読み出しクロックに同期して読み出すデュアル
ポートの複数のラインメモリと、 前記複数のラインメモリが並列的な書き込み処理を行う
ことができるように、各々の書き込みクロックのタイミ
ングを制御する制御手段と、 前記複数のラインメモリがそれぞれ読み出したオン・ス
クリーン信号を、前記複数の映像信号の予め定めた期間
にそれぞれ挿入する複数の切替手段とを備える、映像表
示装置。 - 【請求項３】 映像信号に予め定めたオン・スクリーン
信号を挿入する映像表示方法であって、 前記予め定めたオン・スクリーン信号を、書き込みクロ
ック（ただし、読み出しクロックより遅い）に同期して
ラインメモリに書き込むステップと、 前記ラインメモリに書き込んだオン・スクリーン信号
を、前記映像信号のドットクロックである読み出しクロ
ックに同期して読み出すステップと、 前記ラインメモリから読み出したオン・スクリーン信号
を、前記映像信号の予め定めた期間に挿入するステップ
とを備える、映像表示方法。 - 【請求項４】 並列処理された映像信号に、それぞれ予
め定めたオン・スクリーン信号を挿入する映像表示方法
であって、 前記予め定めたオン・スクリーン信号を、予め定めた各
々の書き込みクロック（ただし、読み出しクロックより
遅い）に同期して複数のラインメモリへ並列的に書き込
むステップと、 前記複数のラインメモリに書き込んだオン・スクリーン
信号を、前記映像信号のドットクロックである読み出し
クロックに同期してそれぞれ読み出すステップと、 前記複数のラインメモリからそれぞれ読み出したオン・
スクリーン信号を、前記映像信号の予め定めた期間にそ
れぞれ挿入するステップとを備える、映像表示方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11024663A JP2000224477A (ja) | 1999-02-02 | 1999-02-02 | 映像表示装置および方法 |
| US09/647,538 US6928118B1 (en) | 1999-02-02 | 2000-01-28 | Device and method for displaying video |
| CNB008001243A CN1152362C (zh) | 1999-02-02 | 2000-01-28 | 图像显示装置和方法 |
| EP00901961A EP1081677A4 (en) | 1999-02-02 | 2000-01-28 | DEVICE AND METHOD FOR DISPLAYING VIDEO |
| PCT/JP2000/000451 WO2000046783A1 (fr) | 1999-02-02 | 2000-01-28 | Dispositif et procede de presentation video |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11024663A JP2000224477A (ja) | 1999-02-02 | 1999-02-02 | 映像表示装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000224477A true JP2000224477A (ja) | 2000-08-11 |
Family
ID=12144396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11024663A Pending JP2000224477A (ja) | 1999-02-02 | 1999-02-02 | 映像表示装置および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6928118B1 (ja) |
| EP (1) | EP1081677A4 (ja) |
| JP (1) | JP2000224477A (ja) |
| CN (1) | CN1152362C (ja) |
| WO (1) | WO2000046783A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029851A1 (ja) * | 2003-09-19 | 2005-03-31 | Matsushita Electric Industrial Co., Ltd. | Ｏｓｄ挿入回路 |
| JP2008089978A (ja) * | 2006-10-02 | 2008-04-17 | Xanavi Informatics Corp | ナビゲーションシステム |
| JP2009267940A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | オンスクリーンディスプレイ回路および映像信号処理装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1315038C (zh) * | 2003-03-24 | 2007-05-09 | 华硕电脑股份有限公司 | 实时视频串流的处理方法及系统 |
| KR100545855B1 (ko) * | 2003-09-22 | 2006-01-24 | 삼성전자주식회사 | 데이터 디스플레이를 위한 구동 회로 및 이를 이용한데이터 디스플레이를 위한 구동 방법 |
| JP4634075B2 (ja) * | 2004-06-30 | 2011-02-16 | シャープ株式会社 | 液晶表示装置の表示制御装置及びそれを有する液晶表示装置 |
| KR100609916B1 (ko) * | 2004-11-25 | 2006-08-08 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
| CN102244739B (zh) * | 2010-05-10 | 2016-07-06 | 联想(北京)有限公司 | 图像处理装置、图像处理方法以及图像处理系统 |
| JP5163728B2 (ja) * | 2010-10-13 | 2013-03-13 | セイコーエプソン株式会社 | タイミングジェネレーター、撮影装置、ドットクロック出力方法 |
| CN105975419B (zh) * | 2016-04-27 | 2019-08-20 | 北京小鸟看看科技有限公司 | 一种Displayport接口及其时钟恢复的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2922519B2 (ja) * | 1988-09-30 | 1999-07-26 | 株式会社東芝 | ビデオ合成装置 |
| JPH0789275B2 (ja) * | 1988-12-09 | 1995-09-27 | 松下電器産業株式会社 | グラフィックス表示装置 |
| JP2733318B2 (ja) | 1989-07-19 | 1998-03-30 | 松下電器産業株式会社 | テレビジョン信号処理装置 |
| JP2808461B2 (ja) | 1989-12-11 | 1998-10-08 | 松下電器産業株式会社 | テレビジョン信号受信装置 |
| JPH05100647A (ja) * | 1990-09-28 | 1993-04-23 | Fuji Photo Film Co Ltd | 画像表示装置 |
| JPH06319077A (ja) | 1993-05-10 | 1994-11-15 | Toshiba Corp | オンスクリーン表示装置 |
| JPH09163257A (ja) | 1995-12-04 | 1997-06-20 | Sony Corp | 文字表示装置 |
| US6195078B1 (en) * | 1996-08-21 | 2001-02-27 | Thomson Licensing S.A. | Parallel mode on-screen display system |
| KR100225072B1 (ko) * | 1996-12-18 | 1999-10-15 | 윤종용 | 포멧 콘버터 |
| JPH1145081A (ja) * | 1997-07-24 | 1999-02-16 | Mitsubishi Electric Corp | オンスクリーンディスプレイ装置および画像表示方法 |
| KR200172661Y1 (ko) * | 1997-11-08 | 2000-03-02 | 윤종용 | 온 스크린 디스플레이 기능을 구비한 평판 디스플레이 장치 |
| KR100244227B1 (ko) * | 1997-12-01 | 2000-02-01 | 구자홍 | 에이치디티브이의 디스플레이용 영상 처리장치 |
| KR100259261B1 (ko) * | 1997-12-19 | 2000-06-15 | 윤종용 | 칼라비디오신호 제어기능을 갖는 디스플레이장치 |
-
1999
- 1999-02-02 JP JP11024663A patent/JP2000224477A/ja active Pending
-
2000
- 2000-01-28 US US09/647,538 patent/US6928118B1/en not_active Expired - Fee Related
- 2000-01-28 EP EP00901961A patent/EP1081677A4/en not_active Ceased
- 2000-01-28 CN CNB008001243A patent/CN1152362C/zh not_active Expired - Fee Related
- 2000-01-28 WO PCT/JP2000/000451 patent/WO2000046783A1/ja active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029851A1 (ja) * | 2003-09-19 | 2005-03-31 | Matsushita Electric Industrial Co., Ltd. | Ｏｓｄ挿入回路 |
| US7432982B2 (en) | 2003-09-19 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | OSD insert circuit |
| JP2008089978A (ja) * | 2006-10-02 | 2008-04-17 | Xanavi Informatics Corp | ナビゲーションシステム |
| JP2009267940A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | オンスクリーンディスプレイ回路および映像信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1152362C (zh) | 2004-06-02 |
| EP1081677A1 (en) | 2001-03-07 |
| CN1293806A (zh) | 2001-05-02 |
| WO2000046783A1 (fr) | 2000-08-10 |
| EP1081677A4 (en) | 2005-07-13 |
| US6928118B1 (en) | 2005-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087567B2 (ja) | 画像表示装置 | |
| US7209133B2 (en) | Method and apparatus for asynchronous display of graphic images | |
| JP2000258748A (ja) | 液晶表示装置 | |
| US20020012006A1 (en) | Image display device and driver circuit therefor | |
| JP2001100687A (ja) | 画像表示装置及び画像表示方法 | |
| JPS62142476A (ja) | テレビジョン受像機 | |
| JPH08123367A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| JP2570344B2 (ja) | 画像表示装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH1155569A (ja) | 表示制御回路 | |
| JP2001159887A (ja) | 映像信号処理装置 | |
| JPH07261145A (ja) | 液晶駆動方法 | |
| JPH10333656A (ja) | 画像表示装置、画像表示方法、並びに、記憶媒体 | |
| JP2008205641A (ja) | 画像表示装置 | |
| JP2000010518A (ja) | 表示装置 | |
| JP3593715B2 (ja) | 映像表示装置 | |
| JP2006337732A (ja) | 会議用画像表示システム | |
| JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
| JPH08129356A (ja) | 表示装置 | |
| JPH056152A (ja) | 液晶デイスプレイ装置 | |
| JP2007206428A (ja) | 画像表示装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH07225562A (ja) | 走査変換装置 | |
| JP3109897B2 (ja) | マトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040204 |