JP5163728B2 - タイミングジェネレーター、撮影装置、ドットクロック出力方法 - Google Patents

タイミングジェネレーター、撮影装置、ドットクロック出力方法 Download PDF

Info

Publication number
JP5163728B2
JP5163728B2 JP2010230298A JP2010230298A JP5163728B2 JP 5163728 B2 JP5163728 B2 JP 5163728B2 JP 2010230298 A JP2010230298 A JP 2010230298A JP 2010230298 A JP2010230298 A JP 2010230298A JP 5163728 B2 JP5163728 B2 JP 5163728B2
Authority
JP
Japan
Prior art keywords
period
output
cycle
dot clock
horizontal synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010230298A
Other languages
English (en)
Other versions
JP2012085135A (ja
Inventor
正博 北野
隆一 塩原
俊之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010230298A priority Critical patent/JP5163728B2/ja
Priority to US13/271,543 priority patent/US9148572B2/en
Priority to EP11184915.4A priority patent/EP2442553B1/en
Priority to CN201110307165.XA priority patent/CN102665040B/zh
Publication of JP2012085135A publication Critical patent/JP2012085135A/ja
Application granted granted Critical
Publication of JP5163728B2 publication Critical patent/JP5163728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/63Control of cameras or camera modules by using electronic viewfinders
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843Demosaicing, e.g. interpolating colour pixel values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/80Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Studio Devices (AREA)
  • Synchronizing For Television (AREA)

Description

本発明は、表示部に被写体の像を表示するためのタイミングジェネレーター、当該タイミングジェネレーターを備え表示部に被写体の像を表示する撮影装置、および、ドットクロック出力方法に関する。
従来、撮影センサーで撮影した画像を液晶ディスプレイで表示する撮影装置が知られており、液晶ディスプレイにおいて被写体の像が被写体から遅延して表示されることを防止するために各種の技術が開発されている。例えば、特許文献1には、1フレーム分の画像信号を記録するVRAMを備える撮影装置において、VRAMに対して1フレーム分の画像信号の書き込みが完了する前に画像信号を読み出して液晶ディスプレイで表示させる技術が開示されている。具体的には、撮影センサーの駆動タイミングからΔTだけ遅延した再生タイミングで液晶ディスプレイでの画像表示を開始する構成が記述されている。
特開2007−243615号公報
特許文献1の技術において、駆動タイミング及び再生タイミングの周期は1フレームの画像を処理するための周期であり、各フレームに対して一定のΔTが定義される。すなわち、特許文献1の技術では、モードごとにΔTを定義することが記述され(特許文献1、0057段落)、また、ΔTは、画像データの読み出しが書き込みに先行しないように決められることが記述されている(特許文献1、0055,0056段落)。従って、モードごとに変動し得るものの、同一モードにおいてΔTは、各フレームに対して共通の値であり、表示対象となる画像の全ラインについて共通の位相差ΔTが与えられていることになる。
しかし、撮影センサーの出力データに基づいて被写体の像を表示部に表示するための画像処理を行う構成において、各種の画像処理に要する期間はラインごとに異なり得る。各種の画像処理に要する期間がラインごとに異なり得る構成の場合に、表示対象となる画像の全ラインについて共通の位相差ΔTが与えられていると、例えばあるラインについては画像データの読み出しが書き込みに先行する可能性がある。また別のラインについては書き込みから読み出しの間に遅延が発生する可能性がある。したがって上記のような構成の場合に共通の位相差ΔTが与えられると、表示効率が悪いと言える。
本発明は上記課題にかんがみてなされたもので、表示効率を向上させることを目的とする。
各種の画像処理に要する期間がラインごとに異なり得る構成の場合に、画像データの生成処理の進捗に応じてラインごとにΔTを可変にすることで、前述の表示効率を向上させることができる。ΔTを延長する場合、すなわち水平同期期間を延長する場合、水平同期信号より短い周期で出力される同期信号であるドットクロックの水平同期期間内における出力数は増加する。
ところで、例えばライブビューを撮影装置の表示部に表示する際に、撮影センサーのフレームレートが遅いレートに切り換えられた場合(例えば、明るい環境から暗い環境に変わったため露光時間を延長する場合など)は、撮影センサーと表示部とのフレームを同期させるのであれば、表示側のフレームレートも遅いレートに切り換える必要がある。その結果、表示側の水平同期期間も長くなる。水平同期期間が長くなると、水平同期期間内のドットクロックの出力数も多くなる。そのため例えば、フレームレートが遅くなった場合や上記のように画像データの生成処理の進捗に応じてΔTが延長される場合、ドットクロックの出力数が、当該出力数を水平同期期間ごとにカウントしているカウンターの上限値を超え、オーバーフローしてしまう可能性がある。
そのため、本発明のタイミングジェネレーターは、水平同期期間内に第一の周期でドットクロックを出力する場合のドットクロックの出力数がカウンターの上限値を超える可能性があるか否かを判定し、可能性があると判定される場合にドットクロックの周期を第一の周期から第二の周期に切り換えて出力する構成とする。第二の周期は第一の周期より長い周期として定義される。なおかつ第二の周期は、ドットクロックを第二の周期に切り換えることによって水平同期期間内のドットクロックの出力数がカウンターの上限値を超えない値としてとして定義される。同一の長さの期間内において、第一の周期より長い第二の周期でドットクロックを出力した場合のドットクロックの出力数は、第一の周期でドットクロックを出力した場合のドットクロックの出力数より少なくなる。そのため、第一の周期でドットクロックを出力するとカウンターの上限を超える可能性があると判定された場合に、ドットクロックの周期を第二の周期に切り換えることにより、カウンターのオーバーフローを回避することができる。その結果、カウンターのオーバーフローによる表示部の誤動作を防止することができる。
なお、第一の周期および第二の周期は、固定値を表しているわけではなく、周期延長前のドットクロックの周期を第一の周期と称し、周期延長後のドットクロックの周期を第二の周期と称しているに過ぎない。
フレームレート情報取得部は、被写体を撮影する撮影センサーのフレームレートを示す情報を取得することができればよく、どのような方法で取得できてもよい。本発明において、表示部の水平同期期間は、少なくとも撮影センサーのフレームレートに依存して長さが変動する。まず、撮影センサーのフレームレートに応じて、表示部のフレームレートを設定することができる。そして表示部のフレームレートが決まると、表示部における基準水平同期期間を設定することができる。基準水平同期期間とは、表示部のフレームレートに応じて設定される垂直同期期間と、1フレームあたりのライン数(表示部の表示領域に対応するラインと、当該表示領域の垂直方向の前後の非表示領域に対応するラインを含む)と、に基づいて設定される基準となる水平同期期間を意味しており、例えば当該垂直同期期間を当該ライン数で除した値として定義することができる。本発明においては、撮影センサーの出力データに基づく画像データを表示する際に、実際の水平同期期間が基準水平同期期間と同じ長さになるラインもあれば、画像データ生成処理の進捗が遅れることによって実際の水平同期期間が基準水平同期期間より長期化されるラインもある構成を想定している。
表示部が備えるカウンターは、表示制御部が出力したドットクロックの出力数を水平同期期間の1周期ごとに数えるカウンターである。ドットクロックは、画像データを表示する際の同期信号の一つであって、ライン単位の同期信号である水平同期信号の周期よりも短い周期で出力される信号である。なお「水平同期期間の1周期ごとにドットクロックの出力数を数える」とは、水平同期期間ごとにカウント値がリセットされることを意味する。なお、本発明では、当該カウンターで数えることができる数の上限値は予め決まっており動的に変動しないことを想定している。
表示制御部は、表示部に対して垂直同期信号や水平同期信号やドットクロック信号などの同期信号を出力する手段である。また、表示制御部は、水平同期期間内に第一の周期でドットクロックを出力する場合のドットクロックの出力数がカウンターの上限値を超える可能性があるか否かを判定し、可能性があると判定される場合にドットクロックの周期を第一の周期から第二の周期に切り換えて表示部に対して出力する。カウンターの上限値を超えてオーバーフローする状況は後述するように様々な場合が考えられる。
例えば、撮影センサーのフレームレートが切り換えられる場合にオーバーフローが発生する可能性がある。すなわち、撮影センサーのフレームレートが切り換わることによって、切り換え後のフレームレートに応じて設定される表示部の基準水平同期期間内に第一の周期でドットクロックを出力する場合の出力数がカウンターの上限値を超える場合がある。撮影センサーの出力データに基づく画像データを表示するラインにおいては、実際の水平同期期間が基準水平同期期間より長期化されることはあっても短期化されることはない構成であると、上記の場合は撮影センサーのフレームレートが切り替わることによって確実にカウンターのオーバーフローは発生してしまう。そのため、切り換え後のフレームレートに応じた基準水平同期期間を第一の周期で除した値がカウンターの上限値を超える場合は、ドットクロックの周期を第一の周期から第二の周期に切り換える。その結果、撮影センサーのフレームレートが切り換えられる場合に、カウンターのオーバーフローを回避することができる。
さらに、撮影センサーのフレームレートが切り換えられることによって、次のような条件を満たす場合にもオーバーフローが発生する可能性があるとしてもよい。すなわち、切り換え後の撮影センサーのフレームレートに応じて設定される表示部の基準水平同期期間より延長されうる最長の水平同期期間内に第一の周期でドットクロックを出力する場合のドットクロックの出力数がカウンターの上限値を超える場合は、オーバーフローの可能性があるということである。実際の水平同期期間が基準水平同期期間より延長されるのは、表示対象ラインの画像データの生成処理に通常より時間を要している場合であり、どの程度延長されるかはラインごとに不定であるが、延長されうる最長の水平同期期間を想定し、当該最長の水平同期期間を第一の周期で除した値がカウンターの上限値を超える場合は、オーバーフローが発生する可能性があるとする。したがって基準水平同期期間より実際の水平同期期間が延長されない場合や延長されたとしても最長の水平同期期間までは延長されない場合はオーバーフローが発生しないが、想定する最長の長さまで実際の水平同期期間が延長された場合にオーバーフローが発生するのであれば、オーバーフローが発生する可能性があるとして、ドットクロックの周期を第二の周期に切り換える。その結果、カウンターのオーバーフローを回避することができる。
また次のような状況の場合にもオーバーフローが発生する可能性があると判定してもよい。すなわち、基準水平同期期間より実際の水平同期期間が延長されている場合であって、当該水平同期期間中に第一の周期で既に出力されたドットクロックの出力数が後述する閾値を超えた場合にオーバーフローの可能性があるとしてドットクロックの周期を第二の周期に切り換える。その閾値とは例えば、基準水平同期期間内において第一の周期で出力されるドットクロックの出力数よりも大きい値であって、カウンターの上限値よりも小さい値として予め決められた値とする。基準水平同期期間より実際の水平同期期間が延長されている間にもカウントアップされていくドットクロックの出力数が当該閾値を超えるか否かを表示制御部は監視しておき、超えた場合に、ドットクロックの周期を延長することで、オーバーフローを回避することができる。なお、この構成の場合、表示制御部にも自身が出力したドットクロックの出力数を水平同期期間ごとに数えるカウンターを備えておく必要がある。また、この構成の場合複数回にわたり、段階的にドットクロックの周期を延長するようにしてもよい。
さらに、本発明において表示制御部は、フレームの切り替わりのタイミングでドットクロックの周期を切り換えるようにしてもよい。すなわち、1フレームの表示が完了し次のフレームの表示が開始されるまでの間にドットクロックの周期を切り換えるようにしてもよい。
さらに、本発明のように、水平同期期間内に第一の周期でドットクロックを出力する場合のドットクロックの出力数がカウンターの上限値を超える可能性があると判定される場合にドットクロックを第一の周期よりも長い第二の周期に切り換えて出力する手法は、プログラムや方法としても適用可能である。また、以上のような装置、プログラム、方法は、単独の装置として実現される場合もあれば、複合的な機能を有する装置において共有の部品を利用して実現される場合もあり、各種の態様を含むものである。
本発明の実施形態にかかるブロック図である。 エリアイメージセンサーと液晶パネルの画素数を示す図である。 エリアイメージセンサーの出力データの出力法を例示する図である。 (4A)〜(4D)は本発明の実施形態を説明するためのタイミングチャートである。 本発明の実施形態にかかるドットクロック周期切り換え処理を示すフローチャートである。 本発明の実施形態にかかるタイミングチャートである。 本発明の実施形態にかかるタイミングチャートである。 本発明の実施形態にかかる分周回路部を示すブロック図である。
ここでは、下記の順序に従って本発明の実施の形態について説明する。
(1)撮影装置の構成:
(2)水平同期信号の制御:
(3)他の実施形態:
(1)撮影装置の構成:
図1は本発明の一実施形態にかかる撮影装置1には、光学系10、エリアイメージセンサー15、ASIC200、タイミングジェネレーター30、表示部40、CPU50、VRAM51、SD−RAM52、ROM53、RAM54、操作部55が備えられている。CPU50は、VRAM51、SD−RAM52、RAM54を適宜利用してROM53に記録されたプログラムを実行可能であり、当該プログラムによりCPU50は、操作部55に対する操作に応じてエリアイメージセンサー15にて撮影された被写体を示す画像データを生成する機能を実行する。なお、操作部55はシャッターボタンと、モードを切り換えるためのモード切換手段としてのダイヤルスイッチと、絞りとシャッター速度を切り換えるためのダイヤルスイッチと、各種の設定メニューを操作するためのプッシュボタンとを備えており、利用者は当該操作部55に対する操作によって撮影装置1に対して各種の指示を与えることができる。
表示部40は、撮影対象となる被写体を示す画像を表示して利用者に撮影前の被写体の様子および撮影条件等の情報を把握させるEVF(Electronic View Finder)であり、本実施形態にかかる撮影装置1はEVFを備えたミラーレスデジタルカメラである。表示部40は、図示しないインターフェース回路、液晶パネルドライバー41、カウンター41a、液晶パネル42、図示しない接眼レンズ等を備えている。本実施形態において液晶パネル42は、画素ごとに3色のカラーフィルターに対応する3つのサブピクセルを備える高温ポリシリコンTFT(Thin Film Transistor)であり、画素の位置は直交座標系における座標で規定される。また、一方の座標軸に平行な方向に並ぶ複数の画素によってラインが構成され、複数のラインが他方の座標軸に平行な方向に並ぶように構成されている。本明細書では、ラインに平行な方向を水平方向、ラインに垂直な方向を垂直方向と呼び、液晶パネル42の全画素によって構成される1画面を1フレームと呼ぶ。
液晶パネルドライバー41は、各サブピクセルに電圧を印加して液晶を駆動するための信号を液晶パネル42に対して出力する。液晶パネル42は、図示しないゲートドライバおよびソースドライバを備えており、液晶パネルドライバー41から出力される信号に応じてゲートドライバが各ラインの各画素における表示タイミングを制御し、ソースドライバが表示タイミングとされているラインの各画素に対して各画素の画像データに対応した電圧を印加することによって表示を行う。すなわち、液晶パネルドライバー41は、液晶パネル42における表示を行うための各種信号、例えば、1フレーム分の表示を開始するタイミングを規定する表示開始信号、1フレーム分の表示が完了したことを示す表示終了信号、1フレーム分の表示を行うための期間を規定する垂直同期信号(DVsync)、1ライン分の表示を行うための期間を規定する水平同期信号(DHsync)、各ライン内での画像データの取り込み期間を規定するデータアクティブ信号(DDactive)、各画素の画像データの取り込みタイミング等を規定するドットクロック信号(DDotclock)、各画素の画像データ(Data)を出力するように構成されている。
なお、本実施形態にかかる撮影装置1は、タイミングジェネレーター30を備えており、上述の垂直同期信号DVsync、水平同期信号DHsync、データアクティブ信号DDactive、ドットクロック信号DDotclock、表示開始信号、表示終了信号は当該タイミングジェネレーター30によって生成される。すなわち、タイミングジェネレーター30は、クロック信号発生手段から出力される所定周期のクロック信号の変化タイミングに同期して信号レベルが変化する信号を生成する分周回路等を備えた表示制御部30bを備えている。そして、タイミングジェネレーター30は、表示制御部30bの制御により、予め決められたタイミングで信号レベルが変化する垂直同期信号DVsync、データアクティブ信号DDactive、ドットクロック信号DDotclock、表示開始信号、表示終了信号を生成する。本実施形態においてドットクロックDDotclockの周期は可変である。図8は複数種類の周期のドットクロックを生成するための分周回路部の具体的構成例を示すブロック図である。分周回路部は、クロック信号発生手段CLKから出力されるクロック信号を複数種類の分周比で分周する複数の分周器DIV1〜DIVnと、出力対象の信号を生成する分周器を切り換えるセレクターSELとを備えている。表示制御部30bはセレクターSELで分周器の選択を切り換えることによって表示部40に対して出力するドットクロックDDotclockの周期を切り換える。なお、本実施形態において水平同期信号DHsyncの出力タイミングは可変であり、後述するように画像データ出力部201の処理結果に依存して出力タイミングが決定される。
液晶パネルドライバー41は、表示制御部30bの制御によりタイミングジェネレーター30から出力されたドットクロック信号DDotclockの出力数を水平同期信号DHsyncの1周期ごとに数えるカウンター41aを備えている。カウンター41aで数えられたドットクロックの出力数は、表示部40における表示タイミング制御に用いられる。具体的には例えば表示部40は、ドットクロックがN(Nは自然数)個出力されるたびにN画素分の表示を一括して行うために、ドットクロックの出力数を1水平同期期間ごとに数えている。カウンター41aの上限値Cdd_MAXは、表示部40に依存して予め決められている。上限値Cdd_MAXより多くのドットクロックが表示制御部30bによって1水平同期期間内に生成されると、カウンター41aにおいてオーバーフローが発生し、表示部40が誤動作しうる。
また、本実施形態における液晶パネル42は、水平方向に1024個、垂直方向に768個の有効画素を備えた画素数がXGAサイズのパネルであり、液晶パネルドライバー41が出力する画像データDataの内容および出力タイミングを調整することによって、任意の位置にDataに対応した階調の表示を行うことができる。本実施形態においては、液晶パネル42の予め決められた被写体像表示領域にエリアイメージセンサー15の出力データに基づいて被写体の画像を表示し、また、当該被写体像表示領域以外の情報表示領域に撮影条件等の情報を示す文字を表示する構成となっている。すなわち、液晶パネル42には、被写体の画像とともに撮影条件等の情報を示す文字がOSD(On Screen Display)表示される。なお、液晶パネル42は水平方向および垂直方向に有効画素よりも多数の画素を備えているが、本明細書では簡単のため有効画素以外の画素に関する処理は省略して説明する。
光学系10は、エリアイメージセンサー15に被写体画像を結像させるレンズ11、絞り12、シャッター13およびローパスフィルター14を備える。このうち、レンズ11と絞り12とは図示しない筐体に交換可能に取り付けられる。エリアイメージセンサー15としては、ベイヤー配列されたカラーフィルターと、光量に応じた電荷を光電変換によって画素ごとに蓄積する複数のフォトダイオードとを備えるCMOS(Complementary Metal Oxide Semiconductor)イメージセンサー、CCD(Charge Coupled Device)イメージセンサー等の固体撮像素子が用いられる。エリアイメージセンサー15の画素の位置は直交座標系における座標で規定され、一方の座標軸に平行な方向に並ぶ複数の画素によってラインが構成され、複数のラインが他方の座標軸に平行な方向に並ぶように構成されている。本明細書では、ラインに平行な方向を水平方向、ラインに垂直な方向を垂直方向と呼ぶ。エリアイメージセンサー15の全画素によって構成される1画面を1フレームと呼ぶ。
本実施形態においては、エリアイメージセンサー15もタイミングジェネレーター30が出力する各種信号に同期した動作を行う。すなわち、タイミングジェネレーター30は、1フレーム分の処理の開始タイミングを規定するフレーム開始信号、1フレーム分のフォトダイオードの検出結果を読み出すための期間を規定する垂直同期信号(SVsync)、1ライン分のフォトダイオードの検出結果を読み出すための期間を規定する水平同期信号(SHsync)、各画素の画像データの読み出しタイミング等を規定するドットクロック信号(SDotclock)を出力する。エリアイメージセンサー15は、垂直同期信号SVsyncに応じて1フレーム分の出力データの出力を開始し、水平同期信号SHsyncにて規定される期間内にドットクロック信号SDotclockに応じたタイミングでエリアイメージセンサー15の一部の画素に対応するフォトダイオードの検出結果を示す出力データを逐次読み出す。
ASIC200は、SD−RAM52に予め確保された複数ライン分のラインバッファー52a〜52dを利用し、表示部40にて被写体の像を表示するための画像データをパイプライン処理によって生成する処理を行う回路によって構成される画像データ生成部20を備えている。なお、複数ライン分のラインバッファー52a〜52dは画像データ生成部20などに設けられていても良い。表示部40は生成された画像データに基づいて被写体を液晶パネル42に対して表示する。すなわち、利用者は、表示部40をEVFとして利用しながら被写体を確認することが可能である。
また、利用者が操作部55を操作して撮影指示を行った場合には、撮影指示に応じてエリアイメージセンサー15は、垂直同期信号SVsyncに応じて1フレーム分の出力データの出力を開始し、水平同期信号SHsyncにて規定される期間内にドットクロック信号SDotclockに応じたタイミングでエリアイメージセンサー15の全有効画素に対応するフォトダイオードの検出結果を示す出力データを逐次読み出す。そして画像データ生成部20は、SD−RAM52等を利用しJPEG等の形式の画像データを生成して図示しないリムーバブルメモリ等に記録される。すなわち、利用者は、被写体を示す画像データを生成することが可能である。
(2)水平同期信号の制御:
被写体を示す画像データをリムーバブルメモリ等に記録し、印刷すること等を考慮した場合、高品質の画像データを得るためにはエリアイメージセンサー15の画素数が所定数より多いことが望まれる。そこで、本実施形態におけるエリアイメージセンサー15の有効画素数は図2に示すように、水平方向に5400画素、垂直方向に3600画素となっている。エリアイメージセンサー15は水平方向および垂直方向に有効画素よりも多数の画素を備えているが、本明細書では簡単のため有効画素以外の画素に関する処理は省略して説明する。
一方、上述のように、液晶パネル42は水平方向に1024個、垂直方向に768個の画素を備え、被写体像表示領域(図2に示すR)に被写体の画像を表示する構成となっている。本実施形態においては、エリアイメージセンサー15の縦横比(2:3)を維持したままできるだけ大きく被写体の画像を表示するため、液晶パネル42の上辺および左右の辺に対して上辺及び左右の辺が接する縦横比2:3の矩形領域を被写体の画像を表示する被写体像表示領域Rとしている。また、残りの領域が撮影条件等の情報を示す文字を表示する情報表示領域(図2に示す領域)である。従って、液晶パネル42における被写体像表示領域Rは、水平方向に1024個、垂直方向に682個の画素にて構成される。以上のように、本実施形態においては、エリアイメージセンサー15の画素数と液晶パネル42の画素数とは一致していない。
さらに、表示部40における表示は利用者による被写体の確認に利用されるため、エリアイメージセンサー15にて被写体が撮影されたタイミングから表示部40にて当該撮影された被写体の像が表示されるタイミングまでの遅延が利用者によって認識可能な程度の長さであると、EVFで視認した被写体と記録される被写体の像とがずれるなど、極めて使いづらいEVFとなってしまう。従って、表示部40がEVFとして利用される際には、遅延が少ないことが要求される。
そこで、エリアイメージセンサー15にて撮影した画像を人間が視認できない極めて短い遅延にて表示部40に表示させるため、本実施形態においては、エリアイメージセンサー15および画像データ生成部20で各種の処理を行い、表示部40は、この処理の結果生成された画像データを高速に表示させるための構成を備えている。
すなわち、本実施形態にかかるエリアイメージセンサー15は、垂直方向に並ぶラインのうちn個(nは奇数)に1個の割合でフォトダイオードの検出結果を読み出す飛び越し走査を実行可能な回路が設けられている。また、同色のカラーフィルターを介して光電変換を行うフォトダイオードのうち水平方向に並ぶm個(mは自然数)の検出結果を加算してその和をm分の1にして(すなわちm個の検出結果の相加平均を)出力するための加算器が設けられている。本実施形態において、表示部40をEVFとして機能させる際、エリアイメージセンサー15においては、飛び越し走査および加算器による処理を実行することにより、水平方向および垂直方向の画素を間引き、エリアイメージセンサー15が備える画素数よりも少ない画素数の出力データを出力することで、高速に被写体を撮影する構成としている。
すなわち、エリアイメージセンサー15は、表示部40をEVFとして機能させるライブビューモードにおいて、n個に1個の割合で垂直方向のラインを読み出し対象とした読み出しを水平同期信号SHsyncに応じて行う。また、m個のフォトダイオードの検出結果を加算器で加算した結果を出力データとして出力する処理をドットクロック信号SDotclockに応じて行う。図3は、本実施形態においてエリアイメージセンサー15が備える画素数よりも少ない画素数の出力データを出力する方法の一例を示している。同図3において、Rが付された矩形は赤の帯域の光を透過するカラーフィルターに対応するフォトダイオードを示し、Gが付された矩形は緑の帯域の光を透過するカラーフィルターに対応するフォトダイオードを示し、Bが付された矩形は青の帯域の光を透過するカラーフィルターに対応するフォトダイオードを示している。
同図3に示すように、矩形で示す各画素のカラーフィルターがベイヤー配列である場合、各画素に1色のカラーフィルターのみが対応しているため、各画素の色は周囲の画素を利用して補間する必要がある。このため、ラインを間引いて出力データを取得する際に、間引き後に隣接するラインのカラーフィルターが異なる色となるように間引きを行う必要がある。このため、本実施形態においては、nを奇数とし、nラインに1ラインの割合で各ラインのフォトダイオードでの検出値を出力データとして取得すれば、補間によって各画素の色を特定可能な出力データを取得することができる。本実施形態においては、エリアイメージセンサー15の垂直方向のライン数をできるだけ液晶パネル42の被写体像表示領域Rの垂直方向のライン数に近づけるため、5ラインに1ラインの割合で出力データを取得する構成としている。図3においては、5ラインに1ラインの割合で出力データを取得することを左向きの矢印で示しており、この例においては垂直方向のライン数が1/5、すなわち、720となる。
さらに、カラーフィルターがベイヤー配列である場合、水平方向に隣接する画素の色は異なるとともに、1個おきに同色のカラーフィルターが並ぶことになる。このため、水平方向に並ぶ画素について1個おきにm個加算しその和をm分の1にすることで(すなわちm個の検出結果の相加平均を求めることで)実質的に間引き処理を行うことができる。本実施形態においては、加算器による加算を行った場合の画質上の制約等により、mを3と設定している。図3においては、最も下に記したラインのうち、緑色のカラーフィルターを介して光電変換を行うフォトダイオードであって水平方向に並ぶ3個のフォトダイオード検出結果を加算器Sによって加算して1/3にし、赤色のカラーフィルターを介して光電変換を行うフォトダイオードであって水平方向に並ぶ3個のフォトダイオードの検出結果を加算器Sによって加算して1/3にする構成を示している。この例においては水平方向の画素数が1/3、すなわち、1800画素となる。図2には、エリアイメージセンサー15における間引き後のデータサイズを破線の矩形15aによって示している。
以上のように、エリアイメージセンサー15においては、垂直方向のライン数を720ライン、水平方向の画素数を1800画素とすることができる。しかし、このような間引きにおいては、垂直方向においてnが奇数であり、水平方向においてmが自然数である等画質上の制約があるため、間引き後の画素数と液晶パネル42の被写体像表示領域Rの画素数とを一致させることは困難である。また、上述のようにnとmとが異なる場合には縦横比が被写体と液晶パネル42の被写体像とで異なるものになってしまう。
そこで、本実施形態においては、画像データ生成部20において、間引き後の出力データに対してさらにリサイズを行って液晶パネル42の被写体像表示領域Rに表示させるための画像データを生成する構成としている。すなわち、画像データ生成部20は、画素補間部20a、色再現処理部20b、フィルター処理部20c、ガンマ補正部20d、リサイズ処理部20eを備えている。そして、画像データを生成する過程でリサイズ処理部20eによって垂直方向および水平方向の画素数を変更することにより、液晶パネル42の被写体像表示領域Rの画素数と等しい画像データを生成する構成としている。
ラインバッファー52aは、エリアイメージセンサー15から出力される間引き後の出力データを一時記録するバッファーメモリーであり、エリアイメージセンサー15から間引き後の出力データが出力されると画像データ生成部20の処理によって当該出力データがラインバッファー52aに一時記録される。画素補間部20aは、ラインバッファー52aからベイヤー配列において各画素で欠落している2チャネルの色を生成するために必要な画素数のデータを取り込みながら補間処理によって当該2チャネルの色を生成する。この結果、各画素において3チャネルのデータが生成される。次に、色再現処理部20bは、生成されたデータに基づいて3×3の行列演算を行うことによってカラーマッチングのための色変換処理を行う。色変換処理によって生成されたデータはラインバッファー52bに一時記録される。次にフィルター処理部20cは、シャープネス調整やノイズ除去処理などをフィルター処理によって実行する。次にガンマ補正部20dはエリアイメージセンサー15の出力データの階調値が示す色と表示部40で扱う画像データの階調値が示す色との特性差を補償するガンマ補正を実行する。ガンマ補正によって生成されたデータはラインバッファー52cに一時記録される。
当該ラインバッファー52cに線順次で記録されていくデータはエリアイメージセンサー15において間引きが行われた画素数である。すなわち、垂直方向に720ライン、水平方向に1800画素のデータが線順次で記録されていくことになる。リサイズ処理部20eは当該ラインバッファー52cに記録されていくデータを逐次参照して補間演算処理を行い、画素の間の位置における各チャネルの階調値を特定することによってリサイズを行う。本実施形態において、上述のエリアイメージセンサー15における間引きは垂直方向に1/5,水平方向に1/3であるため、図2の矩形15aにて示すように間引き後のデータの縦横比はエリアイメージセンサー15の出力データの縦横比と異なっている。そこで、リサイズ処理部20eは、まず、ラインバッファー52cに記録されたデータに基づいて水平方向に約57%のサイズに縮小する縮小処理を行う。この結果、水平方向の画素数を1024画素とする。さらに、リサイズ処理部20eは、垂直方向に約95%に縮小する縮小処理を行う。この結果、水平方向に1024画素、垂直方向に682ラインの画像データを生成する。生成された画像データはラインバッファー52dに線順次で記録される。
本実施形態においては、以上の処理によってエリアイメージセンサー15の出力データに基づいて液晶パネル42の被写体像表示領域Rに表示可能な画像データを生成する生成処理を行うが、エリアイメージセンサー15の出力データは垂直方向に720ラインであり、画像データの垂直方向のライン数である682ラインや液晶パネル42の垂直方向のライン数である768ラインとは異なっている。すなわち、1フレーム分の撮影及び表示を行うために必要なライン数が異なっている。
そこで、本実施形態においては、エリアイメージセンサー15のフレーム開始信号、水平同期信号SHsync、垂直同期信号SVsync、データアクティブ信号SDactiveおよびドットクロック信号SDotclockは、エリアイメージセンサー15を駆動するために必要な周期に設定される。すなわち、タイミングジェネレーター30は、エリアイメージセンサー15において上述のような垂直方向の間引きを行って垂直同期信号SVsyncで規定される期間内に1フレーム分のライン数の出力データを取得できるようなタイミングおよび出力回数で水平同期信号SHsyncを出力している。また、タイミングジェネレーター30は、以上のような水平方向の間引きを行って水平同期信号SHsyncで規定される期間内に1ライン分の画素数の出力データを取得できるようなタイミングおよび出力回数でドットクロック信号SDotclockを出力している。
一方、当該エリアイメージセンサー15から線順次に出力される出力データに基づいて液晶パネル42における表示を行うため、画像データ出力部201とVRAM51とタイミング情報取得部30aと表示制御部30bとを備えている。画像データ出力部201は、ラインバッファー52dに記録された画像データ(Data)をVRAM51に対して線順次に出力する。1ライン分の画像データのVRAM51への出力が完了した時点で画像データ出力部201はメモリー書き込み終了信号をタイミング情報取得部30aに出力する。
タイミング情報取得部30aがメモリー書き込み終了信号を取得すると、表示制御部30bは当該メモリー書き込み終了信号に対応するラインを表示するための水平同期信号DHsyncを表示部40に対して出力する。液晶パネルドライバー41は水平同期信号DHsyncに同期して当該ラインの画像データをVRAM51から読み出し液晶パネル42に表示する。具体的には例えば、液晶パネルドライバー41は、カウンター41aが数えたドットクロックDDotclockの出力数を参照し、ドットクロックがN個出力されるたびにN画素分の表示を一括して行う。ここでnは自然数である。そしてこの結果、エリアイメージセンサー15で撮影された被写体の像が被写体像表示領域R(液晶パネル42の1〜682ライン)に表示される。また、CPU50は、少なくとも情報表示領域Rでの表示を行う以前においてVRAM51に対してOSDデータを記録しておく。そして、液晶パネル42の683ライン〜768ラインの表示を行う際に、VRAM51に記録されたOSDデータはDataとして液晶パネルドライバー41から線順次に読み出される。この結果、撮影条件等の文字が情報表示領域Rに表示される。
被写体像表示領域Rにおいては、画像データ生成部20の進捗状況が通常より遅れているためにVRAM51への出力も遅れている場合は、基準水平同期期間THよりも実際の水平同期期間TDHが長期化する。ここで、基準水平同期期間とは、垂直同期期間DVsyncと、1フレームあたりのライン数(垂直方向のバックポーチ期間に出力するライン数と液晶パネル42のライン数と垂直方向のフロントポーチ期間に出力するライン数とを含む)と、に基づいて設定される基準となる水平同期期間を意味しており、例えば当該垂直同期信号DVsyncの周期を当該ライン数で除した値として定義することができる。
図4Aは、実際の水平同期期間TDHが基準水平同期期間TH1より延長されない場合の水平同期期間TDHと周期Tdd1のドットクロックDDotclockとの関係を示している。図4Bは実際の水平同期期間TDHが基準水平同期期間TH1よりΔTだけ延長される場合の水平同期期間TDHと周期Tdd1のドットクロックDDotclockとの関係を示している。図4Aの場合の水平同期期間TDH内のドットクロックDDotclockの出力数は(TH1/Tdd1)で表される。図4Bの場合の水平同期期間TDH内のドットクロックDDotclockの出力数は{(TH1+ΔT)/Tdd1}で表される。したがって、水平同期期間TDHが基準水平同期期間TH1より延長される場合はされない場合よりも、水平同期期間TDH内のドットクロックDDotclockの出力数は増加する。
フレームレート情報取得部30cは、エリアイメージセンサー15のフレームレートを示す情報をCPU50から取得する機能を備えている。例えば、利用者が操作部55を操作することによってエリアイメージセンサー15のフレームレートが変更される場合、フレームレート情報取得部30cは、変更後のフレームレートを示す情報を取得することができる。あるいは、撮影環境が明るい環境から暗い環境に変化したときに撮影装置1が自動的にフレームレートを変更する場合にも、フレームレート情報取得部30cは変更後のフレームレートを示す情報を取得することができる。
そして本実施形態では、エリアイメージセンサー15のフレームレートに応じて、ライブビュー画像を液晶パネル42に表示する際のフレームレートが設定される。したがってエリアイメージセンサー15のフレームレートが変更される場合、フレームレート情報取得部30cは変更後のフレームレートを示す情報を取得し、表示制御部30bはエリアイメージセンサー15のフレームレートに応じて垂直同期信号DVsyncの周期および水平同期信号DHsyncの周期を変更する。例えばエリアイメージセンサー15のフレームレートが遅いレートに変更される場合、基準水平同期期間の長さも延長される。
図4Cは、エリアイメージセンサー15のフレームレートが図4Aにおけるフレームレートの(1/X)倍(ただしX>1とする)に切り換えられた場合に、基準水平同期期間TH2が基準水平同期期間TH1のX倍に延長されるという例を示している。基準水平同期期間TH2内に図4Aと同じ周期(Tdd1)でドットクロックDDotclockを出力する場合、ドットクロックDDotclockの出力数は(X・TH1/Tdd1)となり図4Aの場合よりも増加する。そしてドットクロックの出力数(X・TH1/Tdd1)が表示部40のカウンター41aの上限値Cdd_MAXを超えるのであれば、カウンター41aは確実にオーバーフローしてしまう(本実施形態では被写体像表示領域R1のラインにおいては実際の水平同期期間TDHは基準同期期間よりも短期化されることはないことを前提としている)。そこで、表示制御部30bはドットクロックDDotclockの周期を変更前の周期Tdd1(第一の周期に相当)から周期Tdd1より長い周期Tdd2(第二の周期に相当)に切り換えることでカウンター41aのオーバーフローを回避する。具体的には例えば、延長しうる最長の水平同期期間TDH_MAXを想定し、(TDH_MAX/Cdd_MAX)≦Tdd2≦(TDH_MAX/dMIN)を満たすように周期Tdd2を設定する(もちろんCdd_MAX>dMINである)。ここでdMINは、1水平期間中に生成すべきドットクロックDDotclock数の最小値(例えば、水平方向のバックポーチ期間に出力するドットクロックDDotclockの最小値と、液晶パネル42の1ラインを構成する全画素を表示するためのドットクロックDDotclock数の最小値と、水平方向のフロントポーチ期間に出力するドットクロックDDotclockの最小値とを加算した値)とする。Cdd_MAXに関しては例えば、タイミングジェネレーター30の設計段階において、画像データ生成部20が1ライン分の画像データの生成を開始してから当該ラインのメモリー書き込み終了信号が出力されるまでの時間を計測する。そして統計的に有意なサンプル数分の当該時間のデータに基づいて、画像データ生成部での処理によって延長されうる最長の水平同期期間TDH_MAXを定めるようにしてもよい。なお、最長の水平同期期間TDH_MAXはフレームレートに応じて異なる値である。
出力数(X・TH1/Tdd1)がカウンター41aの上限値Cdd_MAXを超えない場合であっても、実際の水平同期期間TDHが基準水平同期期間TH2(=X・TH1)より延長される場合は、出力数(TDH/Tdd1)は上限値Cdd_MAXを超える可能性がある。図4Dは、エリアイメージセンサー15のフレームレートが図4Aにおけるフレームレートの(1/X)倍に切り換えられた場合であって、実際の水平同期期間TDHが、想定される最長の水平同期期間TDH_MAXまで延長されると仮定した場合の水平同期期間TDHを示している。最長の水平同期期間TDH_MAX内に変更前の周期Tdd1でドットクロックDDotclockを出力する場合のドットクロックDDotclockの出力数は(TDH_MAX/Tdd1)で表される。表示制御部30bは、ドットクロックの出力数(TDH_MAX/Tdd1)が上限値Cdd_MAXを超える場合に、オーバーフローの可能性があるとしてドットクロックDDotclockの周期を周期Tdd2に切り換える。その結果、カウンター41aのオーバーフローを回避することができる。なお周期Tdd2は前述と同様に、(TDH_MAX/Cdd_MAX)≦Tdd2≦(TDH_MAX/dMIN)を満たすように設定する。
図5はドットクロックの切り換えタイミングを示すフローチャート、図6はドットクロックの切り換えを示すタイミングチャートを示している。図6において「VRAM(LiveViewData)」は、エリアイメージセンサー15からの出力データに基づいて画像データ生成部20が生成し画像データ出力部201によってVRAM51に1ラインずつ出力される画像データの出力タイミングを示すもので、実際にこのような波形の信号が生成されるわけではない。数字はラインを示しており、立ち上がりが当該ラインの画像データのVRAM51への出力開始、立ち下がりが出力完了のタイミングを示している。また、本実施形態においてメモリー書き込み終了信号は、1ライン分の画像データの生成処理を実行している過程においてローレベルの出力が維持され、1ライン分の画像データの生成処理を終了しVRAM51に出力した時点で所定期間ハイレベルとなる1回のパルスによって構成される。
フレームレート情報取得部30cは、エリアイメージセンサー15のフレームレートの切り換え要求の有無を監視しており(ステップS100)、フレームレートの切り換え要求があると表示制御部30bは前述のようにオーバーフローの可能性を判定する(ステップS105)。すなわち表示制御部30bは、図4Cを用いて説明したように(X・TH1/Tdd1)>Cdd_MAXとなるか否かを判定する。また、表示制御部30bは図4Dを用いて説明したように、(TDH_MAX/Tdd1)>Cdd_MAXとなるか否かを判定する。なお、図4Cで説明した判定を行わずに図4Dで説明した判定のみを行っても良い。オーバーフローの可能性があると判定された場合は、表示制御部30bは1フレームの表示が完了するタイミングまで待機し(ステップS110)、1フレームの表示が完了したタイミングでドットクロックの周期を切り換える(ステップS115)。1フレームの表示が完了したタイミングとは、本実施形態では、図6に示す表示終了信号を表示制御部30bが表示部40に出力した後であって、次のフレームの表示開始信号を出力する前を意味する。
ステップS115におけるドットクロックの周期の切り換えについて説明する。ステップS115では具体的には表示制御部30bは、図8のセレクターSELによって分周器の切り換えを行う。例えば、撮影装置1ではエリアイメージセンサー15のフレームレートは120fpsと60fpsと30fpsの3種類に対応しているとする。その場合、それら3種類のフレームレートごとに、カウンター41aがオーバーフローせずにすむドットクロックの周期((TDH_MAX/Cdd_MAX)≦Tdd2≦(TDH_MAX/dMIN)を満たす周期)であって、かつ、クロック信号発生手段CLKのクロック信号を分周することで生成可能な周期が、タイミングジェネレーター30の設計段階において予め計算されている。そして各分周器DIV1〜DIVnは、それらの周期のドットクロックを生成可能な分周回路として設計されている。そのため、例えばフレームレートが120fpsの場合にオーバーフローしない周期でドットクロックを生成できるのは分周器DIV1であり、フレームレートが60fpsの場合にオーバーフローしない周期でドットクロックを生成できるのは分周器DIV2である、というようにフレームレートごとに分周器が対応付けられることになる。したがってステップS115において表示制御部30bは、切り換え後のフレームレートに対応する分周器をセレクターSELによって選択する。
このように、本実施形態ではエリアイメージセンサー15のフレームレートが切り換えられる場合に、切り換え後において1水平同期期間中に出力されるドットクロックDDotclockの出力数がカウンター41aの上限値Cdd_MAXを超える可能性があるか否かを判定し、当該可能性がある場合に、ドットクロックDDotclockの周期を長期化する。その結果カウンター41aのオーバーフローを回避することができる。
一方、上述したように本実施形態において液晶パネル42の水平同期信号DHsyncで規定される水平同期期間は可変長であるため、水平同期期間が変化しても垂直同期信号SVsync,DVsyncの周期が同一かつ一定である状態を維持するように構成してある。上述のように被写体像表示領域Rにおいて水平同期期間は基準水平同期期間THよりも長期化する可能性がある。そのため、例えば情報表示領域Rにおいては水平同期期間を基準水平同期期間THよりも短期化することによって基準水平同期期間THからの時間変動を相殺することによって、1フレームを表示するための垂直同期期間が一定となるように出力信号を制御している。
すなわち、撮影条件等の情報を示す文字を表示する液晶パネル42の情報表示領域Rにおいては、被写体像表示領域Rで長期化された水平同期期間と基準水平同期期間THとの差分の累計を相殺するように基準水平同期期間THよりも水平同期期間を短期化する。
図7はこのように構成されたタイミングジェネレーター30から出力される水平同期信号DHsyncを示しており、データアクティブ信号DDactiveおよびドットクロック信号DDotclock、メモリー書き込み終了信号を合わせて示している。タイミングジェネレーター30がタイミング情報取得部30aによって当該メモリー書き込み終了信号を取得すると、表示制御部30bの処理により、当該メモリー書き込み終了信号のパルスに同期して水平同期信号DHsyncを出力する。このため、仮に、基準水平同期期間TH内に、あるラインの画像データの生成処理が間に合わなかった場合には、生成処理が終了するまで水平同期信号DHsyncが出力されず、水平同期期間TDHは基準水平同期期間THより長くなる。従って、基準水平同期期間TH内に、あるラインの画像データの生成処理が間に合わなかった場合、生成処理が終了するまで液晶パネル42にて当該ラインの表示は開始されない。また、各ラインの画像データの準備が終了する前に表示がなされることはない。さらに、Nラインの画像データの生成処理が終了しVRAM51への出力が完了すると水平同期信号DHsyncが出力されるため、Nラインの画像データが遅滞なく表示される。以上のように、本実施形態は、水平同期期間TDHが基準水平同期期間THよりも長くなり得る状態で液晶パネル42を駆動するため、液晶パネル42で表示すべき1ライン分の画像データの生成期間がラインごとに変動し得る態様に適用して好適である。このような態様は、エリアイメージセンサー15のデータ出力処理や画像データ生成部20による画像データの生成処理の速度がラインごとに相違し得る態様が想定し得る。むろん、撮影条件や撮影に利用するハードウェアに依存して処理速度がラインごとに相違し得る態様に本発明を適用しても良い。例えば、利用者が操作部55を操作することによってエリアイメージセンサー15の垂直同期期間や水平同期期間が変動し、あるいは画像データの生成処理に要する期間が変動する構成に対して本発明を適用することが可能である。さらに、着脱式EVFや着脱式レンズを変更することによってエリアイメージセンサー15の垂直同期期間や水平同期期間が変動し、あるいは画像データの生成処理に要する期間が変動する構成に対して本発明を適用することが可能である。
以上のように、本実施形態では被写体像表示領域Rにおいて、画像データ出力部201から出力されるメモリー書き込み終了信号に応じてタイミングジェネレーター30が水平同期期間TDHを調整する。このため、被写体像表示領域Rに表示すべき画像データの生成処理の進捗に応じて水平同期信号DHsyncが長期化され得ることとなり、液晶パネル42の水平同期信号DHsyncで規定される水平同期期間TDHが一定になるとは限らない。一方、上述のように、本実施形態においては垂直同期信号DVsyncで規定される垂直同期期間が一定であるため、被写体像表示領域Rにおいて水平同期期間TDHが長期化された場合であっても、液晶パネル42の全ラインの表示が垂直同期期間内に終了するように、タイミングジェネレーター30は情報表示領域Rにおいて上述の基準水平同期期間THよりも短い水平同期期間TDH2となるように水平同期信号DHsyncの出力タイミングを設定する。
すなわち、撮影条件等の情報を示す文字のデータ(OSDデータと呼ぶ)は、エリアイメージセンサー15の動作によらず予め作成しVRAM51に記録しておくことが可能であるため、OSDデータに基づく表示を短い水平同期期間によって実行したとしても、データ読み出しの追い越しを発生させることなく適正な表示を行うことが可能である。そこで、本実施形態においては、エリアイメージセンサー15の出力データに基づく表示を行うための被写体像表示領域Rよりも、撮影条件等の情報を示す文字を表示する情報表示領域Rにおける水平同期期間が短くなるように設定する。
具体的には、タイミングジェネレーター30が水平同期信号DHsyncの出力タイミングを調整することにより、被写体像表示領域Rにおいて長期化された水平同期期間TDHと基準水平同期期間THとの差分の総和と情報表示領域Rにおいて短期化された水平同期期間TDH2と基準水平同期期間THとの差分の総和とが一致するように水平同期期間TDH2を短期化する。この結果、水平同期期間TDH2<基準水平同期期間TH≦水平同期期間TDHとなる。ここで、情報表示領域Rにおいて、上述の基準水平同期期間THよりも短い水平同期期間TDH2となるように水平同期信号DHsyncを出力するための構成としては、種々の構成を採用可能である。例えば、図7に示すように、被写体像表示領域Rにて発生した基準水平同期期間THに対する遅延ΔT1の総和(ΣΔT1)を情報表示領域Rのライン数L2で除した値ΔT2を各ラインで短縮すべき期間とする構成等を採用可能である。すなわち、基準水平同期期間TH−ΔT2が情報表示領域Rにおける水平同期期間TDH2であるとする構成等を採用可能である。
以上のように、本実施形態においては、液晶パネル42の領域毎に調整された水平同期信号に基づいて各領域にて適切な表示を行わせるため、液晶パネル42の被写体像表示領域Rおよび情報表示領域Rに相当する部分のライン番号が予め決められている。例えば、図2に示す例においては、1〜682ラインが被写体像表示領域R、683ライン〜768ラインが情報表示領域Rである。そこで、タイミングジェネレーター30は、1〜682ラインに相当する被写体像表示領域Rに対して表示を行う際に、上述のメモリー書き込み終了信号に応じたタイミングで水平同期信号DHsyncを出力しつつ、683ライン〜768ラインに相当する情報表示領域Rに対して表示を行う際に、上述の基準水平同期期間THよりも短い水平同期期間TDH2となるように水平同期信号DHsyncを出力する。
この構成によれば、被写体像表示領域Rにおいては遅延を最小化した状態でエリアイメージセンサー15にて撮影した被写体を表示しつつ、情報表示領域Rにおいて短い水平同期期間内でOSDデータによる撮影条件等の情報の表示が行われる状態となる。そして、上述のように、被写体表示領域Rにおいて長期化された水平同期期間TDHと基準水平同期期間THとの差分の総和と情報表示領域Rにおいて短期化された水平同期期間TDH2と基準水平同期期間THとの差分の総和とが一致するように水平同期期間が制御されるため、垂直同期信号SVsync,DVsyncの周期が同一かつ一定の状態で表示部40による表示を行うことができる。従って、エリアイメージセンサー15にて撮影された被写体が1フレーム期間以上遅れて液晶パネル42に表示されることはなく、また、複数フレーム期間に渡って同じ画像が液晶パネル42に表示されることもない。
(3)他の実施形態:
以上の実施形態は本発明を実施するための一例であり、水平同期期間内に第一の周期でドットクロックを出力する場合のドットクロックの出力数がカウンターの上限値を超える可能性があると判定される場合にドットクロックを第一の周期よりも長い第二の周期に切り換えて出力する限りにおいて、他にも種々の実施形態を採用可能である。
上記実施形態においては、ドットクロックの周期を変更するのは、エリアイメージセンサー15のフレームレートが切り換えられる場合である例を説明したが、次のような場合にドットクロックDDotclockの周期を長い周期に切り換えてもよい。例えば、表示制御部30b側にもドットクロックDDotclockの水平同期期間ごとの出力数をカウントするカウンターを備える構成とする。その場合、表示制御部30bが備えるカウンターの上限値は表示部40が備えるカウンター41aの上限値より多いこととする。そして表示制御部30bのカウンターは、水平同期期間中に自身が表示部40に対して出力したにドットクロックDDotclockの出力数をカウントしておく。そして、表示制御部30bのカウンターが数えたドットクロックの出力数が予め決められた閾値thr1を超えた場合に、これまでと同じ周期Tdd1でドットクロックをこのまま出力し続けると表示部40のカウンター41aの上限値Cdd_MAXを超える可能性があると表示制御部30bは判断する。そしてその場合に、ドットクロックDDotclockの周期を変更前の周期Tdd1からTdd1より長い周期Tdd2に切り換えてドットクロックDDotclockを出力するようにする。具体的には例えば、Tdd1≦Tdd2≦(TDH_MAX/dMIN)を満たす周期であって、図8に示す分周器が生成することができる周期に切り換えてドットクロックDDotclockを出力する。TDH_MAXは前述したように延長しうる最長の水平同期期間を示しており、dMINは1水平期間中に生成すべきドットクロック数の最小値を示している。
図4Bを用いて上述の予め決められた閾値thr1について説明する。例えば、閾値thr1は、基準水平同期期間TH1内において変更前の周期Tdd1で出力されるドットクロックの出力数(TH1/Tdd1)よりも大きい値であり、かつ、カウンター41aの上限値Cdd_MAXよりも小さい値として定められる。すなわち、(TH1/Tdd1)<thr1<Cdd_MAXを満たすように閾値thr1を設定する。なおこの場合、複数回にわたり、段階的にドットクロックの周期を延長するようにしてもよい。
また、ドットクロックの周期の切り換えは、一フレームの表示が完了したタイミングで行われても良い。すなわち、閾値thr1を超えたことがMフレームの垂直同期期間中に確認されると、Mフレーム(Mは自然数)の表示を終了した後M+1フレームの表示を開始する前にドットクロックの周期を切り換えるようにしてもよい。
上述の実施形態においては、エリアイメージセンサー15の垂直同期信号SVsyncの周期と液晶パネル42の垂直同期信号DVsyncの周期とを一致させるため、液晶パネル42の情報表示領域Rにおいて被写体像表示領域Rよりも短い水平同期期間となるように水平同期信号SHsyncを出力したが、他の手法によって垂直同期信号SVsyncの周期と液晶パネル42の垂直同期信号DVsyncの周期とを一致させても良い。例えば、通常の撮影装置において、エリアイメージセンサー15のライン数は液晶パネル42のライン数よりも多いため、特定の垂直同期期間内に確保すべき水平同期期間が均等であると仮定した場合、エリアイメージセンサー15の水平同期信号SHsyncよりも液晶パネル42の水平同期信号DHsyncの方が短くなる。従って、液晶パネル42の水平同期信号DHsyncを長期化した場合であっても、当該長期化によって液晶パネル42の垂直同期期間を長くする必要が生じることは少ない。なお、水平同期信号DHsyncを長期化することによって液晶パネル42の垂直同期信号DVsyncがエリアイメージセンサー15の垂直同期信号SVsyncより長くなる場合、エリアイメージセンサー15の垂直同期信号SVsyncを長期化して垂直同期信号DVsyncと垂直同期信号SVsyncとを同期させても良い。
さらに、上述の実施形態において表示部40は液晶パネルを用いたEVFであったが、表示部40はEVF以外の表示部、例えば、撮影装置1の背面に取り付けられる液晶パネルを用いた表示部であっても良いし、液晶パネル以外の方式を用いたものであっても良い。また、撮影装置1はミラーを備えた一眼レフカメラでも良く、さらにムービーカメラであっても良いし、撮影機能を備えた携帯電話等の装置であっても良い。さらに、上述のエリアイメージセンサー15において、カラーフィルターはベイヤー配列であったが、ベイヤー配列以外の配列で構成されたセンサーを利用した撮影装置に本発明を適用しても良い。さらに、ラインバッファー52dはラインバッファーでも良いが、1フレーム分の画像データを記録するための記録容量を備えるVRAMであってもよい。この構成によれば、表示対象となる画像データに基づく各種処理を行うことが可能になる。さらに、水平同期期間は基準水平同期期間に対して長期化されれば良く、当該基準水平同期期間としては、各種の期間を想定可能である。例えば、エリアイメージセンサー15の水平同期信号SHsyncの周期、画像データの生成周期などを基準水平同期期間としてもよい。さらに、タイミングジェネレーター30から表示部40への各種信号の転送形態は種々の形態を採用可能であり、HDMI(High-Definition Multimedia Interface)等によって転送しても良い。また、上述の実施形態における方向を逆にしてもよく、例えば水平方向において、左から右に表示しても、右から左に表示しても良い。
さらに、OSDデータは表示部の情報表示領域において表示対象となる所定の情報を示した画像データであれば良く、撮影条件以外の各種情報、例えば、撮影装置1に搭載されたバッテリーの残量を示す情報等を表示対象となる所定の情報とする構成としても良い。さらに、垂直同期信号SVsync,DVsyncの周期が同一かつ一定の状態とするための構成は、上述の構成以外にも種々の構成を採用可能である。例えば、被写体像表示領域Rにおける表示を行った後、情報表示領域RでOSDデータを表示するために設定可能な最小の期間を情報表示領域Rにおける水平同期期間とすることによって垂直同期信号DVsyncの出力タイミング以前に液晶パネル42の全ラインの表示を終了し、残余の期間待機した後に規定の出力タイミングで垂直同期信号DVsyncが出力されるように構成してもよい。
1:撮影装置、10:光学系、11:レンズ、13:シャッター、14:ローパスフィルター、15:エリアイメージセンサー、20:画像データ生成部、20a:画素補間部、20b:色再現処理部、20c:フィルター処理部、20d:ガンマ補正部、20e:リサイズ処理部、30:タイミングジェネレーター、30a:タイミング情報取得部、30b:表示制御部、30c:フレームレート情報取得部、40:表示部、41:液晶パネルドライバー、41a:カウンター、42:液晶パネル、52a〜52d:ラインバッファー、55:操作部、201:画像データ出力部、Cdd_MAX:カウンター41aの上限値、R:被写体像表示領域、R:情報表示領域

Claims (9)

  1. 被写体を撮影する撮影センサーのフレームレートを示す情報を取得するフレームレート情報取得部と、
    前記撮影センサーの出力データに基づいて生成された前記被写体の像を示す画像データを表示する際の同期信号であるドットクロックの出力数をラインごとの表示周期である水平同期期間ごとに数えるカウンターを有する表示部に、前記ドットクロックを出力する表示制御部であって、
    少なくとも前記撮影センサーのフレームレートに応じて長さが変動する前記水平同期期間内に第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、前記可能性があると判定される場合に前記ドットクロックの周期を前記第一の周期から前記第一の周期より長い周期である第二の周期に切り換えて出力する表示制御部と、を備え
    前記表示制御部は、前記撮影センサーのフレームレートが切り換えられる場合、切り換え後の前記フレームレートに応じて設定される前記表示部の基準水平同期期間内に前記第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、超える可能性があると判定される場合に前記ドットクロックを前記第一の周期から前記第二の周期に切り換えて出力する、タイミングジェネレーター。
  2. 被写体を撮影する撮影センサーのフレームレートを示す情報を取得するフレームレート情報取得部と、
    前記撮影センサーの出力データに基づいて生成された前記被写体の像を示す画像データを表示する際の同期信号であるドットクロックの出力数をラインごとの表示周期である水平同期期間ごとに数えるカウンターを有する表示部に、前記ドットクロックを出力する表示制御部であって、
    少なくとも前記撮影センサーのフレームレートに応じて長さが変動する前記水平同期期間内に第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、前記可能性があると判定される場合に前記ドットクロックの周期を前記第一の周期から前記第一の周期より長い周期である第二の周期に切り換えて出力する表示制御部と、を備え、
    前記表示制御部は、前記撮影センサーのフレームレートが切り換えられる場合、前記基準水平同期期間より延長されうる最長の前記水平同期期間内に前記第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、超える可能性があると判定される場合に前記ドットクロックを前記第一の周期から前記第二の周期に切り換えて出力する、イミングジェネレーター。
  3. 被写体を撮影する撮影センサーのフレームレートを示す情報を取得するフレームレート情報取得部と、
    前記撮影センサーの出力データに基づいて生成された前記被写体の像を示す画像データを表示する際の同期信号であるドットクロックの出力数をラインごとの表示周期である水平同期期間ごとに数えるカウンターを有する表示部に、前記ドットクロックを出力する表示制御部であって、
    少なくとも前記撮影センサーのフレームレートに応じて長さが変動する前記水平同期期間内に第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、前記可能性があると判定される場合に前記ドットクロックの周期を前記第一の周期から前記第一の周期より長い周期である第二の周期に切り換えて出力する表示制御部と、を備え、
    前記表示制御部は、前記撮影センサーのフレームレートに応じて設定される基準水平同期期間より実際の水平同期期間が延長されている場合、当該水平同期期間中に前記第一の周期で既に出力された前記ドットクロックの出力数が、所定の閾値を超えたか否かを判定し、超えると判定される場合に前記ドットクロックを前記第一の周期から前記第二の周期に切り換えて出力する、イミングジェネレーター。
  4. 前記閾値は、前記基準水平同期期間内において前記第一の周期で出力される前記ドットクロックの出力数よりも大きい値であって前記カウンターの上限値よりも小さい値として予め決められた値である、請求項に記載のタイミングジェネレーター。
  5. 前記表示制御部は、前記表示部におけるフレームの切り替わりのタイミングで前記ドットクロックの周期を切り換える、請求項1〜請求項のいずれかに記載のタイミングジェネレーター。
  6. 請求項1〜請求項のいずれかに記載のタイミングジェネレーターと、
    前記撮影センサーと、
    前記ドットクロックに同期して動作する前記表示部と、を備える撮影装置。
  7. 被写体を撮影する撮影センサーのフレームレートを示す情報を取得するフレームレート情報取得工程と、
    前記撮影センサーの出力データに基づいて生成された前記被写体の像を示す画像データを表示する際の同期信号であるドットクロックの出力数をラインごとの表示周期である水平同期期間ごとに数えるカウンターを有する表示部に、前記ドットクロックを出力する工程であって、
    前記撮影センサーのフレームレートが切り換えられる場合、切り換え後の前記フレームレートに応じて設定される前記表示部の前記水平同期期間内に第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、
    前記可能性があると判定される場合に前記ドットクロックの周期を前記第一の周期から前記第一の周期より長い周期である第二の周期に切り換えて出力する表示制御工程と、を含むドットクロック出力方法。
  8. 被写体を撮影する撮影センサーのフレームレートを示す情報を取得するフレームレート情報取得工程と、
    前記撮影センサーの出力データに基づいて生成された前記被写体の像を示す画像データを表示する際の同期信号であるドットクロックの出力数をラインごとの表示周期である水平同期期間ごとに数えるカウンターを有する表示部に、前記ドットクロックを出力する工程であって、
    前記撮影センサーのフレームレートが切り換えられる場合、前記基準水平同期期間より延長されうる最長の前記水平同期期間内に第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、
    前記可能性があると判定される場合に前記ドットクロックの周期を前記第一の周期から前記第一の周期より長い周期である第二の周期に切り換えて出力する表示制御工程と、を含むドットクロック出力方法。
  9. 被写体を撮影する撮影センサーのフレームレートを示す情報を取得するフレームレート情報取得工程と、
    前記撮影センサーの出力データに基づいて生成された前記被写体の像を示す画像データを表示する際の同期信号であるドットクロックの出力数をラインごとの表示周期である水平同期期間ごとに数えるカウンターを有する表示部に、前記ドットクロックを出力する工程であって、
    前記撮影センサーのフレームレートに応じて設定される基準水平同期期間より実際の水平同期期間が延長されている場合、当該水平同期期間内に第一の周期で前記ドットクロックを出力する場合の前記ドットクロックの出力数が前記カウンターの上限値を超える可能性があるか否かを判定し、
    前記可能性があると判定される場合に前記ドットクロックの周期を前記第一の周期から前記第一の周期より長い周期である第二の周期に切り換えて出力する表示制御工程と、を含むドットクロック出力方法。
JP2010230298A 2010-10-13 2010-10-13 タイミングジェネレーター、撮影装置、ドットクロック出力方法 Active JP5163728B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010230298A JP5163728B2 (ja) 2010-10-13 2010-10-13 タイミングジェネレーター、撮影装置、ドットクロック出力方法
US13/271,543 US9148572B2 (en) 2010-10-13 2011-10-12 Timing generator, imaging device, and dot-clock output method
EP11184915.4A EP2442553B1 (en) 2010-10-13 2011-10-12 Timing Generator, Imaging Device, and Dot-Clock Output Method
CN201110307165.XA CN102665040B (zh) 2010-10-13 2011-10-12 定时发生器、摄影装置以及点时钟输出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010230298A JP5163728B2 (ja) 2010-10-13 2010-10-13 タイミングジェネレーター、撮影装置、ドットクロック出力方法

Publications (2)

Publication Number Publication Date
JP2012085135A JP2012085135A (ja) 2012-04-26
JP5163728B2 true JP5163728B2 (ja) 2013-03-13

Family

ID=45470254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010230298A Active JP5163728B2 (ja) 2010-10-13 2010-10-13 タイミングジェネレーター、撮影装置、ドットクロック出力方法

Country Status (4)

Country Link
US (1) US9148572B2 (ja)
EP (1) EP2442553B1 (ja)
JP (1) JP5163728B2 (ja)
CN (1) CN102665040B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5821300B2 (ja) * 2011-06-07 2015-11-24 ソニー株式会社 撮像装置及び撮像方法
JP5929712B2 (ja) 2012-11-06 2016-06-08 セイコーエプソン株式会社 撮影装置、撮影装置の制御方法
US9319590B2 (en) 2012-11-21 2016-04-19 Seiko Epson Corporation Image capturing device including display control section that causes display data to be displayed in first and second display regions of display screen, and method for controlling image capturing device
TWI483229B (zh) * 2012-12-22 2015-05-01 Chunghwa Picture Tubes Ltd 顯示裝置及其畫面處理方法
US9432582B2 (en) * 2013-01-04 2016-08-30 Canon Kabushiki Kaisha Image signal processing apparatus and a control method thereof, and an image pickup apparatus and a control method thereof
CN103108169A (zh) * 2013-02-27 2013-05-15 Tcl通讯(宁波)有限公司 一种实时显示视频帧率的移动终端及其实现方法
KR102102177B1 (ko) * 2013-09-03 2020-05-29 삼성전자 주식회사 반도체 장치 및 그 구동 방법
US11127375B2 (en) * 2015-09-14 2021-09-21 Nxp Usa, Inc. Systems and methods for graphical layer blending
CN111083431B (zh) * 2018-10-18 2021-05-04 北京小米松果电子有限公司 调整图像采集时间的方法、装置、介质及电子设备
CN109739712B (zh) * 2019-01-08 2022-02-18 郑州云海信息技术有限公司 Fpga加速卡传输性能测试方法、装置及设备和介质
CN113473036B (zh) * 2021-07-26 2023-03-17 浙江大华技术股份有限公司 一种图像曝光方法、装置和电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297555A (ja) * 1996-05-07 1997-11-18 Matsushita Electric Ind Co Ltd ドットクロック再生装置
JP2000224477A (ja) * 1999-02-02 2000-08-11 Matsushita Electric Ind Co Ltd 映像表示装置および方法
JP4277148B2 (ja) * 2000-01-07 2009-06-10 シャープ株式会社 液晶表示装置及びその駆動方法
KR100433520B1 (ko) 2001-07-11 2004-05-31 삼성전자주식회사 Out-of 레인지 모드 디스플레이 장치 및 방법
US20030156639A1 (en) 2002-02-19 2003-08-21 Jui Liang Frame rate control system and method
US7916135B2 (en) * 2005-03-08 2011-03-29 Au Optronics Corporation Timing controller and method of generating timing signals
JP4561601B2 (ja) * 2005-11-11 2010-10-13 ソニー株式会社 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法
JP4727457B2 (ja) 2006-03-08 2011-07-20 富士フイルム株式会社 撮影装置
JP4917345B2 (ja) * 2006-04-21 2012-04-18 オリンパスイメージング株式会社 同期信号生成装置、デジタルカメラ、及び同期信号生成方法
JP4904914B2 (ja) * 2006-05-17 2012-03-28 ソニー株式会社 ストリーム生成装置、撮像装置、およびストリーム生成方法
JP2010079151A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 電気光学装置、その駆動方法、および電子機器

Also Published As

Publication number Publication date
EP2442553A3 (en) 2012-09-12
CN102665040A (zh) 2012-09-12
US20120092542A1 (en) 2012-04-19
EP2442553A2 (en) 2012-04-18
CN102665040B (zh) 2016-08-31
US9148572B2 (en) 2015-09-29
EP2442553B1 (en) 2017-09-13
JP2012085135A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
JP5163728B2 (ja) タイミングジェネレーター、撮影装置、ドットクロック出力方法
US10187576B2 (en) Image-displaying device and image data generation device
JP5195818B2 (ja) 表示制御装置
JP2011254416A (ja) 撮影装置
US9756252B2 (en) Image device and image-capturing device with timing control circuit for outputting first vertical synchronization signal and second vertical synchronization signal
JP5163702B2 (ja) 撮影装置およびタイミング制御回路
JP5029725B2 (ja) 撮影装置
JP5310647B2 (ja) 撮影装置
JP6210147B2 (ja) 撮影表示装置、撮影表示装置の制御方法
US10070064B2 (en) Display control device including display control section that causes display data to be displayed in first and second regions og display, and controlling method of image capturing sensor and display
JP5158165B2 (ja) 撮影装置、表示タイミング制御回路
JP5482475B2 (ja) 画像処理装置、表示装置及び撮影装置
JP5582229B2 (ja) カメラ、表示装置および画像処理装置
JP6481701B2 (ja) 撮影表示装置、制御方法、制御装置、表示装置及び撮影装置
JP6103106B2 (ja) 撮影表示装置、その撮影制御方法、制御装置、表示装置および撮影装置。
JP5924382B2 (ja) 撮像装置、表示装置および画像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350