JP4561601B2 - 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 - Google Patents
表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 Download PDFInfo
- Publication number
- JP4561601B2 JP4561601B2 JP2005327236A JP2005327236A JP4561601B2 JP 4561601 B2 JP4561601 B2 JP 4561601B2 JP 2005327236 A JP2005327236 A JP 2005327236A JP 2005327236 A JP2005327236 A JP 2005327236A JP 4561601 B2 JP4561601 B2 JP 4561601B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- horizontal
- pixel
- horizontal pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/37—Details of the operation on graphic patterns
- G09G5/373—Details of the operation on graphic patterns for modifying the size of the graphic pattern
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal (AREA)
Description
このような装置では、例えば内部において、所定規格のデータインターフェイスによりデジタル映像信号と、このデジタル映像信号と同期するクロックの入出力を行うようにされている。データインターフェイス経由でデジタル映像信号とクロックを入力したデバイスでは、クロックに同期したタイミングで、例えば画素単位でのデジタル映像信号に対する所要の処理を実行するようにされる。このようにして、画素単位に応じた周期のクロックは、ドットクロックともいわれる。
しかし、この場合には、ディスプレイデバイスの水平画素数が、上記した条件のクロック周波数に対応したものに限定されることになり、これによりディスプレイデバイスの画素数選択の自由度が低くなり、例えば製品のバリエーションが制限されるなどの不都合が生じる。
つまり、所定の第1の水平画素数を有する映像信号データと、この映像信号データと同期し、上記第1の水平画素数に応じた所定の周波数を有する一定周期の第1クロックと、を入力する入力手段と、上記入力手段により入力された上記映像信号データについて、上記第1の水平画素数から、画像表示部が有する水平画素数に適合した上記第1の水平画素数より少ない画素数の第2の水平画素数に変換する水平画素数変換手段と、上記第2の水平画素数に変換された後の映像信号データと同期すべきもので、上記第1クロックの1周期時間を整数倍したとされる長さの反転間隔を有し、上記反転間隔が、上記第1の水平画素数と上記第2の水平画素数との比に基づいて可変設定される第2クロックを生成する第2クロック生成手段と、マトリクス状に配列された画素を水平及び垂直方向に所定タイミングで走査するようにして駆動することで画像を表示するようにされ、水平方向の画素駆動については、上記第2クロックに基づいたタイミングで画素へのデータ信号の書き込みを行うようにされる上記画像表示部に対して、上記第2クロックと、上記第2の水平画素数に変換された後の映像信号データに基づく上記データ信号を出力する出力手段と、上記画像表示部の画素列間における、単位時間あたりの有効なデータ信号書き込み時間の差が一定以下となるようにして、上記画像表示部における水平方向の画素駆動が行われるようにするための画素駆動制御手段と、を備え、上記画素駆動制御手段は、第2クロックに基づくデータ信号書き込み可能時間が最長となる最長書き込み期間について、その有効なデータ信号の書き込み時間が、第2クロックに基づくデータ信号書き込み可能時間が最短となる最短書き込み期間と同じになるように制御することとした。
そのうえで、本願発明では、上記第2クロックについて、その反転間隔は、第1クロックの1周期時間を整数倍(本願発明においては1以上の整数となる、従って自然数となる)して得られる長さであることとされている。そして、反転間隔ごとの長さを、第1クロックの1周期時間の何倍に設定するのかについては、第1の水平画素数と第2の水平画素数との比に応じて可変されるべきものとしている。このような反転パターンとされる第2クロックは、その反転期間が、第1クロックの1周期時間の整数倍となるものであることから、第1の水平画素数と第2の水平画素数との比がどのような値であるかにかかわらず、第1クロックとしての信号を基として、例えばH/Lの出力を切り換えていくようにして生成できる。従って、第2クロックは、PLL回路などに依らず、第1クロックを入力する論理回路などとしての構成により生成することができる。
また、本願発明の第2クロックの生成にあたっては、第1の水平画素数と第2の水平画素数との比についてどのような関係が必要であるかについての制限は特にない。つまり、PLL回路などが省略されるのにかかわらず、ディスプレイデバイスの画素数選択の自由度を妨げない。
DSP(Digital Signal Processor)1は、ビデオ信号を対象として各種所要のデジタル信号処理を施すための回路部位とされる。このDSP1の出力としては、先ず、RGBの3原色の信号成分から成るデータ信号、若しくは、YUVなどの輝度信号成分及び色差信号成分から成るデータ信号を、デジタルビデオデータとして出力するようにされる。また、このデジタルビデオデータ出力とともに、このデジタルビデオデータに同期した転送クロックTCLK(第1クロック)を出力する。また、この場合には、デジタルビデオデータに対応する水平同期信号HSYNC、垂直同期信号VSYNCも出力されるようになっている。
これらデジタル映像信号、転送クロックTCLK、及び水平・垂直同期信号HSYNC・VSYNCは、デジタルビデオデータ入出力のための所定のデータインターフェイス規格に従った形式によりDSP1から出力され、後段の表示ドライバ部2に対して入力されるようになっている。なお、データインターフェイス規格や入出力デバイスによっては、入出力されるデジタルビデオデータに対して水平・垂直同期信号HSYNC・VSYNCが重畳されるようにして含まれる形式となる場合がある。
なお、この場合において表示ドライバ部2から出力される表示用データ信号は、RGBごとの色に応じたアナログによる電圧値としての信号であるものとする。また、表示用データ信号とともに出力される各種タイミング信号としては、例えば少なくとも、水平方向走査(データ線駆動)のタイミングに応じたタイミングクロックである水平クロックHCKと、垂直方向走査(ゲート線駆動)のタイミングに応じたタイミングクロックである垂直クロックVCKとが出力されるようになっている。
また、表示ドライバ2の実際としては、例えば1つのIC(Integrated Circuit)として構成されるのであるが、各種所要の部品の集合から成る構成とされてもよい。
ここで、本実施の形態のディスプレイパネル3の基本的な構造としては、水平及び垂直方向に沿っていわゆるマトリクス状に画素が配列された形式のものであるとされる。そのうえで、水平方向の画素駆動の方式としては、1水平走査期間ごとに、1水平ライン分の画素を同時に駆動するのではなく、水平方向に沿って1画素ずつ順次駆動していくようにされた方式を採用しているものとする。なお、ここでは、このような画素の順次駆動方式について点順次駆動方式ということにする。
図1により説明したように、DSP1から表示ドライバ2に対しては、デジタルビデオデータと、これに同期した転送クロックTCLKが入力される。また、デジタルビデオデータとは独立した信号として、あるいは、デジタルビデオデータに重畳された形式により、水平・垂直同期信号HSYNC・VSYNCが入力される。
先ず、表示ドライバ2に入力されるデジタルビデオデータは、RGB各色の信号成分あるいはYUVの信号成分から成るものであると先に説明したが、その形式は、これらの信号成分のデータが所定規則に従ってシリアルに配列されたものとなっている。そこで、表示ドライバ2においては、入力されたデジタルビデオデータについて、先ず、S(シリアル)/P(パラレル)変換部21により、パラレル形式のデータ信号に変換する。つまり、シリアル形式により入力されたデジタルビデオデータを、R、G、B各色ごとのデータ信号、あるいはY(輝度信号)と、U、Vの各色差信号成分ごとのデータ信号に分離して並列的に出力させるものである。
スケーラ24は、入力されたデータ信号の水平画素数を変換する。スケーリング処理部23(スケーラ24)に対してパラレルに入力されるデータ信号は、DSP1から出力される、データインターフェイス規格のデジタルビデオデータを基とするものであり、従って、これらデータ信号の水平画素数としても、上記データインターフェイス規格のデジタルビデオデータに対応したものとなっている。一方で、ディスプレイパネル3は、例えば、その仕様構成などに応じて定められた水平画素数を有するものであり、データインターフェイス規格のデジタルビデオデータのものとは異なったものとなるのが一般的である。本実施の形態としても、両者における水平画素数は異なるものとする。
このようにして、データインターフェイス経由などで表示駆動系に入力されるビデオ信号形式段階での水平画素数と、表示駆動系により駆動されるディスプレイデバイスとの間での水平画素数が異なる場合には、ビデオ信号の水平画素数が、ディスプレイデバイスの水平画素数となるようにしてやる必要がある。このための信号処理は画素数変換、あるいはスケーリングなどといわれる。スケーラ24は、入力されたデータ信号について、その水平画素数を、ディスプレイ3の水平画素数に変換するための信号処理を実行する。なお、このような画素数変換の処理そのものについては、例えば、線形補間、あるいはキュービック補間などの補間処理の技術を適用した、従来から知られている手法、方式を採用すればよい。
例えば、従来においては、データ信号により点順次駆動方式のディスプレイデバイスを駆動する場合、例えば1水平走査期間において1つの画素を駆動する時間は均等であるようにされることが通常である。つまり、もっとも簡単な考え方としては、1水平走査期間として時間長を水平画素数(つまりディスプレイデバイスの水平画素数)により等分割して得られるとされる時間を、1画素分の駆動時間に割り当てるようにするものである。
しかしながら、本実施の形態では、後述するようにして、水平クロックHCK(HCK1,2)によりコントロールされる1画素ごとの駆動時間は均一ではなく、適宜可変されるものとなる。そこで、このような画素の駆動タイミングに対応しては、データ信号を成すとされる画素データの出力タイミングとしても、一定期間ごとではなく、上記した可変の駆動時間に応じた適切なタイミングで転送されるようにする必要がある。遅延処理部25は、このような画素データの転送タイミングが得られるようにして、後述するタイミングジェネレータ34の制御に応じてデータ信号を遅延させるためにもうけられる。
なお、補足として説明しておくと、本実施の形態との比較では、従来におけるスケーリング処理部23としての構成は、遅延処理部25を省略したスケーラ24のみの構成とされればよいことになる。
DSP1から表示ドライバ部2に対して入力される転送クロックTCLKも、タイミングジェネレータ34に対して入力するようにされる。
先ず、図3(a)(b)には、DSP1側から表示ドライバ部2に入力される転送クロックTCLKと、この転送クロックTCLKに同期するデジタルビデオデータ(ここでは入力ビデオデータともいう)が示される。ここでは、入力ビデオデータとしては、1水平ラインが、720画素(ドット:dot)となる形式であるものとしている。つまり、データインターフェイス規格に従ったビデオデータの形式として、水平画素数=720であることととして規定されている。これに対応して、図3(b)においては、画素データごとに対して、その配列順に応じて1〜720までの番号を付すようにして、デジタルビデオデータを示している。ここでは、各々の画素データについて、番号ごとに、画素データ1〜720のようにして指し示すものとする。この点では、次に説明する図3(c)(d)の単純スケーリング後のデータ信号、HCKに同期後のデータ信号についても同様であるものとする。
前述もしたように、スケーリング処理部23においてスケーラ24は、単純に、補間処理などにより水平画素数変換の処理を実行するのみとされている。従って、このスケーラ24により画素数変換処理された段階のデータ信号を画素データのシーケンスとしてみた場合には、この図3(c)に示されるようにして、1水平ラインに対応する時間(1水平走査期間)を320等分して得られる期間(1hmck)ごとに画素データ1〜320が配列される形式としてみることができる。
これに対して、本実施の形態としては、以降述べるようにして、例えば図3(e)若しくは図3(f)に示すようにして、周期が一定ではない水平クロックHCKを生成する。
この場合における、スケーラ24により画素数変換処理が行われる前後の水平画素数の比率は、上記しているように720:320=9:4である。
このことは、画素数変換処理後のデータ信号としては、画素数変換処理前のデータ信号の画素データが9つ連続する単位期間Tごとに、4つの連続する画素データを割り当てるようにすればよいことを意味する。この割り当て方として、上記単位期間Tにおいて4つの画素データごとの期間が均等となるようにすれば、図3(c)となる。
9=3+2+2+2
で表せることに基づいて、単位期間T(9mck)に割り当てる画素数変換処理後の4つの画素データの期間として、
3mck、2mck、2mck、2mck(計9mck)
の組み合わせからなる期間を割り当て可能であるということが導かれる。
つまり、図3(b)における最初の単位期間Tに対応しては、図3(d)に示される信号データでは、画素データ1〜4の4つの画素データが割り当てられている。そのうえで、先ず、画素データ1については3mckの期間が設定され、残る画素データ2,3,4ごとに2mckの期間を割り当てている。以降も同様にして、残る79の単位期間Tごとにおいて、画素数変換処理後の連続する4つの画素データに対して3mck、2mck、2mck、2mckの各期間を割り当てていくようにされる。
そこで、1相の水平クロックHCKの場合であれば、その立ち上がりエッジのタイミングをデータ書き込み開始タイミングとしたときには、図3(e)における最初の単位期間Tに示されるように、画素数変換前の画素データ1(図3(b))に対応する最初の1mckの期間と、画素数変換前の画素データ4に対応する1mckの期間と、画素数変換前の画素データ6に対応する1mckの期間と、画素数変換前の画素データ8に対応する1mckの期間とをそれぞれHレベルとして、残る画素数変換前の画素データ2,3,5,7に対応する1mckの期間をLレベルとする。また、残る79の単位期間Tごとにおいても、例えば同様のパターンによりHレベル期間とLレベル期間を設定する。
このようなパターンの水平クロックHCKとすることで、1つの単位期間Tは、水平クロックHCKの立ち上がりエッジにより、3mck、2mck、2mck、2mckのシーケンスで分割されることになる。
例えば、スケーラ24により単純に画素数変換が行われた段階での画素データの出力タイミングは、図3(c)に示されるようにして、1単位期間を4等分した1hmckで均等なものとなる。この図3(c)の画素データの出力タイミングと、図3(e)(f)に示す本実施の形態の水平クロックHCK(HCK1、2)のタイミングとを比較すれば分かるように、例えば単位期間Tにおける2番目以降の画素データの開始タイミングは、水平クロックHCK(HCK1、2)に対して先行してしまう。つまり、図3(c)に示すままの画素データの出力タイミングでは、水平クロックHCK(HCK1、2)と同期できない。
そこで、図3(d)における最初の単位期間Tに示されるようにして、例えば画素データ2は、画素データ1の出力時点から3mckを経過した時点となるように遅延させ、さらに、画素データ3は、画素データ2の出力時点から2mckを経過した時点となるように遅延させ、画素データ4は、画素データ3の出力時点から2mckを経過した時点となるように遅延させるというようにして、以降も同様にして、所要のmckの整数倍の遅延時間を与えるようにして画素データの出力タイミングを制御するようにされる。これにより、本実施の形態の水平クロックHCK(HCK1、2)と同期した各画素データの出力期間が得られることになる。
なお、遅延処理部25における画素データの出力タイミングは、タイミングジェネレータ34によって制御される。タイミングジェネレータ34は、例えば遅延処理部25に対して、自身が生成したクロックHCK(HCK1,2)に応じた画素データの切り換えタイミング信号を出力する。遅延処理部25は、このタイミング信号の入力に応じて画素データの出力を開始し、次のタイミング信号が得られるまでは、その出力を継続させるようにする。そして、タイミング信号が新たに得られると、次の画素データの出力に切り換えるようにされる。
ここで、1相の水平クロックHCKは、1周期におけるHレベルの反転間隔が1mck(転送クロックTCLKの1周期時間)で固定とされたうえで、Lレベルの反転間隔がmckの整数倍により可変される波形とされる。また、2相の水平クロックHCK1,HCK2は、H/Lの反転間隔について、それぞれ、mckの整数倍により可変される波形となっている。従って、本実施の形態の水平クロックは、1相、2相の何れのものについても、1mckを1周期時間とする転送クロックTCLKを基として、H/Lレベルの出力を所要のパターンで変化させていくことで生成できる。これにより、実際にタイミングジェネレータ34に備えるべき水平クロック生成のための構成としては、例えば転送クロックTCLKをクロック(CL)として入力して動作する簡易な論理回路などの組み合わせにより実現することが可能になる。
これに対して、本実施の形態であれば、変換処理前と後とでの画素数の比に関わらず、画素駆動のための水平クロックについて、上記しているように、簡易な論理回路などより生成できるので、PLL回路は不要となる。PLL回路と、本実施の形態において備えるべき水平クロック生成のための構成とを比較すれば、その回路規模は、本実施の形態のほうが小さくて済むものであり、その分のコストダウン、回路基板サイズの縮小などが図られることになる。
また、PLL回路により水平クロックを生成する場合には、画素数変換処理前の転送クロックとの同期性が喪失することから、これを吸収するために、例えばFIFO(Fist In First Out)によりデータ信号を入出力させるメモリが必要となるのが一般的であるが、本実施の形態では、画素数変換処理前の転送クロックTCLKを利用して水平クロックが生成されることから、変換処理前と後とで同期性が維持されるので、上記したメモリも不要となる。この点でも、上記した利点がさらに助長される。
なお、本実施の形態としては、水平クロックの1周期時間若しくは反転期間が可変されることに対応して、データ信号を画素データ単位で遅延させる遅延処理部25としての構成を必要とするが、例えばPLL回路及び上記FIFOタイプのメモリを実装することに比較すれば、その回路規模は遙かに小さくて済む。
先ず、図4は、本実施の形態のディスプレイパネル3内部の回路構成例を示している。ここでのディスプレイパネル3の基本的な構成としては、点順次駆動方式を採用する液晶ディスプレイデバイスであるものとする。また、この図においては、説明の便宜上、R,G,Bのうち、1つの色のデータ信号に対応した構成を抜き出して示している。実際には、この図に示される構成が、R,G,Bごとの色信号に対応して備えられる。
そのうえで、ここでは図示していないが、画素セル駆動回路Pxがマトリクス状に配列された平面部に対しては、例えば所定の共通電位が印加される共通電極が形成された基板が、液晶層を介して対向するようにして配置される。
水平走査回路40においては、先ず、データ線D(n)、D(n+1)・・・D(n+5)・・・ごとに応じたシフト回路部RG(n)、RG(n+1)・・・RG(n+5)・・・をシリアルに接続して成るものとされるシフトレジスタ41が備えられる。また、同様にして、シフト回路部RG(n)、RG(n+1)・・・RG(n+5)・・・ごとに応じて、データ線スイッチHSW(n),HSW(n+1)・・・HSW(n+5)・・・が備えられる。
この場合のシフトレジスタ41には、図示するようにして、2相の水平クロックHCK1,HCK2が入力される。そして、シフトレジスタ41におけるシフト回路部RGの各出力は、対応するデータ線スイッチHSWに対してオン/オフコントロール信号として入力されるようになっている。
また、データ線スイッチHSW(n),HSW(n+1)・・・HSW(n+5)・・・の一端は、表示ドライバ部2から出力されるデータ信号のラインに対して共通に接続される。このラインに供給されるデータ信号は、図3(d)にて説明したものとされ、水平クロックHCK1,HCK2に同期したものとなっている。データ線スイッチHSW(n),HSW(n+1)・・・HSW(n+5)・・・の他端は、それぞれが対応するデータ線D(n)、D(n+1)・・・D(n+5)・・・と接続される。
先ず、ゲート線G(m)、G(m+1)・・・に対しては、図4においては図示されていない垂直走査回路による走査が行われる。つまり、ゲート線G(m)→G(m+1)→・・・の順で、1水平走査期間ごとのタイミングで、垂直方向に沿ってゲート線を線順次的に走査する。ゲート線には、走査が行われているときには、画素スイッチQをオンとするようにして駆動するためのゲート電圧が印加され、そのゲート線に対してゲートが接続されている画素スイッチQは、全てオン状態となる。走査が行われていないときには、ゲート線には画素スイッチQをオフとする電位が現れるために、そのゲート線に接続される画素スイッチQは全てオフとなる。
つまり、水平走査回路40におけるシフトレジスタ41には、例えば、図5(a)に示される水平クロックHCK1,HCK2が入力される。この水平クロックHCK1,HCK2は、図3(f)により説明したものと同様の波形パターンを有しているものとされる。そして、この水平クロックHCK1,HCK2の入力に応じてシフトレジスタ41が動作する結果、データ線スイッチHSW(n),HSW(n+1)・・・HSW(n+5)・・・は、図5(b)〜(g)に示すようにして、オン/オフタイミングがコントロールされる。なお、これら図5(b)〜(g)に示されるオン/オフパターンは、シフト回路部RG(n)、RG(n+1)・・・RG(n+5)・・・の出力のH/Lレベルのパターンとしてもみることができる。
また、上記3mck分の期間によるデータ線スイッチHSW(n)のオン期間が終了すると、続いては、データ線スイッチHSW(n+1)、HSW(n+2)、HSW(n+3)の順で、それぞれ2mck分の期間ごとにオン状態が切り換わっていくようにされる。この切り換わりに応じて、順次、データ線D(n+1)、D(n+2)、D(n+3)と走査が行われているゲート線との交点にある画素セル駆動回路Pxに対して、順次、2mckの期間ごとに出力される画素データの電圧値が書き込まれていくようにされる。以降、データ線スイッチHSW(n+4)からは、上記と同様にして、3mck→2mck→2mck→2mckの期間パターンにより、データ線スイッチHSWのオン状態を順次切り換えていくようにされ、これに応じて、順次、走査中のゲート線と、画素データの電圧値が印加されるデータ線Dとの交点の画素セル駆動回路Pxにおいてデータ書き込みが行われ、その部分の液晶が励起されていく。
そして、このような動作が、全水平ラインごとに行われることで、1画面のデータの書き込みが完了することになる。そして、この1画面分のデータの書き込みが、例えばフィールド周期で繰り返される(垂直クロックVCKは、このフィールド周期ごとのタイミングをコントロールする)ことで、画像表示が行われる。このようにして本実施の形態では、図3にて説明したようにして生成される本実施の形態の水平クロックHCK(HCK1,HCK2)(図3(e)(f))と、遅延処理部25により画素データ単位で出力タイミングが調整されたデータ信号(図3(d))とにより、適正に水平方向の画素駆動が行われ、この結果、画像表示も正常に行われるものである。
しかしながら、このような画素駆動の方式では、画素駆動期間について、3mckと2mckとの間で時間差が生じることになる。つまり、1水平ラインの画素を駆動するのにあたり、異なる画素データの書き込み時間が混在することになる。このような画素データの書き込み時間の相違は、表示結果としては例えば画素単位での輝度差として現れる。
特に、図3、図4に示される水平クロックのタイミングでは、3mck→2mck→2mck→2mckの順によるシーケンスを繰り返すようにしており、従って、3mckの画素駆動期間により駆動されるデータ線と、2mckの画素駆動期間により駆動されるデータ線は、固定となる。すると、上記した画素駆動期間の時間差により、3mckの駆動期間の画素列と、2mckの駆動期間の画素列との間に輝度差が生じることとなって、表示される画像としては、縦方向にスジが現れてしまうような画質劣化を招く可能性がある。
先ず第1例については、図3を再度参照して説明する。
図3においては、図3(g)として、データイネーブル信号DEが示されている。この場合のデータイネーブル信号DEは、遅延処理部25により遅延された後のデータ信号(図3(d)と同じタイミングとなる)についての、出力の有効/無効を設定する信号とされ、ここでは、データ出力についてHレベルであれば有効となり、Lレベルであれば無効となるようにされる。そして、図3(d)と、図3(g)とを比較して分かるように、この場合のデータイネーブル信号DEがLレベルとなっているデータ出力の無効期間は、3mckにより画素データを出力する期間における最後の1mckの期間とされている。例えば遅延処理部25により遅延されて、図3(d)と同じ出力タイミングが生成されたデータ信号(画素データ)は、データイネーブル信号DEがLレベルとなっている期間においては出力されないようにして制御される。
このようにしてデータ信号の出力が制御されることで、3mckの画素データの書き込み期間においては1mckの停止期間が形成されて、実質的に有効となる書き込みの時間長は2mckとなる。この結果、画素データの有効な書き込み時間は、全画素が2mckの時間長で同じになる。
なお、上記停止期間としての1mckは、3mckの画素データの書き込み期間(最長書き込み期間に対応)から2mckの画素データの書き込み期間(最短書き込み期間に対応)を差し引いた時間となるものである。
このようにして第1例では、時間が長い方の書き込み期間(最長書き込み期間に対応)について、実質的に有効となる書き込み時間を、時間が短い方の書き込み期間(最短書き込み期間に対応)と同じにすることで、画素ごとのデータ書き込み時間を均一となるようにしているものである。これにより、先に説明したような画素列間での輝度差は無くなることになって、例えば表示画像においてスジなどが現れるような画質劣化の問題は解消されることになる。
先ず、この図において、第Nフィールド期間におけるゲート線G(m)を走査しているときの水平画素駆動タイミングとしては、画素データ1から順次、[3mck→2mck→2mck→2mck]となる反転間隔パターンの繰り返しにより画素駆動を行うようにされている。この場合、3mckに対応する時間長により書き込みが行われるのは、画素データ1、5、9・・・(1+4n(nは0以上の整数))となる。
また、同じ第Nフィールド期間において、上記ゲート線G(m)に続いてゲート線G(m+1)を走査しているときには、画素データ1から順次、[2mck→2mck→3mck→2mck]となる反転間隔パターンの繰り返しに変化させて画素駆動を行うようにされている。この場合、3mckに対応する時間長により書き込みが行われるのは、画素データ3、7、11・・・(3+4n)となる。
なお、図示はしていないが、例えばゲート線G(m+2)を走査しているときには、画素データ1から順次、[2mck→3mck→2mck→2mck]となる反転間隔パターンにより画素駆動を行って、画素データ2、6、10・・・(2+4n)に対して3mckに対応する時間長による書き込みが行われるようにする。さらに、次のゲート線G(m+3)を走査しているときには、画素データ1から順次、[2mck→2mck→2mck→3mck]となる反転間隔パターンにより画素駆動を行って、画素データ4、8、12・・・(4+4n)に対して3mckに対応する時間長による書き込みが行われるようにする。以降は、ゲート線G(m)〜G(m+3)に対応して行った水平画素駆動のタイミングパターンを繰り返すようにされる。また、このようにして3mckの駆動期間となる画素データが変化するのに応じて、適切な画素データの遅延タイミングが得られるように、タイミングジェネレータ34は、遅延処理部25に対する指示を与えるようにされる。
ここで、ゲート線G(m)の走査期間における水平画素駆動のパターンを、第Nフィールドと第N+1フィールドとで比較してみると、3mckの駆動期間となる画素データは、それぞれ画素データ1と画素データ3であり、相互に異なっていることが分かる。また、ゲート線G(m+1)の走査期間における水平画素駆動のパターンを、第Nフィールドと第N+1フィールドとで比較してみても、3mckの駆動期間となる画素データは、それぞれ画素データ2と画素データ4であり、相互に異なるようにされている。
また、第2例では、フィールド期間ごとにおいても、水平クロックHCK(HCK1,2)の反転間隔の出現パターンを変更することで、ディスプレイパネル3における同一画素に対して、前後のフィールド期間で重複して3mckの駆動期間が設定されないようにしている。つまり、フィールド周期でみた場合において、3mckの駆動期間となる画素位置が時間方向で拡散されるようにしている。これを上記水平走査期間単位の時間方向に応じた水平クロックHCKの反転間隔の出現パターン変更と組み合わせれば、水平方向だけではなく、垂直方向に対しても3mckの駆動期間となる画素が拡散されていくことになる。これにより、ディスプレイパネル3を形成する個々の画素についての単位時間における有効な駆動時間の合計が均一化されていくことになる。また、このような第2例では、3mck分の全期間が画素データの書き込み期間として有効になるために、発光効率を損なわないという点で有利である。
例えば、変換前の水平画素数が720であるのに対して、変換後の画素数が480である場合には、その比率が3:2であることになる。そこで、この場合には、3mckによる単位期間を、1mckを最小単位として2つの駆動期間に分ければよいことになる。従って、単位期間ごとに、1mck、2mckの組み合わせにより画素を駆動すればよいことになる。
また、変換前の水平画素数が720であるのに対して、変換後の画素数が560である場合には、その比率は9:7になるので、9mckによる単位期間は、1mckを最小単位として、7つの駆動期間に分けることになる。従って、1単位期間は、例えば1mck、1mck、1mck、1mck、1mck、2mck、2mckの組み合わせにより形成すればよいことになる。この場合には、例えば、1mck、1mck、1mck、1mck、1mck、1mck、3mckなど他にも組み合わせを考えることができる。
また、これらの例においても、データイネーブル信号DEを利用して画素データの書き込み期間を均一にする、あるいは、図6に準じて、単位時間あたりの1画素に対する駆動時間が均一となるようにして水平クロックHCK(HCK1,2)を生成するように構成し、画素間の輝度差が解消されるようにすることは容易に実現できる。
また、前述もしているように、ディスプレイパネルとしても、液晶ディスプレイの他、有機ELディスプレイなどが考えられるもので、その種類には特に限定はない。さらに、本願発明としての表示駆動用信号処理装置としての構成を備える機器としても、モニタ装置、テレビジョン受像機などの表示装置の他、例えばデジタルスチルカメラ、ビデオカメラなどの撮像装置においてモニタ画面などとして使用される表示デバイスなども含まれるものである。
Claims (8)
- 所定の第1の水平画素数を有する映像信号データと、この映像信号データと同期し、上記第1の水平画素数に応じた所定の周波数を有する一定周期の第1クロックと、を入力する入力手段と、
上記入力手段により入力された上記映像信号データについて、上記第1の水平画素数から、画像表示部が有する水平画素数に適合した上記第1の水平画素数より少ない画素数の第2の水平画素数に変換する水平画素数変換手段と、
上記第2の水平画素数に変換された後の映像信号データと同期すべきもので、上記第1クロックの1周期時間を整数倍したとされる長さの反転間隔を有し、上記反転間隔が、上記第1の水平画素数と上記第2の水平画素数との比に基づいて可変設定される第2クロックを生成する第2クロック生成手段と、
マトリクス状に配列された画素を水平及び垂直方向に所定タイミングで走査するようにして駆動することで画像を表示するようにされ、水平方向の画素駆動については、上記第2クロックに基づいたタイミングで画素へのデータ信号の書き込みを行うようにされる上記画像表示部に対して、上記第2クロックと、上記第2の水平画素数に変換された後の映像信号データに基づく上記データ信号を出力する出力手段と、
上記画像表示部の画素列間における、単位時間あたりの有効なデータ信号書き込み時間の差が一定以下となるようにして、上記画像表示部における水平方向の画素駆動が行われるようにするための画素駆動制御手段と、
を備え、
上記画素駆動制御手段は、
第2クロックに基づくデータ信号書き込み可能時間が最長となる最長書き込み期間について、その有効なデータ信号の書き込み時間が、第2クロックに基づくデータ信号書き込み可能時間が最短となる最短書き込み期間と同じになるように制御する、
表示駆動用信号処理装置。 - 上記第2クロックと同期するようにして、上記出力手段から出力される上記第2の水平画素数に変換された後の映像信号データについて、画素データ単位での出力タイミングを調整する、調整手段を備えることを特徴とする請求項1に記載の表示駆動用信号処理装置。
- 上記調整手段は、上記第2クロックのタイミングに応じて上記第2の水平画素数に変換された後の映像信号データにおける画素データを遅延させる遅延手段を備えて成る、
ことを特徴とする請求項2に記載の表示駆動用信号処理装置。 - 上記画素駆動制御手段は、
上記最長書き込み期間の時間長から上記最短書き込み期間の時間長を差し引いた時間だけ、最長書き込み期間における画素へのデータ信号出力が停止されるようにするためのデータ信号出力制御信号を生成し、このデータ信号出力制御信号に基づいて、上記出力手段からのデータ信号出力を制御するようにされる、
ことを特徴とする請求項1に記載の表示駆動用信号処理装置。 - 上記画素駆動制御手段は、
上記第2クロックの反転間隔の出現パターンについて、1水平走査期間を最小基本単位とする所定期間ごとに変更するようにして上記第2クロックを生成する上記第2クロック生成手段を備えて構成される、
ことを特徴とする請求項1に記載の表示駆動用信号処理装置。 - 上記画素駆動制御手段は、
上記第2クロックの反転間隔の出現パターンについて、1フィールド期間を最小基本単位とする所定期間ごとに変更するようにして上記第2クロックを生成する上記第2クロック生成手段を備えて構成される、
ことを特徴とする請求項1に記載の表示駆動用信号処理装置。 - マトリクス状に配列された画素を水平及び垂直方向に所定タイミングで走査するようにして駆動することで画像を表示するようにされ、水平方向の画素駆動については、上記第2クロックに基づいたタイミングで画素へのデータ信号の書き込みを行うようにされる画像表示部と、
所定の第1の水平画素数を有する映像信号データと、この映像信号データと同期し、上記第1の水平画素数に応じた所定の周波数を有する一定周期の第1クロックと、を入力する入力手段と、
上記入力手段により入力された上記映像信号データについて、上記第1の水平画素数から、上記画像表示部が有する水平画素数に適合した上記第1の水平画素数より少ない画素数の第2の水平画素数に変換する水平画素数変換手段と、
上記第2の水平画素数に変換された後の映像信号データと同期すべきもので、上記第1クロックの1周期時間を整数倍したとされる長さの反転間隔を有し、上記反転間隔が、上記第1の水平画素数と上記第2の水平画素数との比に基づいて可変設定される第2クロックを生成する第2クロック生成手段と、
上記画像表示部に対して、上記第2クロックと、上記第2の水平画素数に変換された後の映像信号データに基づく上記データ信号を出力する出力手段と、
上記画像表示部の画素列間における、単位時間あたりの有効なデータ信号書き込み時間の差が一定以下となるようにして、上記画像表示部における水平方向の画素駆動が行われるようにするための画素駆動制御手段と、
を備え、
上記画素駆動制御手段は、
第2クロックに基づくデータ信号書き込み可能時間が最長となる最長書き込み期間について、その有効なデータ信号の書き込み時間が、第2クロックに基づくデータ信号書き込み可能時間が最短となる最短書き込み期間と同じになるように制御する、
表示装置。 - 所定の第1の水平画素数を有する映像信号データと、この映像信号データと同期し、上記第1の水平画素数に応じた所定の周波数を有する一定周期の第1クロックと、を入力する入力手順と、
上記入力手順により入力した上記映像信号データについて、上記第1の水平画素数から、画像表示部が有する水平画素数に適合した上記第1の水平画素数より少ない画素数の第2の水平画素数に変換する水平画素数変換手順と、
上記第2の水平画素数に変換された後の映像信号データと同期すべきもので、上記第1クロックの1周期時間を整数倍したとされる長さの反転間隔を有し、上記反転間隔が、上記第1の水平画素数と上記第2の水平画素数との比に基づいて可変設定される第2クロックを生成する第2クロック生成手順と、
マトリクス状に配列された画素を水平及び垂直方向に所定タイミングで走査するようにして駆動することで画像を表示するようにされ、水平方向の画素駆動については、上記第2クロックに基づいたタイミングで画素へのデータ信号の書き込みを行うようにされる上記画像表示部に対して、上記第2クロックと、上記第2の水平画素数に変換された後の映像信号データに基づく上記データ信号を出力する出力手順と、
上記画像表示部の画素列間における、単位時間あたりの有効なデータ信号書き込み時間の差が一定以下となるようにして、上記画像表示部における水平方向の画素駆動が行われるようにするための画素駆動制御手順と、
を実行し、
上記画素駆動制御手順は、
第2クロックに基づくデータ信号書き込み可能時間が最長となる最長書き込み期間について、その有効なデータ信号の書き込み時間が、第2クロックに基づくデータ信号書き込み可能時間が最短となる最短書き込み期間と同じになるように制御する、
表示駆動用信号処理方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005327236A JP4561601B2 (ja) | 2005-11-11 | 2005-11-11 | 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 |
TW095140794A TWI343040B (en) | 2005-11-11 | 2006-11-03 | Display driving signal processor, display apparatus and a method of processing display driving signal |
EP06255715A EP1837845B1 (en) | 2005-11-11 | 2006-11-06 | Display driving signal processor, display apparatus and a method of processing display driving signal |
KR1020060109887A KR20070050828A (ko) | 2005-11-11 | 2006-11-08 | 표시 구동용 신호 처리 장치, 표시 장치, 표시 구동용 신호처리 방법 |
US11/595,700 US7859594B2 (en) | 2005-11-11 | 2006-11-09 | Display driving signal processor, display apparatus and a method of processing display driving signal |
CN2006101309319A CN101034543B (zh) | 2005-11-11 | 2006-11-10 | 显示驱动信号处理器、显示设备和处理显示驱动信号的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005327236A JP4561601B2 (ja) | 2005-11-11 | 2005-11-11 | 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007133211A JP2007133211A (ja) | 2007-05-31 |
JP4561601B2 true JP4561601B2 (ja) | 2010-10-13 |
Family
ID=38040324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005327236A Expired - Fee Related JP4561601B2 (ja) | 2005-11-11 | 2005-11-11 | 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7859594B2 (ja) |
EP (1) | EP1837845B1 (ja) |
JP (1) | JP4561601B2 (ja) |
KR (1) | KR20070050828A (ja) |
CN (1) | CN101034543B (ja) |
TW (1) | TWI343040B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5012379B2 (ja) * | 2007-10-01 | 2012-08-29 | ソニー株式会社 | 固体撮像装置及び撮像信号出力回路 |
JP5458556B2 (ja) * | 2008-11-27 | 2014-04-02 | ソニー株式会社 | タイミング調整回路、固体撮像素子、およびカメラシステム |
JP2010200090A (ja) * | 2009-02-26 | 2010-09-09 | Toshiba Corp | 位相補償用クロック同期回路 |
JP5163728B2 (ja) * | 2010-10-13 | 2013-03-13 | セイコーエプソン株式会社 | タイミングジェネレーター、撮影装置、ドットクロック出力方法 |
CN103187034B (zh) | 2011-12-31 | 2015-02-18 | 昂宝电子(上海)有限公司 | 用于驱动发光二极管的信号同步的系统和方法 |
CN105096790B (zh) * | 2014-04-24 | 2018-10-09 | 敦泰电子有限公司 | 驱动电路、驱动方法、显示装置和电子设备 |
KR102510446B1 (ko) | 2016-01-15 | 2023-03-15 | 삼성전자주식회사 | 외부 클락을 이용하여 비디오 동기 신호를 발생시키는 디스플레이 컨트롤러, 이를 포함하는 애플리케이션 프로세서, 및 이를 포함하는 전자 시스템 |
CN106412379B (zh) * | 2016-09-20 | 2019-02-15 | 青岛海信电器股份有限公司 | 实现频率同步的控制方法、装置及液晶电视 |
CN107731193B (zh) * | 2017-11-20 | 2021-01-15 | Tcl华星光电技术有限公司 | 一种用于大尺寸面板的驱动电路及驱动方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305752A (ja) * | 2000-06-14 | 2002-10-18 | Canon Inc | 映像信号処理装置 |
JP2003036066A (ja) * | 2002-05-13 | 2003-02-07 | Sharp Corp | マトリックス型表示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841430A (en) * | 1992-01-30 | 1998-11-24 | Icl Personal Systems Oy | Digital video display having analog interface with clock and video signals synchronized to reduce image flicker |
US5293432A (en) * | 1992-06-30 | 1994-03-08 | Terminal Data Corporation | Document image scanner with variable resolution windows |
JPH0944113A (ja) * | 1995-07-28 | 1997-02-14 | Sony Corp | Lcd駆動用タイミングジェネレータ |
US6023262A (en) * | 1996-06-28 | 2000-02-08 | Cirrus Logic, Inc. | Method and apparatus in a computer system to generate a downscaled video image for display on a television system |
US6078361A (en) * | 1996-11-18 | 2000-06-20 | Sage, Inc | Video adapter circuit for conversion of an analog video signal to a digital display image |
JPH11202839A (ja) | 1998-01-19 | 1999-07-30 | Nec Corp | 映像表示装置 |
US6157376A (en) * | 1998-09-30 | 2000-12-05 | Genesis Microchip, Corp. | Method and apparatus for generating a target clock signal having a frequency of X/Y times the frequency of a reference clock signal |
US7136110B2 (en) * | 2000-06-14 | 2006-11-14 | Canon Kabushiki Kaisha | Image signal processing apparatus |
TW583437B (en) * | 2001-05-29 | 2004-04-11 | Sanyo Electric Co | Display device and its control circuit |
-
2005
- 2005-11-11 JP JP2005327236A patent/JP4561601B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-03 TW TW095140794A patent/TWI343040B/zh not_active IP Right Cessation
- 2006-11-06 EP EP06255715A patent/EP1837845B1/en not_active Expired - Fee Related
- 2006-11-08 KR KR1020060109887A patent/KR20070050828A/ko not_active Application Discontinuation
- 2006-11-09 US US11/595,700 patent/US7859594B2/en not_active Expired - Fee Related
- 2006-11-10 CN CN2006101309319A patent/CN101034543B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305752A (ja) * | 2000-06-14 | 2002-10-18 | Canon Inc | 映像信号処理装置 |
JP2003036066A (ja) * | 2002-05-13 | 2003-02-07 | Sharp Corp | マトリックス型表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101034543A (zh) | 2007-09-12 |
TWI343040B (en) | 2011-06-01 |
US20070109332A1 (en) | 2007-05-17 |
EP1837845A2 (en) | 2007-09-26 |
EP1837845A3 (en) | 2009-09-30 |
TW200733039A (en) | 2007-09-01 |
KR20070050828A (ko) | 2007-05-16 |
CN101034543B (zh) | 2011-01-26 |
JP2007133211A (ja) | 2007-05-31 |
EP1837845B1 (en) | 2013-02-27 |
US7859594B2 (en) | 2010-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4561601B2 (ja) | 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 | |
US9972265B2 (en) | Display apparatus, method of driving display panel using the same and driver for the display apparatus | |
KR100621506B1 (ko) | 표시 장치 | |
KR100424034B1 (ko) | 표시장치의구동회로 | |
JP6563267B2 (ja) | 表示デバイスのドライバ | |
EP1376519A1 (en) | Image display device and driver circuit with resolution adjustment | |
TW200421245A (en) | Device for driving a display apparatus | |
JP2002132224A (ja) | 液晶表示装置および液晶駆動方法 | |
JP2008216436A (ja) | 画像表示装置 | |
JP3472679B2 (ja) | 液晶駆動回路及び液晶表示装置 | |
WO2006095304A1 (en) | Backlighted lcd display devices and driving methods therefor | |
KR920010748B1 (ko) | 액정 매트릭스 패널의 중간조 표시구동 회로 및 중간조 표시방법 | |
JP2008268672A (ja) | 表示装置 | |
KR19980071743A (ko) | 액정 표시 장치 | |
WO2006134853A1 (ja) | 表示装置及びその駆動制御装置、並びに走査信号線駆動方法及び駆動回路 | |
JP2002032061A (ja) | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 | |
JPH07325551A (ja) | 画素配列表示装置 | |
JP2007266872A (ja) | 多重化処理システム | |
JP2008170466A (ja) | 平面表示装置及びその制御方法 | |
JP3230405B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2002341820A (ja) | 表示装置及びその駆動方法 | |
JPH07319420A (ja) | 画素同期装置 | |
JPH0618843A (ja) | 液晶表示装置 | |
JP4788158B2 (ja) | 表示パネル駆動装置、及び表示パネル駆動方法、デジタルカメラ | |
JPH07129125A (ja) | 画素配列表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |