KR20070050828A - 표시 구동용 신호 처리 장치, 표시 장치, 표시 구동용 신호처리 방법 - Google Patents

Abstract

본 발명의 표시 구동용 신호 처리 장치는 입력 수단과, 수평 화소수 변환 수단과, 제2 클록 생성 수단을 포함한다. 표시 장치는 화상 표시부, 입력 수단, 수평 화소수 변환 수단, 제 2 클록 생성 수단, 출력 수단을 포함한다.

표시 구동용 신호 처리 장치, 표시 장치, 표시 구동용 신호 처리 방법

Description

표시 구동용 신호 처리 장치, 표시 장치, 표시 구동용 신호 처리 방법{DISPLAY DRIVING SIGNAL PROCESSOR, DISPLAY APPARATUS AND A METHOD OF PROCESSING DISPLAY DRIVING SIGNAL}

도 1은 본 발명의 실시예로서의 디스플레이 패널 구동계의 전체 구성예를 도시하는 도면.

도 2는 실시예의 디스플레이 드라이버부의 내부 구성예를 도시하는 도면.

도 3은 디스플레이 드라이버부에 있어서의 수평 화소수 변환 처리와, 디스플레이 드라이버부가 생성하는 수평 클록의 타이밍 관계를 주로 하여 도시하는 타이밍 차트.

도 4는 디스플레이 패널의 구조예를 도시하는 도면.

도 5는 디스플레이 패널에서의 화소 데이터의 기록 타이밍 예를, 데이터선 스위치의 온/오프 제어 타이밍으로서 도시하는 타이밍 차트.

도 6은 화소 사이의 휘도차를 해소하기 위한 구동 타이밍 예(수평 클록의 생성예)를 도시하는 타이밍 차트.

기술분야

본 발명은 화상 표시부에 대해 영상 신호에 의해 화상을 표시하기 위한 신호 처리를 실행하는 표시 구동용 신호 처리 장치와 그 방법에 관한 것이다. 또한, 본 발명은 이와 같은 표시 구동용 신호 처리 장치를 구비하여 화상 표시를 행하는 표시 장치에 관한 것이다.

종래기술

근래의 각종의 디스플레이(화상 표시) 장치 등에서는 표시 구동을 위한 신호 처리를 디지털 신호 처리에 의해 행하는 것이 보급되고, 또한, 일반화되고 있는 상황에 있다.

이와 같은 장치에서는 예를 들면 내부에서, 소정 규격의 데이터 인터페이스에 의해 디지털 영상 신호와, 이 디지털 영상 신호와 동기하는 클록의 입출력을 행하도록 되어 있다. 데이터 인터페이스 경유로 디지털 영상 신호와 클록을 입력한 디바이스에서는 클록에 동기한 타이밍에서, 예를 들면 화소 단위로의 디지털 영상 신호에 대한 소요되는 처리를 실행하도록 된다. 이와 같이 하여, 화소 단위에 응한 주기의 클록은 도트 클록이라고 한다.

그러나, 상기한 바와 같이 하여 데이터 인터페이스에 의해 규정되는 도트 클록과, 디스플레이 장치에서의 디스플레이 디바이스가 화상 표시를 위한 화소 구동에 사용하는 도트 클록에서, 그 주파수는 반드시 같은 것으로는 되지 않는다. 이것은 데이터 인터페이스 규격에서 규정되는 도트 클록 등에 의해 정해지는 수평 방향의 화소(도트)수(수평 화소수)와, 실제의 표시 패널에서 구조적으로 설정되는 수평 화소수는 다른 경우가 있는 것에 의한다. 즉, 데이터 인터페이스 규격하에서 정해지는 수평 화소수는 어떤 소정 수로 고정인데 대해, 디스플레이 디바이스의 수평 화소수는 예를 들면 그 화면 사이즈 규격 등에 응하여 변경되어야 하게 된다. 이와 같이 하여, 표시 패널의 수평 화소수는 다양성을 갖는다. 이 때문에, 표시 패널의 수평 화소수를 데이터 인터페이스 규격하에서 정해지는 수평 화소수에 일치시킨다는 설계 사상이 채택되는 일은 거의 없다. 현실에 있어서는 스케일링이라고 불리는 처리에 의해, 데이터 인터페이스 규격에 따른 디지털 영상 신호의 수평 화소를, 디스플레이 디바이스의 수평 화소수로 변환함과 함께, 새롭게, 이 변환된 수평 화소수에 응하여 영상 신호에 동기하도록 된 표시용의 클록도 생성하도록 된다. 그리고, 이 표시용의 클록에 의해, 디스플레이 디바이스에서의 화소의 구동 타이밍을 컨트롤하도록 하고 있다. 이와 같이 하면, 디스플레이 디바이스의 수평 화소수에 응한 적절한 표시 구동 타이밍을 얻을 수 있게 된다. 상기 기술은 일본국특허공개공보 H11-202839호 공보에 개시되어 있다.

이하, 상기한 바와 같은 표시용의 클록을 생성하기 위한 구성으로서는 PLL 회로 등을 이용한 것이 알려져 있다. 그러나, PLL 회로는 상응하게 규모가 큰 회로여서, 표시용의 클록을 생성하기 위해 PLL 회로를 추가하고 있다는 현재 상태의 구성은 기판 레이아웃이나 비용 등의 점에서, 효율적이라고는 할 수 없다.

그래서, 디스플레이 디바이스의 수평 화소수에 관해, 그 데이터 인터페이스 규격에서의 도트 클록의 주파수를 2의 멱승(power)에 의해 승산하여 우수리 없이 나눌 수 있는 클록 주파수에 대응하는 수가 되는 것을 선택한다는 구성을 생각할 수 있다. 이와 같은 구성이라면, 디스플레이 디바이스에 공급하는 클록은 데이터 인터페이스 규격의 도트 클록을 단순하게 1/2분주, 1/4분주하는 등, 2의 멱승의 수에 의해 분주하는 단순한 처리로 얻어지게 되어, PLL 회로는 필요가 없어진다.

그러나, 이 경우에는 디스플레이 디바이스의 수평 화소수가, 상기한 조건의 클록 주파수에 대응한 것으로 한정되게 되고, 이로 인해 디스플레이 디바이스의 화소수 선택의 자유도가 낮아지고, 예를 들면 제품의 베리에이션이 제한된 등이 불편함이 생긴다.

그래서 본 발명은 상기한 과제를 해결하기 위해 발명된 것으로서, 본 발명에 따른 한 실시예에 따른 표시 구동용 신호 처리 장치는 소정의 제1의 수평 화소수를 갖는 영상 신호 데이터와, 상기 영상 신호 데이터와 동기하고, 제1의 수평 화소수에 응한 소정의 주파수를 갖는 일정 주기의 제1 클록을 입력하는 입력 수단과, 이 입력 수단에 의해 입력된 영상 신호 데이터에 관해, 제1의 수평 화소수로부터, 화상 표시부가 갖는 수평 화소수에 적합한 제2의 수평 화소수로 변환하는 수평 화소수 변환 수단과, 제2의 수평 화소수로 변환된 후의 영상 신호 데이터와 동기하여야 할 것으로, 제1 클록의 1주기 시간을 정수배 한 길이의 반전 간격을 가지며, 이 반전 간격이, 제1의 수평 화소수와 제2의 수평 화소수의 비에 의거하여 가변 설정되는 제2 클록을 생성하는 제2 클록 생성 수단과, 매트릭스형상으로 배열된 화소를 수평 및 수직 방향으로 소정 타이밍에서 주사하도록 하여 구동함으로써 화상을 표시하도록 되고, 수평 방향의 화소 구동에 관해서는 제2 클록에 의거한 타이밍에서 화소로의 데이터 신호의 기록을 행하도록 된 화상 표시부에 대해, 제2 클록과, 제2의 수평 화소수로 변환된 후의 영상 신호 데이터에 의거한 데이터 신호를 출력하는 출력 수단을 구비한다.

또한, 본 발명의 다른 특징에 따른 표시 장치는 매트릭스형상으로 배열된 화소를 수평 및 수직 방향으로 소정 타이밍에서 주사하도록 하여 구동함으로써 화상을 표시하도록 되고, 수평 방향의 화소 구동에 관해서는 상기 제2 클록에 의거한 타이밍에서 화소로의 데이터 신호의 기록을 행하도록 된 화상 표시부와, 소정의 제1의 수평 화소수를 갖는 영상 신호 데이터와, 상기 영상 신호 데이터와 동기하고, 상기 제1의 수평 화소수에 응한 소정의 주파수를 갖는 일정 주기의 제1 클록을 입력하는 입력 수단과, 이 입력 수단에 의해 입력된 영상 신호 데이터에 관해, 제1의 수평 화소수로부터, 화상 표시부가 갖는 수평 화소수에 적합한 제2의 수평 화소수로 변환하는 수평 화소수 변환 수단과, 제2의 수평 화소수로 변환된 후의 영상 신호 데이터와 동기하여야 할 것으로 제1 클록의 1주기 시간을 정수배 한 길이의 반전 간격을 가지며, 이 반전 간격이, 제1의 수평 화소수와 제2의 수평 화소수의 비에 의거하여 가변 설정되는 제2 클록을 생성하는 제2 클록 생성 수단과, 화상 표시부에 대해, 제2 클록과, 제2의 수평 화소수로 변환된 후의 영상 신호 데이터에 의거한 데이터 신호를 출력하는 출력 수단을 구비한다.

상기 구성에 있어서, 우선 기본적으로는 대략적으로는 제1 클록에 동기하는 영상 신호 데이터를 입력하여, 상기 영상 신호 데이터의 수평 화소를, 화상 표시부의 수평 화소수로 변환한다. 여기서, 제1 클록은 일정 주기에 의한 소정 주파수를 갖는 것으로 되어 있다. 또한, 수평 화소수가 변환되면, 변환 후의 영상 신호 데이터에 동기할 수 있는 클록의 주파수는 제1 클록과는 다르게 되어 오기 때문에, 변환 후의 영상 신호 데이터와 동기하여야 할 클록으로서, 제2 클록을 생성한다. 그리고, 점(dot) 순차 방식에 의해 수평 방향의 화소의 구동이 행하여지는 화상 표시부에 대해, 수평 화소수 변환 후의 영상 신호 데이터와, 제2 클록을 공급하도록 된다. 화상 표시부는 공급된 영상 신호 데이터와, 상기 제2 클록을 수평 방향 구동의 타이밍 제어를 위한 클록으로서 이용하여 화소 구동을 행함으로써, 입력되는 영상 신호 데이터의 화상을 표시한다.

이와 같은 상황하에서, 본원 발명에서, 상기 제2 클록에 관해, 그 반전 간격은 제1 클록의 1주기 시간을 정수배(본원 발명에서는 1 이상의 정수가 되고, 따라서 자연수가 된다)하여 얻어지는 길이인 것으로 되어 있다. 그리고, 반전 간격마다의 길이를, 제1 클록의 1주기 시간의 몇 배로 설정할 것인지에 관해는 제1의 수평 화소수와 제2의 수평 화소수의 비에 응하여 가변되어야 하는 것으로 하고 있다. 이와 같은 반전 패턴으로 되는 제2 클록은 그 반전 기간이, 제1 클록의 1주기 시간의 정수배가 되는 것이기 때문에, 제1의 수평 화소수와 제2의 수평 화소수의 비가 어떤 값인지에 관계없이, 제1 클록으로서의 신호를 기초로 하여서, 예를 들면 H/L의 출력을 전환하여 가도록 하여 생성할 수 있다. 따라서, 제2 클록은 PLL 회로 등에 의하지 않고, 제1 클록을 입력하는 논리 회로 등으로서의 구성에 의해 생성할 수 있다.

상기한 바와 같이 하여, 제2 클록을 생성함에 있어서, 예를 들면 PLL 회로의 구성이 불필요하게 됨으로서, 제2 클록 생성을 위한 회로는 간이한 것으로 되어, 회로 규모의 축소가 도모되고, 비용 절감에도 이어지는 등의 이점을 얻을 수 있다.

또한, 본원 발명의 제2 클록의 생성에 있어서는 제1의 수평 화소수와 제2의 수평 화소수의 비에 관해 어떤 관계가 필요한지 관한 제한은 특히 없다. 즉, PLL 회로 등이 생략된 것임에도 불구하고, 디스플레이 디바이스의 화소수 선택의 자유도를 방해하지 않는다.

본 발명의 상기 및 다른 구성상의 특징 및 효과는 예시로로 본 발명의 양호한 실시예를 도시하는 첨부 도면과 관련한 상세한 설명으로부터 자명하게 될 것이다.

도 1은 본원 발명에 따른 표시 장치의 표시 패널 구동계의 구성예를 도시하고 있다. 본 실시예에서의 디스플레이 패널 구동계로서는 예를 들면 도시하는 바와 같이 하여, DSP(Digital Signal Processor)(1), 디스플레이 드라이버(2), 및 디스플레이 패널(3)로 이루어지는 것으로 된다.

상기 DSP(1)는 비디오 신호를 대상으로 하여 각종 소요되는 디지털 신호 처리를 시행하기 위한 회로 부위가 된다. 이 DSP(1)의 출력으로서는 우선, RGB의 3원색의 신호 성분으로 이루어지는 데이터 신호, 또는 YUV 등의 휘도 신호 성분 및 색차 신호 성분으로 이루어지는 데이터 신호를, 디지털 비디오 데이터로서 출력하도록 된다. 또한, 이 디지털 비디오 데이터 출력과 함께, 이 디지털 비디오 데이터에 동기한 전송 클록(TCLK)(제1 클록)을 출력한다. 또한, 이 경우에는 디지털 비디오 데이터에 대응하는 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC)도 출력되도록 되어 있다.

상기 디지털 영상 신호, 전송 클록(TCLK), 및 수평·수직 동기 신호(HSYNC·VSYNC)는 디지털 비디오 데이터 입출력을 위한 소정의 데이터 인터페이스 규격에 따른 형식에 의해 DSP(1)로부터 출력되고, 후단의 디스플레이 드라이버부(2)에 대해 입력되도록 되어 있다. 또한, 데이터 인터페이스 규격이나 입출력 디바이스에 따라서는 입출력되는 디지털 비디오 데이터에 대해 수평·수직 동기 신호(HSYNC·VSYNC)가 중첩되도록 하여 포함되는 형식이 되는 경우가 있다.

그런데, 상기 도 1에 도시하는 구성에서는 DSP(1)에 대신하여, A/D 변환기 등에 의해, 소정의 데이터 인터페이스 규격에 따른 디지털 비디오 데이터, 및 전송 클록을 디스플레이 드라이버부(2)에 대해 입력하는 구성으로 되어도 좋다. 본원 발명과의 대응으로서는 디스플레이 드라이버부(2)에서, 입력된 디지털 비디오 데이터와 전송 클록을 이용하어, 디스플레이 패널(3)을 구동하기 위한 신호를 생성하여 출력하는 구성에 특징을 갖는 것이고, 따라서 디스플레이 드라이버(2)에 대해 디지털 비디오 데이터 및 전송 클록을 출력하기 위한 회로부위의 구성, 기능에 관해서는 특히 한정되어야 하는 것이 아니다.

디스플레이 드라이버부(2)는 디스플레이 패널(3)을 표시 구동하기 위한 부위이고, 이 때문에, 입력된 디지털 비디오 데이터, 전송 클록(TCLK)(, 및 수평·수직 동기 신호(HSYNC·VSYNC))를 이용하여, 후단의 디스플레이 패널(3)의 타입, 구조에 적합한 표시용 데이터 신호와, 디스플레이 패널(3)에서의 구동 타이밍을 제어하기 위한 각종 타이밍 신호를 생성하고, 디스플레이 패널(3)에 출력한다.

또한, 이 경우에 있어서 디스플레이 드라이버부(2)로부터 출력되는 표시용 데이터 신호는 RGB마다의 색에 응한 아날로그에 의한 전압치로서의 신호인 것으로 한다. 또한, 표시용 데이터 신호와 함께 출력되는 각종 타이밍 신호로서는 예를 들면 적어도, 수평 방향 주사(데이터선 구동)의 타이밍에 응한 타이밍 클록인 수평 클록(HCK)과, 수직 방향 주사(게이트선 구동)의 타이밍에 응한 타이밍 클록인 수직 클록(VCK)이 출력되게 되어 있다.

또한, 디스플레이 드라이버(2)의 실제로서는 예를 들면 하나의 IC(Integrated Circuit)로서 구성되는 것이지만, 각종 소요되는 부품의 집합으로 이루어지는 구성으로 되어도 좋다.

디스플레이 패널(3)은 소정 종류의 디스플레이 디바이스를 구비하여 구성되고, 상기한 바와 같이 하여 디스플레이 드라이버(2)로부터 입력되는 표시용 데이터 신호와 각종 타이밍 신호를 이용하여 표시를 위한 동작을 실행하도록 된다. 이로써, 디스플레이 패널(3)의 표시 화면상에서, DSP(1)에서 처리되는 영상 신호에 의거한 화상이 표시되게 된다.

여기서, 본 실시예의 디스플레이 패널(3)의 기본적인 구조로서는 수평 및 수직 방향에 따라 이른바 매트릭스형상으로 화소가 배열된 형식의 것으로 된다. 게다가, 수평 방향의 화소 구동의 방식으로서는 1수평 주사 기간마다, 1수평 라인분의 화소를 동시에 구동하는 것은 아니고, 수평 방향에 따라 1화소씩 순차적으로 구동하여 가도록 된 방식을 채용하고 있는 것으로 한다. 또한, 여기서는 이와 같은 화 소의 순차 구동 방식에 관해 점 순차 구동 방식이라고 말하기로 한다.

현재 상태에 있어 점 순차 구동 방식을 채용하는 디스플레이 디바이스로서는 저온 폴리실리콘형 등의 액정 디스플레이, 유기 EL(Electro Luminescence) 디스플레이 등을 들 수 있다. 본원 발명하에서는 디스플레이 패널(3)로서는 점 순차 구동 방식의 것이라면 특히 한정하여야 할 것은 아니다만, 여기서는 액정 디스플레이를 채용하고 있는 것으로 한다.

도 2는 디스플레이 드라이버(2)의 내부 구성예를 도시하고 있다.

도 1에 의해 설명한 바와 같이, DSP(1)로부터 디스플레이 드라이버(2)에 대해서, 디지털 비디오 데이터와, 이에 동기한 전송 클록(TCLK)이 입력된다. 또한, DSP(1)는 디지털 비디오 데이터와는 독립한 신호로서, 또는 디지털 비디오 데이터에 중첩된 형식에 의해, 수평·수직 동기 신호(HSYNC·VSYNC)가 입력된다.

우선, 디스플레이 드라이버(2)에 입력되는 디지털 비디오 데이터는 RGB 각 색의 신호 성분 또는 YUV의 신호 성분으로 이루어지는 것임은 앞서 설명하였지만, 그 형식은 이들의 신호 성분의 데이터가 소정 규칙에 따라 시리얼로 배열된 것으로 되어 있다. 그래고, 디스플레이 드라이버(2)에서는 입력된 디지털 비디오 데이터에 관해, 우선, S(시리얼)/P(패럴렐) 변환부(21)에 의해, 패럴렐 형식의 데이터 신호로 변환한다. 즉, 시리얼 형식에 의해 입력된 디지털 비디오 데이터를, R, G, B 각 색마다의 데이터 신호, 또는 Y(휘도 신호)와, U, V의 각 색차 신호 성분마다의 데이터 신호로 분리하여 병렬적으로 출력시키는 것이다.

S/P 변환부(21)로부터 출력된 패럴렐 형식의 데이터 신호는 필터(22)에 입력 된다. 필터(22)는 예를 들면 후단에서 실행되는 화소수 변환 처리시에 생기는 반환 노이즈(왜곡)가 생기지 않도록 하기 위해, 입력된 데이터 신호에 관해 소정의 대역 성분을 제거하고, 스케일링 처리부(23)에 출력한다.

이 경우의 스케일링 처리부(23)는 스케일러(24)와 지연 처리부(25)로 이루어지게 된다.

스케일러(24)는 입력된 데이터 신호의 수평 화소수를 변환한다. 스케일링 처리부(23)(스케일러(24))에 대해 패럴렐로 입력된 데이터 신호는 DSP(1)로부터 출력되는 데이터 인터페이스 규격의 디지털 비디오 데이터를 기초로 하는 것이고, 따라서 이들 데이터 신호의 수평 화소수로서도, 상기 데이터 인터페이스 규격의 디지털 비디오 데이터에 대응한 것으로 되어 있다. 한편으로, 디스플레이 패널(3)은 예를 들면, 그 사양 구성 등에 응하여 정해진 수평 화소수를 갖는 것으로서, 데이터 인터페이스 규격의 디지털 비디오 데이터의 것과는 다른 것으로 되는 것이 일반적이다. 본 실시예로서도, 양자에 있어서의 수평 화소수는 다른 것으로 한다.

이와 같이 하여, 데이터 인터페이스 경유 등으로 표시 구동계에 입력되는 비디오 신호 형식 단계에서의 수평 화소수와, 표시 구동계에 의해 구동되는 디스플레이 디바이스 사이에서의 수평 화소수가 다른 경우에는 비디오 신호의 수평 화소수가, 디스플레이 디바이스의 수평 화소수가 되도록 하여줄 필요가 있다. 이를 위한 신호 처리는 화소수 변환, 또는 스케일링 등으로 불린다. 스케일러(24)는 입력된 데이터 신호에 관해, 그 수평 화소를, 디스플레이(3)의 수평 화소수로 변환하기 위한 신호 처리를 실행한다. 또한, 이와 같은 화소수 변환의 처리 그 자체에 관해서 는 예를 들면, 선형 보간, 또는 큐빅 보간 등의 보간 처리의 기술을 적용한, 종래부터 알려져 있는 수법, 방식을 채용하면 좋다.

지연 처리부(25)는 스케일러(24)에 의해 화소수 변환된 후의 데이터 신호에 관해, 1화소 단위에 대응하는 데이터(화소 데이터)를 대상으로 하여, 그 출력 타이밍을 소정 시간분 지연시키는 지연 처리를 행한다.

예를 들면, 종래에는 데이터 신호에 의해 점 순차 구동 방식의 디스플레이 디바이스를 구동하는 경우, 예를 들면 1수평 주사 기간에서 하나의 화소를 구동하는 시간은 균등하게 되는 것이 통상이다. 즉, 가장 간단한 사고방식으로서는 1수평 주사 기간으로서 시간 길이를 수평 화소수(즉 디스플레이 디바이스의 수평 화소수)에 의해 등분할하여 얻어지게 되는 시간을, 1화소분의 구동 시간에 할당하도록 하는 것이다.

그러나, 본 실시예에서는 후술하는 바와 같이 하여, 수평 클록(HCK)(HCK1, 2)에 의해 컨트롤되는 1화소마다의 구동 시간은 균일하지 않고, 적절히 가변되는 것으로 된다. 그래서, 이와 같은 화소의 구동 타이밍에 대응하여서는 데이터 신호를 이룬다고 되는 화소 데이터의 출력 타이밍으로서도, 일정 기간마다가 아니라, 상기한 가변의 구동 시간에 응한 적절한 타이밍에서 전송되도록 할필요가 있다. 지연 처리부(25)는 이와 같은 화소 데이터의 전송 타이밍을 얻을 수 있도록 하여, 후술하는 타이밍 제너레이터(34)의 제어에 응하여 데이터 신호를 지연시키기 위해 마련된다.

또한, 보충으로서 설명하여 두면, 본 실시예의 비교에서는 종래의 스케일링 처리부(23)로서의 구성은 지연 처리부(25)를 생략한 스케일러(24)만의 구성으로 되면 좋게 된다.

지연 처리부(25)에서의 지연 처리를 경유하여 스케일링 처리부(23)로부터 출력된 데이터 신호는 RGB의 색 신호 성분마다의 형식이라면, 그대로 비디오 신호 처리부(26)에 입력된다. 또한, 예를 들면 YUV의 휘도 신호와 색차 신호 성분으로 이루어지는 형식이라면, 일단, RGB 변환 처리부(27)에 입력되고, 여기서 R, G, B의 색 신호 성분마다의 데이터 신호의 형식으로 변환되고 나서, 비디오 신호 처리부(26)에 대해 입력시키도록 한다. 또한, 이 RGB 변환 처리부(27)로서의 변환 처리에는 지금까지 주지되고 있는 기술이 채용되면 좋다.

비디오 신호 처리부(26)에서는 입력된 R, G, B의 색 신호 성분에 의한 데이터 신호를 대상으로 하여, 주로, 디스플레이 패널(3)에 대해 화상으로서 표시 출력한 때에 있어서의 표시 화질 조정 등을 위한 신호 처리를 실행한다. 예를 들면, 부라이트네스(밝기) 조정, 콘트라스트 보정, 감마 보정 등의 처리를 실행한다.

비디오 신호 처리부(26)에 신호 처리가 시행된 R, G, B의 각 데이터 신호는 각각, DAC(디지털-아날로그 변환기)(28), DAC(29), DAC(30)에 입력되어, 아날로그의 전압치로 변환되고, 또한, 증폭기(31, 32, 33)에 의해 증폭되어 디스플레이 패널(3)에 대해 입력된다.

또한, DSP(1)로부터 디스플레이 드라이버부(2)에 대해 입력되는 디지털 비디오 데이터의 수평·수직 동기 신호(HSYNC·VSYNC)는 이것이 디지털 비디오 데이터와 분리된 형식인 경우에는 디스플레이 드라이버부(2)에서의 타이밍 제너레이 터(34)에 대해, DSP(1) 측으로부터 직접적으로 입력된다. 이에 대해, 디지털 비디오 데이터에 중첩되는 형식인 경우에는 S/P 변환부(21)에서 시리얼 형식로 변환된 후의 데이터 신호를 동기 분리 회로(35)에 입력하고, 여기서, 데이터 신호로부터 수평·수직 동기 신호(HSYNC·VSYNC)를 분리 추출하고 나서, 타이밍 제너레이터(34)에 대해 입력하도록 된다.

또한, 이들 디지털 비디오 데이터, 및 수평·수직 동기 신호(SYNC·VSYNC)와 함께, DSP(1)로부터 디스플레이 드라이버부(2)에 대해 입력된 전송 클록(TCLK)도, 타이밍 제너레이터(34)에 대해 입력하도록 된다.

타이밍 제너레이터(34)에서는 상기한 바와 같이 하고 입력되는 전송 클록(TCLK), 및 수평·수직 동기 신호(HSYNC·VSYNC)를 이용하여, 디스플레이 패널(3)에서 화소를 구동하는데 필요하게 되는 각종의 타이밍 신호를 생성하고, 디스플레이 패널(3)에 대해 출력하도록 된다. 본 실시예에서는 이 타이밍 신호로서, 수평 클록(HCK), 수직 클록(VCK)이 포함된다. 전술한 바와도 같이, 수평 클록(HCK)은 디스플레이 패널(3)에서 수평 방향 주사(데이터선 구동)를 위한 타이밍 클록으로서 사용되고, 수직 클록(VCK)은 수직 방향 주사(게이트선 구동)를 위한 타이밍 클록으로서 사용된다.

도 3의 타이밍 차트는 상기 도 2에 의해 설명한 구성의 디스플레이 드라이버부(2)에서의 동작으로서, 수평 방향의 화소 구동에 대응한 동작예를 도시하고 있다.

우선, 도 3(a) (b)에는 DSP(1)측으로부터 디스플레이 드라이버부(2)에 입력 되는 전송 클록(TCLK)과, 이 전송 클록(TCLK)에 동기하는 디지털 비디오 데이터(여기서는 입력 비디오 데이터라고도 한다)가 도시된다. 여기서는 입력 비디오 데이터로서는 1수평 라인이, 720화소(도트 : dot)가 되는 형식인 것으로 하고 있다. 즉, 데이터 인터페이스 규격에 따른 비디오 데이터의 형식으로서, 수평 화소수=720인 것으로 하여 규정되어 있다. 이에 대응하여, 도 3(b)에서는 화소 데이터마다에 대해, 그 배열순에 응하여 1 내지 720까지의 번호를 붙이도록 하여, 디지털 비디오 데이터를 도시하고 있다. 여기서는 각각의 화소 데이터에 관해, 번호마다, 화소 데이터(1 내지 720)와 같이 하여 지시하는 것으로 한다. 이 점에서는 다음에 설명한 도 3(c) (d)의 단순 스케일링 후의 데이터 신호, HCK에 동기 후의 데이터 신호에 대해서도 마찬가지인 것으로 한다.

도 3(b)의 전송 클록(TCLK)은 1주기 시간(1mck)이 동등한 일반적인 클록이고, 이 경우에는 예를 들면 13.5MHz의 주파수인 것으로 되어 있다. 그리고, 도 3(a)의 입력 비디오 데이터는 이 경우에는 전송 클록(TCLK)의 상승마다의 타이밍에서 화소 데이터가 전환되도록 하여 동기하는 것으로 되어 있다.

이 경우에, 디스플레이 패널(3)의 수평 화소수는 320인 것으로 한다. 따라서, 도 2에서의 스케일러(24)에서는 입력되는 데이터 신호의 수평 화소수에 관해, 상기 720으로부터 320으로 변환하도록 구성된다. 즉, 스케일러(24)는 화소수 비율로서 720 : 320=9 : 4에 대응한 보간 처리 등을 실행함으로써, 화소수 변환을 실행한다. 이와 같이 하여, 스케일러(24)에 의해 화소수 변환한 단계에서 얻어지는 데이터 신호에 있어서의 화소 데이터(1 내지 320)의 타이밍으로서는 도 3(c)와 같이 된다.

전술한 바와도 같이, 스케일링 처리부(23)에서 스케일러(24)는 단순하게, 보간 처리 등에 의해 수평 화소수 변환의 처리를 실행할 뿐으로 되어 있다. 따라서 이 스케일러(24)에 의해 화소수 변환 처리된 단계의 데이터 신호를 화소 데이터의 시퀀스로서 본 경우에는 상기 도 3(c)에 도시되는 바와 같이 하여, 1수평 라인에 대응하는 시간(1수평 주사 기간)을 320등분하여 얻어지는 기간(1hmck)마다 화소 데이터(1 내지 320)가 배열되는 형식으로서 볼 수 있다.

예를 들면 종래에는 상기 도 3(c)에 도시되는 화소 데이터의 타이밍에 대응시켜서, 디스플레이 패널(3)에 대해 공급하여야 할 수평 클록(HCK)을 생성하는 것으로 하였다. 즉, 수평 클록(HCK)으로서는 1수평 주사 기간의 시간 길이와, 변환 처리 후의 수평 화소수에 의거하여 정해지는 소정 주파수로, 일정 주기가 되도록 하여 생성하는 것으로 된다.

이에 대해, 본 실시예로서는 이후 기술하는 바와 같이 하여, 예를 들면 도 3(e) 또는 도 3(f)에 도시하는 바와 같이 하여, 주기가 일정하지가 않은 수평 클록(HCK)을 생성한다.

여기서, 도 3(e)는 1상(相) 클록으로 한 경우의 수평 클록(HCK)을 도시하고, 도 3(f)는 2상 클록으로 한 경우의 수평 클록(HCK)을 도시하고 있다. 우선, 도 3(e)의 1상 클록을 예로 하여, 도 3(d)를 아울러서 참조하면서, 본 실시예의 수평 방향에 있어서의 화소 구동 타이밍과, 이에 응한 수평 클록(HCK)의 개념을 설명한다.

이 경우에 있어서의, 스케일러(24)에 의해 화소수 변환 처리가 행하여지기 전후의 수평 화소수의 비율은 상기한 바와 같이 720 : 320=9 : 4이다.

이것은 화소수 변환 처리 후의 데이터 신호로서는 화소수 변환 처리 전의 데이터 신호의 화소 데이터가 9개 연속하는 단위 기간(T)마다, 4개가 연속하는 화소 데이터를 할당하도록 하면 좋은 것을 의미한다. 이 할당 방식으로서, 상기 단위 기간(T)에 4개의 화소 데이터마다의 기간이 균등하게 되도록 하면, 도 3(c)가 된다.

한편으로, 상기 단위 기간(T)을, 전송 클록(TCLK)의 1주기 시간(mck)을 최소 기본 단위로 하여, 이 최소 기본 단위가 9회 연속하는 기간인 것으서 보는 것이라고 한다. 게다가, 단위 기간(T)에 관해, mck의 정수배를 기초로 하여 형성되는 기간에 의해 4분할한다고 하면,

9=3+2+2+2

로 나타내는 것에 의거하여, 단위 기간(T)(9mck)에 할당하는 화소수 변환 처리 후의 4 화소 데이터의 기간으로서, 3mck, 2mck, 2mck, 2mck(합계 9mck)의 조합으로 이루어지는 기간을 할당 가능하다는 것이 도출된다.

도 3(d)는 상기한 할당 방식에 의거한 수평 화소수 변환 처리 후의 데이터 신호의 예가 나도시되어 있다.

즉, 도 3(b)에서의 최초의 단위 기간(T)에 대응하여서는 도 3(d)에 도시되는 신호 데이터에서는 화소 데이터(1 내지 4)의 4개의 화소 데이터가 할당되어 있다. 게다가, 우선, 화소 데이터(1)에 관해서는 3mck의 기간이 설정되고, 남는 화소 데이터(2, 3, 4)마다 2mck의 기간을 할당하고 있다. 이후도 마찬가지로 하여, 나머지 79의 단위 기간(T)마다에서, 화소수 변환 처리 후의 연속하는 4개의 화소 데이터에 대해 3mck, 2mck, 2mck, 2mck의 각 기간을 할당하여 가도록 된다.

그러면, 본 실시예의 수평 클록(HCK)으로서는 상기 도 3(d)에 도시하는 화소 데이터의 기간에 일치하는 화소의 데이터 기록 타이밍을 얻을 수 있는 파형 패턴이어야 하게 된다.

그래서, 1상의 수평 클록(HCK)의 경우라면, 그 상승 에지의 타이밍을 데이터 기록 시작 타이밍으로 하였을 때는 도 3(e)에서의 최초의 단위 기간(T)에 도시되는 바와 같이, 화소수 변환 전의 화소 데이터(1)(도 3(b))에 대응하는 최초의 1mck의 기간과, 화소수 변환 전의 화소 데이터(4)에 대응하는 1mck의 기간과, 화소수 변환 전의 화소 데이터(6)에 대응하는 1mck의 기간과, 화소수 변환 전의 화소 데이터(8)에 대응하는 1mck의 기간을 각각 H레벨로 하고, 나머지 화소수 변환 전의 화소 데이터(2, 3, 5, 7)에 대응하는 1mck의 기간을 L레벨로 한다. 또한, 나머지 79의 단위 기간(T)마다에서도, 예를 들면 같은 패턴에 의해 H레벨 기간과 L레벨 기간을 설정한다.

즉, 이 1상의 수평 클록(HCK)으로서는 1mck 기간분의 H레벨과, 이에 계속되는 L레벨의 기간을 1주기로서 생각하면, 이 1주기의 시간을, 할당하여야 할 mck의 정수배의 기간에 응하여 가변하고 있다는 것을 말할 수 있다. 게다가, 1주기 시간을 가변하는데 있어서는 선두의 H레벨의 반전 간격은 1mck로 고정으로 하고, 계속되는 L레벨의 반전 간격을 1mck와 2mck와의 사이에서 가변 설정하도록 하고 있다.

이와 같은 패턴의 수평 클록(HCK)으로 함으로써, 하나의 단위 기간(T)은 수 평 클록(HCK)의 상승 에지에 의해, 3mck, 2mck, 2mck, 2mck의 시퀀스로 분할되게 된다.

상기 도 3(d)에 도시하는 수평 클록(HCK)을 2상으로 한 경우에는 도 3(f)와 같이 된다. 즉, 1단위 기간 내에서의 클록의 반전 간격에 관해 3mck, 2mck, 2mck, 2mck의 조합으로서, 상호 반전되는 파형에 의한 2개의 수평 클록(HCK1, HCK2)를 생성하여 출력시키도록 한다. 이와 같이 하여 생성한 2상의 수평 클록(HCK1, HCK2)에서는 H레벨부터 L레벨, 및 L레벨부터 H레벨로의 반전 타이밍이 화소로의 데이터 기록 시작 타이밍이 된다. 이와 같이 하면, 1상의 수평 클록(HCK)과 같은 구동 타이밍을 얻을 수 있다. 또한, 본 실시예의 표시 구동계에 있어서, 실제로 수평 클록(HCK)으로서 1상과 2상의 어느쪽을 채용할 것인지에 관해는 현실에 있어서의 설계상의 조건, 사양 등에 응하여 결정되면 좋은 것이다.

그런데, 상기한 바와 같이 하여, 본 실시예의 수평 클록(HCK)(HCK1, 2)은 그 주기, 반전 간격이 균등하지가 않다. 도 2의 스케일링 처리부(23)에서의 지연 처리부(25)는 이와 같이 하여 주기가 균등하지 않은 수평 클록(HCK)(HCK1, 2)에, 데이터 신호가 화소 데이터 단위로 적정하게 동기할 수 있도록 하기 위해 마련된다.

예를 들면, 스케일러(24)에 의해 단순하게 화소수 변환이 행하여진 단계에서의 화소 데이터의 출력 타이밍은 도 3(c)에 도시되는 바와 같이 하여, 1단위 기간을 4 등분한 1hmck로 균등한 것이 된다. 상기 도 3(c)의 화소 데이터의 출력 타이밍과, 도 3(e) (f)에 도시하는 본 실시예의 수평 클록(HCK)(HCK1, 2)의 타이밍을 비교하면 알 수 있는 바와 같이, 예를 들면 단위 기간(T)에 있어서의 2번째 이후의 화소 데이터의 시작 타이밍은 수평 클록(HCK)(HCK1, 2)에 대해 선행하여 버린다. 즉, 도 3(c)에 도시하는 그대로의 화소 데이터의 출력 타이밍에서는 수평 클록(HCK)(HCK1, 2)과 동기할 수가 없다.

그래서, 도 3(d)에서의 최초의 단위 기간(T)에 도시되는 바와 같이 하여, 예를 들면 화소 데이터(2)는 화소 데이터(1)의 출력 시점부터 3mck를 경과한 시점이 되도록 지연시키고, 또한, 화소 데이터(3)는 화소 데이터(2)의 출력 시점부터 2mck를 경과한 시점이 되도록 지연시키고, 화소 데이터(4)는 화소 데이터(3)의 출력 시점부터 2mck를 경과한 시점이 되도록 지연시키도록 하고, 이후도 마찬가지로 하여, 소요되는 mck의 정수배의 지연 시간을 주도록 하여 화소 데이터의 출력 타이밍을 제어하도록 된다. 이로써, 본 실시예의 수평 클록(HCK)(HCK1, 2)과 동기한 각화소 데이터의 출력 기간을 얻을 수 있게 된다.

또한, 지연 처리부(25)에서의 화소 데이터의 출력 타이밍은 타이밍 제너레이터(34)에 의해 제어된다. 타이밍 제너레이터(34)는 예를 들면 지연 처리부(25)에 대해, 자신이 생성한 클록(HCK)(HCK1, 2)에 응한 화소 데이터의 전환 타이밍 신호를 출력한다. 지연 처리부(25)는 이 타이밍 신호의 입력에 응하여 화소 데이터의 출력을 시작하고, 다음의 타이밍 신호를 얻어질 때까지는 그 출력을 계속시키도록 한다. 그리고, 타이밍 신호가 새롭게 얻어지면, 다음의 화소 데이터의 출력으로 전환하도록 된다.

본 실시예에서는 상기한 바와 같이 하여, 디스플레이 드라이버부(2)에 의해, 입력되는 비디오 데이터에 관한 수평 화소수 변환과, 변환 후의 비디오 데이터(데 이터 신호)에 동기시켜야 할 수평 클록(HCK)(HCK1, 2)을 생성하도록 되어 있다.

여기서, 1상의 수평 클록(HCK)은 1주기에 있어서의 H레벨의 반전 간격이 1mck(전송 클록(TCLK)의 1주기 시간)로 고정으로 된 다음, L레벨의 반전 간격이 mck의 정수배에 의해 가변되는 파형으로 된다. 또한, 2상의 수평 클록(HCK1, HCK2)은 H/L의 반전 간격에 관해, 각각, mck의 정수배에 의해 가변된 파형으로 되어 있다. 따라서, 본 실시예의 수평 클록은 1상, 2상의 어느것에 대해서도, 1mck를 1주기 시간으로 하는 전송 클록(TCLK)을 기초로 하여, H/L레벨의 출력을 소요되는 패턴으로 변화시켜 감으로써 생성할 수 있다. 이로써, 실제로 타이밍 제너레이터(34)에 구비하여야 할 수평 클록 생성을 위한 구성으로서는 예를 들면 전송 클록(TCLK)을 클록(CL)으로서 입력하여 동작하는 간이한 논리 회로 등의 조합에 의해 실현하는 것이 가능해진다.

종래에는 수평 방향의 화소 구동당, 1화소당의 구동 시간에는 예를 들면 1수평 주사 기간을 수평 화소수에 의해 등분할하여 얻어지는 균등한 시간을 주도록 되어 있다. 이 경우, 변환 전의 수평 화소수와 변환 후의 수평 화소수의 관계가, 예를 들면 2의 멱승 등이 되지 않는 한은 별도, PLL 회로를 마련하고, 이 PLL 회로에 의해, 변환 처리 전의 수평 화소수에 응한 주기의 수평 클록을 생성하도록 되어 있다.

반면에, 본 실시예라면, 변환 처리 전과 후에서의 화소수의 비에 관계 없이, 화소 구동을 위한 수평 클록에 관해, 상기한 바와 같이, 간이한 논리 회로 등에 의해 생성할 수 있기 때문에, PLL 회로는 불필요하게 된다. PLL 회로와, 본 실시예에 서 구비하여야 할 수평 클록 생성을 위한 구성을 비교하면, 그 회로 규모는 본 실시예쪽이 작아도 되게 것이고, 그 만큼의 비용 절감, 회로 기판 사이즈의 축소 등이 도모되게 된다.

또한, PLL 회로에 의해 수평 클록을 생성하는 경우에는 화소수 변환 처리 전의 전송 클록과의 동기성이 상실되기 때문에, 이것을 흡수하기 위해, 예를 들면 FIFO(Fist In First Out)에 의해 데이터 신호를 입출력시키는 메모리가 필요하게 되는 것이 일반적이지만, 본 실시예에서는 화소수 변환 처리 전의 전송 클록(TCLK)을 이용하여 수평 클록이 생성되기 때문에, 변환 처리 전과 후에서 동기성이 유지되어서, 상기한 메모리도 불필요하게 된다. 이 점에서도, 상기한 이점이 더욱 조장된다.

또한, 본 실시예로서는 수평 클록의 1주기 시간 또는 반전 기간이 가변되는 것에 대응하여, 데이터 신호를 화소 데이터 단위로 지연시키는 지연 처리부(25)로서의 구성을 필요로 하지만, 예를 들면 PLL 회로 및 상기 FIFO 타입의 메모리를 실장하는 것에 비교하면, 그 회로 규모는 휠씬 작아도 된다.

또한, 본 실시예로서는 변환 처리 전과 후에서의 화소수의 비가 어떠한 것이라도, 예를 들면 PLL 회로 등을 필요로 하는 일 없이, 도 3에 의해 설명한 사고방식에 의거하여, 전송 클록(TCLK)을 기초로 하여, 화소 구동을 위한 수평 클록을 생성할 수 있다. 따라서, 다른 견해로 하면, 본 실시예로서는 수평 클록 생성을 위해 PLL 회로를 구비하지 않는 구성이면서, 변환 처리 후의 화소수에 관해 특히 제한은 없어지는 것이여서, 디스플레이 패널(3)의 화소수 선택의 자유도를 방해하지 않는 다는 이점도 얻어지는 것이다.

계속해서, 이전의 설명과 같이 하여 디스플레이 드라이버부(2)에서 생성되는 데이터 신호와 수평 클록(HCK)(HCK1, 2)에 의거하여, 디스플레이 패널(3)에 내부에서 실행되는 수평 방향의 화소 구동의 동작예에 관해, 도 4 및 도 5를 참조하여 설명한다.

우선, 도 4는 본 실시예의 디스플레이 패널(3) 내부의 회로 구성예를 도시하고 있다. 여기서의 디스플레이 패널(3)의 기본적인 구성으로서는 점 순차 구동 방식을 채용하는 액정 디스플레이 디바이스인 것으로 한다. 또한, 이 도면에서는 설명의 편의상, R, G, B중, 하나의 색의 데이터 신호에 대응한 구성을 빼내어서 도시하고 있다. 실제로는 이 도면에 도시되는 구성이, R, G, B마다의 색 신호에 대응하고 구비된다.

상기 도면에 도시하는 바와 같이, 디스플레이 패널(3)에서는 하나의 표시 화소에 대응하는 화소 셀 구동 회로(Px)가 소요 수 준비되고, 이들이 매트릭스형상으로 배열된다. 하나의 화소 셀 구동 회로(Px)는 화소 스위치(Q), 화소 용량(C)를 구비하여 형성된다. 화소 스위치(Q)는 예를 들면 FET(전계효과 트랜지스터)로서의 구조를 갖고 있다. 화소 스위치(Q)는 예를 들면 그 게이트가 소정의 1개의 게이트선(G)에 대해 접속되고, 드레인이 소정의 1개의 데이터선(D)과 접속되도록 되어 있다. 화소 스위치(Q)의 소스는 화소 용량(C)과 접속된다.

이와 같은 상태에서, 여기서는 도시하고 있지 않지만, 화소 셀 구동 회로(Px)가 매트릭스형상으로 배열된 평면부에 대해서는 예를 들면 소정의 공통 전위 가 인가되는 공통 전극이 형성된 기판이, 액정층을 사이에 두고 대향하도록 하여 배치된다.

게이트선(G(m), G(m+1) ‥‥)은 각각이 1수평 라인에 대응하여 마련되고, 상기한 바와 같이 하여, 1수평 라인분의 화소 셀 구동 회로(Px)의 화소 스위치(Q)의 게이트가 접속된다. 이들의 게이트선(G)은 여기서는 도시하지 않은 수직 주사 회로에 의해 주사가 행하여진다. 수직 주사 회로는 주지하는 바와 같이 하여, 시프트 레지스터 등을 구비하여 형성됨으로써, 후술하는 바와 같이 하여, 게이트선에 대해, 순차적으로 게이트 전압을 인가해 가도록 된다.

또한, 수평 주사 회로(40)는 점 순차 구동 방식으로 되는 것에 대응하여 다음과 같은 구성이 채택되고 있다.

수평 주사 회로(40)에서는 우선, 데이터선(D(n), D(n+1) … D(n+5) …)마다에 응한 시프트 회로부(RG(n), RG(n+1) … RG(n+5) …)를 시리얼로 접속하여 이루어지는 것으로 된다 시프트 레지스터(41)가 구비된다. 또한, 마찬가지로 하여, 시프트 회로부(RG(n), RG(n+1) … RG(n+5) …)마다에 응하여, 데이터선 스위치(HSW(n), HSW(n+1) … HSW(n+5) …)가 구비된다.

이 경우의 시프트 레지스터(41)에는 도시하는 바와 같이 하여, 2상의 수평 클록(HCK1, HCK2)이 입력된다. 그리고, 시프트 레지스터(41)에서의 시프트 회로부(RG)의 각 출력은 대응하는 데이터선 스위치(HSW)에 대해 온/오프 컨트롤 신호로서 입력되도록 되어 있다.

또한, 데이터선 스위치(HSW(n), HSW(n+1) … HSW(n+5) …)의 일단은 디스플 레이 드라이버부(2)로부터 출력되는 데이터 신호의 라인에 대해 공통으로 접속된다. 이 라인에 공급되는 데이터 신호는 도 3(d)에서 설명한 것으로 되고, 수평 클록(HCK1, HCK2)에 동기한 것으로 되어 있다. 데이터선 스위치(HSW(n), HSW(n+1) … HSW(n+5) …) 의 타단은 각각이 대응하는 데이터선(D(n), D(n+1) … D(n+5) …)과 접속된다.

이와 같이 하여 형성되는 디스플레이 패널(3)에 의한 화상 표시시의 동작은 다음과 같이 된다.

우선, 게이트선(G(m), G(m+1) … )에 대해서는 도 4에서는 도시되지 않은 수직 주사 회로에 의한 주사가 행하여진다. 즉, 게이트선(G(m)→G(m+1)→ …)의 순서로, 1수평 주사 기간마다의 타이밍에서, 수직 방향에 따라 게이트선을 선(線)순차적으로 주사한다. 게이트선에는 주사가 행하여지고 있는 때에는 화소 스위치(Q)를 온으로 하도록 하여 구동하기 위한 게이트 전압이 인가되고, 그 게이트선에 대해 게이트가 접속되어 있는 화소 스위치(Q)는 전부 온 상태가 된다. 주사가 행하여지지 않는 때에는 게이트선에는 화소 스위치(Q)를 오프로 하는 전위가 나타나기 때문에, 그 게이트선에 접속되는 화소 스위치(Q)는 전부 오프가 된다.

그리고, 하나의 게이트선이 주사된 기간(1수평 주사 기간) 내에서, 수평 주사 회로(40)는 도 5에 도시되는 바와 같이 하여, 데이터선 스위치(HSW(n), HSW(n+1) … HSW(n+5) …)에 대한 온/오프 제어를 행하도록 동작한다.

즉, 수평 주사 회로(40)에서의 시프트 레지스터(41)에는 예를 들면, 도 5(a)에 도시되는 수평 클록(HCK1, HCK2)이 입력된다. 이 수평 클록(HCK1, HCK2)은 도 3(f)에 의해 설명한 것과 같은 파형 패턴을 갖고 있는 것으로 된다. 그리고, 이 수평 클록(HCK1, HCK2)의 입력에 응하여 시프트 레지스터(41)가 동작하는 결과, 데이터선 스위치(HSW(n), HSW(n+1) … HSW(n+5) …)는 도 5(b) 내지 (g)에 도시하는 바와 같이 하여, 온/오프 타이밍이 컨트롤된다. 또한, 이들 도 5(b) 내지 (g)에 도시되는 온/오프 패턴은 시프트 회로부(RG(n), RG(n+1) … RG(n+5) …)의 출력의 H/L레벨의 패턴으로서도 볼 수 있다.

도 4의 구성으로부터 이해되는 바와 같이, 데이터선 스위치(HSW)가 오프인 상태에서는 대응하는 데이터선과 데이터 신호의 라인이 절단되는 것으로 되기 때문에, 그 데이터선에는 데이터 신호로서의 전압치는 인가되는 일이 없다. 이에 대해, 데이터선 스위치(HSW)가 온 상태가 되고, 대응하는 데이터선과 데이터 신호의 라인이 접속되면, 그 데이터선에는 데이터 신호로서의 전압치가 인가되게 된다.

구체적으로 도 5에서는 우선, 3mck의 반전 기간에 의한 수평 클록(HCK1, HCK2)에 의해, 데이터선 스위치(HSW(n))가, 3mck분의 기간에 의해 온 상태가 된다. 이 때, 데이터 신호의 라인에는 수평 클록(HCK1, HCK2)에 동기한 데이터 신호로서, 하나의 화소 데이터에 응한 전압치가 3mck분의 기간에 걸쳐서 출력되고 있고, 이 전압치가, 데이터선 스위치(HSW(n))를 통하여 데이터선(D(n))에 인가된다. 이로써, 이 때 주사하고 있는 게이트선과, 데이터선(D(n))과의 교점에 있게 되는 하나의 화소 셀 구동 회로(Px)에서의 화소 스위치(Q)를 통하여 화소 용량(C11)에 전하가 축적되게 된다. 즉, 하나의 화소에 대한 데이터의 기록이 행하여진다. 그리고, 이와 같이 하여 기록된 데이터에 응하여, 그 위치에 대응하는 액정층의 액정이 여기된 다. 즉, 화소 셀의 구동이 행하여진다.

또한, 상기 3mck분의 기간에 의한 데이터선 스위치(HSW(n))의 온 기간이 종료되면, 계속해서는 데이터선 스위치(HSW(n+1), HSW(n+2), HSW(n+3))의 순으로, 각각 2mck분의 기간마다 온 상태가 절환되어 가도록 된다. 이 절환에 응하여, 순차적으로, 데이터선(D(n+1), D(n+2), D(n+3))과 주사가 행하여지고 있는 게이트선과의 교점에 있는 화소 셀 구동 회로(Px)에 대해, 순차적으로, 2mck의 기간마다 출력되는 화소 데이터의 전압치가 기록되어 가도록 된다. 이후, 데이터선 스위치(HSW(n+4))로부터는 상기한 바와 마찬가지로 하여, 3mck→2mck→2mck→2mck의 기간 패턴에 의해, 데이터선 스위치(HSW)의 온 상태를 순차적으로 전환하여 가도록 되고, 이에 응하여, 순차적으로, 주사중의 게이트선과, 화소 데이터의 전압치가 인가된 데이터선(D)와의 교점의 화소 셀 구동 회로(Px)에서 데이터 기록이 행하여지고, 그 부분의 액정이 여기되어 간다.

이와 같이 하여, 본 실시예의 디스플레이 패널(3)은 액티브 매트릭스 방식으로서, 1수평 라인(게이트선)을 이루는 수평 방향의 화소군을 동시에 구동하는 것이 아니라, 1화소마다 순차적으로 구동하도록 되어 있다. 즉, 점 순차 구동 방식으로서의 동작이다. 게다가, 본 실시예로서는 상기 도 5의 설명과 같이 하여, 이전의 도 4에 의한 설명과 같이 하여 생성된 수평 클록(HCK1, HCK2)의 타이밍에 의해, 디스플레이 패널(3)에서의 수평 라인에서의 화소 구동이 행하여지도록 되다. 또한, 도 3(e)에 도시한 1상의 수평 클록(HCK)에 의해서도, 그 상승 에지의 타이밍에서 시프트 레지스터(41)가 시프트를 행하도록 동작함으로써, 그리고, 이와 같은 동작 이, 전 수평 라인마다 행하여짐으로써, 1 화면의 데이터의 기록이 완료되게 된다. 그리고, 이 1화면분의 데이터의 기록이, 예를 들면 필드 주기로 반복(수직 클록(VCK)은 이 필드 주기마다의 타이밍을 컨트롤한다)됨으로서, 화상 표시가 행하여진다. 이와 같이 하여 본 실시예에서는 도 3에 설명한 바와 같이 하여 생성되는 본 실시예의 수평 클록(HCK)(HCK1, HCK2)(도 3(e) (f))과, 지연 처리부(25)에 의해 화소 데이터 단위로 출력 타이밍이 조정된 데이터 신호(도 3(d))에 의해, 적정하게 수평 방향의 화소 구동이 행하여지고, 이 결과, 화상 표시도 정상적으로 행하여지는 것이다.

그런데, 지금까지 설명한 본 실시예의 표시 구동을 위한 구성에서는 예를 들면 9mck에 의한 단위 기간을 3mck, 2mck, 2mck, 2mck의 4개로 분할하여 화소 구동 기간을 형성하고, 이들의 화소 구동 기간에 의해 화소를 구동하도록 된다. 그리고, 이 패턴에 의한 화소 구동을, 단위 기간마다 계속해서 반복하여 가도록 된다.

그러나, 이와 같은 화소 구동의 방식에서는 화소 구동 기간에 관해, 3mck와 2mck의 사이에서 시간차가 생기게 된다. 즉, 1수평 라인의 화소를 구동함에 있어서, 다른 화소 데이터의 기록 시간이 혼재하는 것으로 된다. 이와 같은 화소 데이터의 기록 시간의 상위는 표시 결과로서는 예를 들면 화소 단위로의 휘도차로서 나타난다.

특히, 도 3, 도 4에 도시되은 수평 클록의 타이밍에서는 3mck→2mck→2mck→2mck의 순서에 의한 시퀀스를 반복하도록 하고 있고, 따라서 3mck의 화소 구동 기간에 의해 구동된 데이터선과, 2mck의 화소 구동 기간에 의해 구동되는 데이터선은 고정으로 된다. 그러면, 상기한 화소 구동 기간의 시간차에 의해, 3mck의 구동 기간의 화소열과, 2mck의 구동 기간의 화소열 사이에 휘도차가 생기게 되고, 표시되는 화상으로서는 종방향으로 줄무늬가 나타나 버리는 화질 열화를 초래할 가능성이 있다.

그래서, 화소열 사이에서의 휘도차를 균일한 것으로 하기 위한 본 실시예의 구성으로서, 다음의 2예를 들어 두는 것으로 한다.

우선 제1 예에 관해서는 도 3을 재차 참조하여 설명한다.

도 3에 있어서는 도 3(g)로서, 데이터 이네이블 신호(DE)가 도시되어 있다. 이 경우의 데이터 이네이블 신호(DE)는 지연 처리부(25)에 의해 지연된 후의 데이터 신호(도 3(d)과 같은 타이밍이 된다)에 관한, 출력의 유효/무효를 설정하는 신호로 되고, 여기서는 데이터 출력에 관해 H레벨라면 유효로 되고, L레벨이면 무효가 되도록 된다. 그리고, 도 3(d)와, 도 3(g)를 비교하고 알 수 있는 바와 같이, 이 경우의 데이터 이네이블 신호(DE)가 L레벨로 되어 있는 데이터 출력의 무효 기간은 3mck에 의해 화소 데이터를 출력하는 기간에 있어서의 최후의 1mck의 기간으로 되어 있다. 예를 들면 지연 처리부(25)에 의해 지연되어, 도 3(d)와 같은 출력 타이밍이 생성된 데이터 신호(화소 데이터)는 데이터 이네이블 신호(DE)가 L레벨로 되어 있는 기간에서는 출력되지 않도록 하여 제어된다.

이와 같이 하여 데이터 신호의 출력이 제어됨으로써, 3mck의 화소 데이터의 기록 기간에서는 1mck의 정지 기간이 형성되고, 실질적으로 유효하게 되는 기록의 시간 길이는 2mck가 된다. 이 결과, 화소 데이터의 유효한 기록 시간은 전 화소가 2mck의 시간 길이로 같게 된다.

또한, 상기 정지 기간으로서의 1mck는 3mck의 화소 데이터의 기록 기간(최장 기록 기간에 대응)으로부터 2mck의 화소 데이터의 기록 기간(최단 기록 기간에 대응)을 공제한 시간이 되는 것이다.

이와 같이 하여 제1 예에서는 시간이 긴 쪽의 기록 기간(최장 기록 기간에 대응)에 관해, 실질적으로 유효하게 되는 기록 시간을, 시간이 짧은 쪽의 기록 기간(최단 기록 기간에 대응)과 같게 함으로써, 화소마다의 데이터 기록 시간을 균일하게 되도록 하고 있는 것이다. 이로써, 앞서 설명한 바와 같은 화소열 사이에서의 휘도차는 없어지게 되고, 예를 들면 표시 화상에 줄무늬 등이 나타나는 화질 열화의 문제는 해소되게 된다.

또한, 데이터 이네이블 신호(DE)는 타이밍 제너레이터(34)에 의해 생성하는 것으로 되면 좋다. 이 데이터 이네이블 신호(DE)도, H/L레벨의 반전 타이밍이, 전송 클록(TCLK)의 1주기 시간(mck)의 주기에 대응하고 있기 때문에, 데이터 이네이블 신호(DE)를 생성한 회로로서도, 예를 들면 전송 클록(TCLK)을 입력하여 도 3(g)에 도시하는 출력을 얻을 수 있도록 한 간이한 논리 회로로서 구성할 수 있다. 그리고, 예를 들면, 디스플레이 드라이버부(2)에서의 지연 처리부(25) 이후의 단계의 소요 부위에서, 데이터 이네이블 신호(DE)에 응하여, 데이터 신호의 통과, 차단을 컨트롤하도록 되면 좋다. 또는 디스플레이 드라이버부(2)로부터 디스플레이 패널(3)에 대해, 수평 클록(HCK)(HCK1, HCK2) 및 데이터 신호와 함께, 데이터 이네이블 신호(DE)도 공급함으로써, 예를 들면, 데이터 이네이블 신호(DE)가 L레벨이 되 는 타이밍에서는 데이터선 스위치(HSW)가 오프가 되도록 하여 컨트롤되도록 디스플레이 패널(3) 내부를 구성하여도 좋다.

또한, 화소열 사이의 휘도차를 해소하기 위한 제2 예에 관해, 도 6을 참조하여 설명한다. 도 6에는 제 N필드 기간과, 이에 계속되는 제 N+1필드 기간에 있어서, 각각 게이트선(G(m), G(m+1))에 대응하는 수평 화소를 구동하는 경우의 타이밍이 도시되어 있다.

우선, 이 도면에서, 제 N필드 기간에서의 게이트선(G(m))을 주사하고 있는 때의 수평 화소 구동 타이밍으로서는 화소 데이터(1)로부터 순차적으로, [3mck→2mck→2mck→2mck]가 되는 반전 간격 패턴의 반복에 의해 화소 구동을 행하도록 되어 있다. 이 경우, 3mck에 대응하는 시간 길이에 의해 기록이 행하여지는 것은 화소 데이터(1, 5, 9 … (1+4n(n는 0 이상의 정수)))가 된다.

또한, 같은 제 N필드 기간에 있어서, 상기 게이트선(G(m))에 계속해서 게이트선(G(m+1))을 주사하고 있는 때에는 화소 데이터(1)로부터 순차적으로, [2mck→2mck→3mck→2mck]가 되는 반전 간격 패턴의 반복으로 변화시켜서 화소 구동을 행하도록 되어 있다. 이 경우, 3mck에 대응하는 시간 길이에 의해 기록이 행하여지는 것은 화소 데이터(3, 7, 11 … (3+4n))가 된다.

또한, 도시는 하고 있지 않지만, 예를 들면 게이트선(G(m+2))을 주사하고 있는 때에는 화소 데이터(1)로부터 순차적으로, [2mck→3mck→2mck→2mck]가 되는 반전 간격 패턴에 의해 화소 구동을 행하여, 화소 데이터(2, 6, 10 … (2+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 한다. 또한, 다음의 게 이트선(G(m+3))을 주사하고 있는 때에는 화소 데이터(1)로부터 순차적으로, [2mck→2mck→2mck→3mck]가 되는 반전 간격 패턴에 의해 화소 구동을 행하여, 화소 데이터(4, 8, 12 … (4+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 한다. 이후는 게이트선(G(m) 내지 G(m+3))에 대응하여 행한 수평 화소 구동의 타이밍 패턴을 반복하도록 된다. 또한, 이와 같이 하여 3mck의 구동 기간이 되는 화소 데이터가 변화하는 것에 응하여, 적절한 화소 데이터의 지연 타이밍을 얻을 수 있도록, 타이밍 제너레이터(34)는 지연 처리부(25)에 대한 지시를 주도록 된다.

또한, 제 N필드 기간에 계속되는 제 N+1필드 기간에서의 게이트선(G(m))의 주사 기간에서는 화소 데이터(1)로부터 순차적으로, [2mck→3mck→2mck→2mck]의 시퀀스의 반복에 의해 화소 구동을 행하여, 화소 데이터(2, 6, 10 … (2+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 한다. 또한, 이것에 계속되는 게이트선(G(m+1))을 주사하고 있는 때에는 화소 데이터(1)로부터 순차적으로, [2mck→2mck→2mck→3mck]의 시퀀스의 반복에 의해 화소 구동을 행하여, 화소 데이터(4, 8, 12 … (4+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 한다.

여기서, 게이트선(G(m))의 주사 기간에서의 수평 화소 구동의 패턴을, 제 N필드와 제 N+1필드에서 비교하여 보면, 3mck의 구동 기간이 되는 화소 데이터는 각각 화소 데이터(1)와 화소 데이터(3)이고, 서로 다른 것을 알 수 있다. 또한, 게이트선(G(m+1))의 주사 기간에서의 수평 화소 구동의 패턴을, 제 N필드와 제 N+1필드 에서 비교하여 보아도, 3mck의 구동 기간이 되는 화소 데이터는 각각 화소 데이터(2)와 화소 데이터(4)이고, 서로 다르게 되어 있다.

또한, 제 N+1필드 기간에서, 게이트선(G(m+1))의 주사 기간에 계속되는 게이트선(G(m+2))의 주사 기간은 화소 데이터(1)로부터 순차적으로, [3mck→2mck→2mck→2mck]의 시퀀스의 반복에 의해 화소 구동을 행하여, 화소 데이터(1, 5, 9 … (1+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 한다. 또한, 계속되는 게이트선(G(m+3))의 주사 기간은 화소 데이터(1)로부터 순차적으로, [2mck→2mck→3mck→2mck]의 시퀀스의 반복에 의해 화소 구동을 행하여, 화소 데이터(3, 7, 11 … (3+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 한다. 이후는 게이트선(G(m) 내지 G(m+3))에 대응하여 행하는 수평 화소 구동의 타이밍 패턴을 반복하도록 된다. 즉, 이 필드 기간에서도, 인접하는 게이트선(시간적으로 전후하는 수평 주사 기간) 사이에서, 같은 번호(수평 화소 위치)가 되는 화소 데이터에 3mck의 구동 기간이 중복하여 설정되지 않도록 된다.

또한, 제 N+1필드에 계속되는 제 N+2필드 기간에서는 게이트선(G(m))의 주사 기간은 화소 데이터(1)로부터 순차적으로, [2mck→2mck→3mck→2mck]의 시퀀스의 반복에 의해 화소 구동을 행하여, 화소 데이터(3, 7, 11 … (3+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 하여, 제 N+1필드와 같은 화소 데이터에 3mck의 구동 기간이 설정되지 않도록 한다. 또한, 계속되는 제 N+3필드 기간에서 게이트선(G(m))의 주사 기간은 화소 데이터(1)로부터 순차적으로, [2mck→2mck→2mck→3mck]의 시퀀스의 반복에 의해 화소 구동을 행하여, 화소 데이터(4, 8, 12 … (4+4n))에 대해 3mck에 대응하는 시간 길이에 의한 기록이 행하여지도록 하여, 3mck의 구동 기간을 시프트시킨다. 이후는 게이트선(G(m))에 관해서는 제 N필드 내지 제 N+3필드에 의한 수평 화소 구동의 타이밍 패턴을 반복하도록 된다.

이와 같이 하여, 제2 예에서는 우선, 1필드 기간 내에서, 수평 주사 기간마다 수평 클록(HCK)의 반전 간격의 출현 패턴을 변경하여 가도록 된다. 이로써, 1필드 기간 내에서, 인접하는 게이트선(시간적으로 전후하는 수평 주사 기간)의 사이에서는 같은 수평 화소 위치에 있는 화소에 3mck의 구동 기간이 설정되지 않도록 된다. 즉, 수평 주사 기간의 진행에 응하여, 3mck의 구동 기간이 되는 화소 위치를 확산시키고 있다. 이로써, 필드 기간 내에서의, 화소열 단위로 본 경우의 유효 구동 시간의 합계를 균일화시키도록 하고 있다. 이로써, 우선, 화소열 사이의 휘도차가 완화, 해소되게 된다.

또한, 제2 예에서는 필드 기간마다 있어서도, 수평 클록(HCK)(HCK1, 2)의 반전 간격의 출현 패턴을 변경함으로써, 디스플레이 패널(3)에서의 동일 화소에 대해, 전후의 필드 기간에 중복하여 3mck의 구동 기간이 설정되지 않도록 하고 있다. 즉, 필드 주기로 본 경우에 있어서, 3mck의 구동 기간이 되는 화소 위치가 시간 방향으로 확산되도록 하고 있다. 이것을 상기 수평 주사 기간 단위의 시간 방향에 응한 수평 클록(HCK)의 반전 간격의 출현 패턴 변경과 조합시키면, 수평 방향만이 아니고, 수직 방향으로 대해서도 3mck의 구동 기간이 되는 화소가 확산되어 가게 된다. 이로써, 디스플레이 패널(3)을 형성하는 개개의 화소에 관한 단위 시간에 있어서의 유효한 구동 시간의 합계가 균일화되어 가게 된다. 또한, 이와 같은 제2 예에 서는 3mck분의 전(全) 기간이 화소 데이터의 기록 기간으로서 유효하게 되기 때문에, 발광 효율을 손상시키지 않는다는 점에서 유리하다.

또한, 이 제2 예로서는 상기한 바와 같이 하여, 수평 주사 기간 주기에 응한 시간 축방향과, 필드 주기에 응한 시간 축방향의, 2개의 시간 축방향으로서, 수평 클록(HCK)(HCK1, 2)의 반전 간격의 출현 패턴을 변경하도록 되어 있지만, 어느 한쪽의 시간 축방향에 대응하는 수평 클록(HCK)(HCK1, 2)의 반전 간격의 출현 패턴은 고정으로 하고, 다른쪽의 시간 방향에 대응하는 수평 클록(HCK)(HCK1, 2)의 반전 간격의 출현 패턴만을 변경시켰다고 하여도, 단위 시간에 있어서의 화소열의 휘도차는 일정 이내로 축소할 수 있다. 따라서, 예를 들면 실제로 요구된 화상 품질 등에 따라서는 어느 한쪽만의 수법에 의해 구동하는 구성으로 하여도 좋다. 이와 같은 구성이라면, 예를 들면 타이밍 제너레이터(34)에서의 수평 클록(HCK)(HCK1, 2)을 생성하기 위한 회로로서는 보다 간략하게 형성할 수 있다.

또한, 상기 도 6의 예에서는 수평 주사 기간 주기의 시간 방향으로 대응하여서는 1수평 주사 기간마다 수평 클록(HCK)(HCK1, 2)의 반전 간격의 출현 패턴을 변경하는 것으로 하고 있지만, 예를 들면, 2수평 주사 기간마다 변경하는 등, 연속하는 소정 수의 수평 주사 기간마다 변경하도록 하여도 좋고, 이와 같은 구성에서도, 단위시간당에 있어서의 화소열 사이의 휘도차는 작아진다. 마찬가지로 하여, 필드 주기의 시간 방향에 대응하는 경우에도, 연속하는 소정 수의 필드 기간마다 수평 클록의 반전 간격의 출현 패턴을 변경하도록 하여 좋다. 즉, 본 발명의 개념으로서는 1수평 주사 기간 또는 1필드 기간을 최소 기본 단위로 한 다음, 수평 클 록(HCK)(HCK1, 2)의 반전 간격의 출현 패턴을 변경하는 타이밍은 임의로 설정하여도 좋은 것이다.

또한, 지금까지의 설명으로부터 이해되는 바와 같이, 본 실시예로서는 변환 전의 수평 화소수와, 변환 후의 수평 화소수(디스플레이 패널(3)의 수평 화소수)와의 관계에 관해서는 특히 한정되는 것이 아니지만, 상기 실시예에서 채용한 것 이외의 예를 2개 들어 두는 것으로 한다.

예를 들면, 변환 전의 수평 화소수가 700인 것에 대해, 변환 후의 화소수가 400인 경우에는 그 비율이 3 : 2인 것으로 된다. 그래서, 이 경우에는 3mck에 의한 단위 기간을, 1mck를 최소단위로 하여 2개의 구동 기간으로 나누면 좋게 된다. 따라서, 단위 기간마다, 1mck, 2mck의 조합에 의해 화소를 구동하면 좋게 된다.

또한, 변환 전의 수평 화소수가 700인 것에 대해, 변환 후의 화소수가 500인 경우에는 그 비율은 9 : 7이 되기 때문에, 9mck에 의한 단위 기간은 1mck를 최소단위로 하여, 7개의 구동 기간으로 나누게 된다. 따라서 1단위 기간은 예를 들면 1mck, 1mck, 1mck, 1mck, 1mck, 2mck, 2mck의 조합에 의해 형성하면 좋게 된다. 이 경우에는 예를 들면, 1mck, 1mck, 1mck, 1mck, 1mck, 1mck, 3mck 등 그 밖에도 조합을 생각할 수 있다.

또한, 이들의 예에서도, 데이터 이네이블 신호(DE)를 이용하여 화소 데이터의 기록 기간을 균일하게 하는 또는 도 6에 준하여, 단위시간당의 1화소에 대한 구동 시간이 균일하게 되도록 하여 수평 클록(HCK)(HCK1, 2)을 생성하도록 구성하여, 화소 사이의 휘도차가 해소되도록 하는 것은 용이하게 실현할 수 있다.

또한, 지금까지의 설명에 의하면, 본 실시예가 대응하는 영상 신호 데이터의 데이터 인터페이스 규격은 수평 화소수 700, 전송 클록 주파수 13.5MHz를 규정하고 있는 것으로 되지만, 상기한 바와 같이 하여, 변환 전의 수평 화소수와 변환 후의 수평 화소수와의 관계에 관해서는 특히 제한이 없는 것이고, 따라서 본 발명에 있어서도, 데이터 인터페이스 규격에 의해 규정되는 수평 화소수, 클록 주파수 등도 특히 한정되는 것이 아니다.

또한, 전술한 바와도 같이, 디스플레이 패널로서도, 액정 디스플레이 외에, 유기 EL 디스플레이 등이 고려되는 것이고, 그 종류에는 특히 한정은 없다. 또한, 본원 발명으로서의 표시용 신호 처리 장치로서의 구성을 구비하는 기기로서도, 모니터 장치, 텔레비전 수상기 등의 표시 장치 외에, 예를 들면 디지털 카메라, 비디오 카메라 등의 촬상 장치에 있어서 모니터 화면 등으로서 사용되는 표시 디바이스 등도 포함되는 것이다.

첨부된 청구범위 및 등가적인 구성의 본질 내에서 그 설계 및 다른 요소에 의존하여 여러 변형예, 조합예, 하위 조합예, 및 변경예를 실시할 수 있음은 당업자에게 자명한 것이다.

상기한 구성에 따르면, 제2 클록을 생성함에 있어서, 예를 들면 PLL 회로의 구성이 불필요하게 됨으로서, 제2 클록 생성을 위한 회로는 간이한 것으로 되어, 회로 규모의 축소가 도모되고, 비용 절감에도 이어지는 등의 이점을 얻을 수 있다.

또한, 본원 발명의 제2 클록의 생성에 있어서는 제1의 수평 화소수와 제2의 수평 화소수의 비에 관해 어떤 관계가 필요한지 관한 제한은 특히 없다. 즉, PLL 회로 등이 생략된 것임에도 불구하고, 디스플레이 디바이스의 화소수 선택의 자유도를 방해하지 않는다.

Claims (11)

1. 소정의 제1의 수평 화소수를 갖는 영상 신호 데이터와, 상기 영상 신호 데이터와 동기하고, 상기 제1의 수평 화소수에 응한 소정의 주파수를 갖는 일정 주기의 제1 클록을 입력하는 입력 수단과,

   상기 입력 수단에 의해 입력된 상기 영상 신호 데이터에 관해, 상기 제1의 수평 화소수로부터, 화상 표시부가 갖는 수평 화소수에 적합한 제2의 수평 화소수로 변환하는 수평 화소수 변환 수단과,

   상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터와 동기하여야 할 것으로, 상기 제1 클록의 1주기 시간을 정수배 한 길이의 반전 간격을 가지며, 상기 반전 간격이, 상기 제1의 수평 화소수와 상기 제2의 수평 화소수의 비에 의거하여 가변 설정되는 제2 클록을, 생성하는 제2 클록 생성 수단과,

   매트릭스형상으로 배열된 화소를 수평 및 수직 방향으로 소정 타이밍에서 주사하도록 하여 구동함으로써 화상을 표시하도록 되고, 수평 방향의 화소 구동에 관해서는 상기 제2 클록에 의거한 타이밍에서 화소로의 데이터 신호의 기록을 행하도록 되는 상기 화상 표시부에 대해, 상기 제2 클록과, 상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터에 의거한 상기 데이터 신호를 출력하는 출력 수단을 구비하는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
2. 제1항에 있어서,

   상기 제2 클록과 동기하도록 하여, 상기 출력 수단으로부터 출력되는 상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터에 관해, 화소 데이터 단위로의 출력 타이밍을 조정하는 조정 수단을 구비하는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
3. 제2항에 있어서,

   상기 조정 수단은 상기 제2 클록의 타이밍에 응하여 상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터에서의 화소 데이터를 지연시키는 지연 수단을 구비하고 이루어지는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
4. 제1항에 있어서,

   상기 화상 표시부의 화소열 사이에서의, 단위시간당의 유효한 데이터 신호 기록 시간의 차가 일정 이하가 되도록 하여, 상기 표시 화상부에서의 수평 방향의 화소 구동이 행하여지도록 하기 위한 화소 구동 제어 수단을 구비하는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
5. 제4항에 있어서,

   상기 화소 구동 제어 수단은

   제2 클록에 의거한 데이터 신호 기록 가능 시간이 최장이 되는 최장 기록 기간에 관해, 그 유효한 데이터 신호의 기록 시간이, 제2 클록에 의거한 데이터 기록 가능 시간이 최단이 되는 최단 기록 기간과 같아지도록 제어하는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
6. 제5항에 있어서,

   상기 화소 구동 제어 수단은

   상기 최장 기록 기간의 시간 길이로부터 상기 최단 기록 기간의 시간 길이를 공제한 시간만큼, 최장 기록 기간에서의 화소로의 데이터 신호 출력이 정지되도록 하기 위한 데이터 신호 출력 제어 신호를 생성하고, 이 데이터 신호 출력 제어 신호에 의거하여, 상기 출력 수단으로부터의 데이터 신호 출력을 제어하도록 되는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
7. 제4항에 있어서,

   상기 화소 구동 제어 수단은

   상기 제2 클록의 반전 간격의 출현 패턴에 관해, 1수평 주사 기간을 최소 기본 단위로 하는 소정 기간마다 변경하도록 하여 상기 제2 클록을 생성하는 상기 제2 클록 생성 수단을 구비하여 구성되는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
8. 제4항에 있어서,

   상기 화소 구동 제어 수단은

   상기 제2 클록의 반전 간격의 출현 패턴에 관해, 1필드 기간을 최소 기본 단위로 하는 소정 기간마다 변경하도록 하여 상기 제2 클록을 생성하는 상기 제2 클록 생성 수단을 구비하여 구성되는 것을 특징으로 하는 표시 구동용 신호 처리 장치.
9. 매트릭스형상으로 배열된 화소를 수평 및 수직 방향으로 소정 타이밍에서 주사하도록 하여 구동함으로써 화상을 표시하도록 되고, 수평 방향의 화소 구동에 관해서는 상기 제2 클록에 의거한 타이밍에서 화소로의 데이터 신호의 기록을 행하도록 되는 화상 표시부와,

   소정의 제1의 수평 화소수를 갖는 영상 신호 데이터와, 상기 영상 신호 데이터와 동기하고, 상기 제1의 수평 화소수에 응한 소정의 주파수를 갖는 일정 주기의 제1 클록을 입력하는 입력 수단과,

   상기 입력 수단에 의해 입력된 상기 영상 신호 데이터에 관해, 상기 제1의 수평 화소수로부터, 상기 화상 표시부가 갖는 수평 화소수에 적합한 제2의 수평 화소수로 변환하는 수평 화소수 변환 수단과,

   상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터와 동기하여야 할 것으로, 상기 제1 클록의 1주기 시간을 정수배 한 길이의 반전 간격을 가지며, 상기 반전 간격이, 상기 제1의 수평 화소수와 상기 제2의 수평 화소수의 비에 의거하여 가변 설정되는 제2 클록을 생성하는 제2 클록 생성 수단과,

   상기 화상 표시부에 대해, 상기 제2 클록과, 상기 제2의 수평 화소수로 변환 된 후의 영상 신호 데이터에 의거한 상기 데이터 신호를 출력하는 출력 수단을 구비하는 것을 특징으로 하는 표시 장치.
10. 소정의 제1의 수평 화소수를 갖는 영상 신호 데이터와, 상기 영상 신호 데이터와 동기하고, 상기 제1의 수평 화소수에 응한 소정의 주파수를 갖는 일정 주기의 제1 클록을 입력하는 입력 순서와,

    상기 입력 순서에 의해 입력한 상기 영상 신호 데이터에 관해, 상기 제1의 수평 화소수로부터, 화상 표시부가 갖는 수평 화소수에 적합한 제2의 수평 화소수로 변환하는 수평 화소수 변환 순서와,

    상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터와 동기하여야 할 것으로, 상기 제1 클록의 1주기 시간을 정수배 한 길이의 반전 간격을 가지며, 상기 반전 간격이, 상기 제1의 수평 화소수와 상기 제2의 수평 화소수의 비에 의거하여 가변 설정되는 제2 클록을 생성하는 제2 클록 생성 순서와,

    매트릭스형상으로 배열된 화소를 수평 및 수직 방향으로 소정 타이밍에서 주사하도록 하여 구동함으로써 화상을 표시하도록 되고, 수평 방향의 화소 구동에 관해서는 상기 제2 클록에 의거한 타이밍에서 화소로의 데이터 신호의 기록을 행하도록 되는 상기 화상 표시부에 대해, 상기 제2 클록과, 상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터에 의거한 상기 데이터 신호를 출력하는 출력 순서를 실행하는 것을 특징으로 하는 표시 구동용 신호 처리 방법.
11. 소정의 제1의 수평 화소수를 갖는 영상 신호 데이터와, 상기 영상 신호 데이터와 동기하고, 상기 제1의 수평 화소수에 응한 소정의 주파수를 갖는 일정 주기의 제1 클록을 입력하는 입력부와,

    상기 입력부에 의해 입력된 상기 영상 신호 데이터에 관해, 상기 제1의 수평 화소수로부터, 상기 화상 표시부가 갖는 수평 화소수에 적합한 제2의 수평 화소수로 변환하는 수평 화소수 변환부와,

    상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터와 동기하여야 할 것으로, 상기 제1 클록의 1주기 시간을 정수배 한 길이의 반전 간격을 가지며, 상기 반전 간격이, 상기 제1의 수평 화소수와 상기 제2의 수평 화소수의 비에 의거하여 가변 설정되는 제2 클록을 생성하는 제2 클록 생성부와,

    상기 화상 표시부에 대해, 상기 제2 클록과, 상기 제2의 수평 화소수로 변환된 후의 영상 신호 데이터에 의거한 상기 데이터 신호를 출력하는 출력부를 구비하는 것을 특징으로 하는 표시 구동용 신호 처리 장치.

Images