CN101034543B - 显示驱动信号处理器、显示设备和处理显示驱动信号的方法 - Google Patents

Abstract

在此公开了一种显示驱动信号处理器和一种显示设备。一种显示驱动信号处理器包括：输入装置；水平像素数量转换装置；第二时钟产生装置；以及输出装置。一种显示设备包括：图像显示部分；输入装置；水平像素数量转换装置；第二时钟产生装置；以及输出装置。

Description

显示驱动信号处理器、显示设备和处理显示驱动信号的方法

相关申请的交叉引用

本发明包含涉及2005年11月11日向日本专利局提交的日本专利申请JP2005-327236的主题，其内容在此作为参考全文引用。

技术领域

本发明涉及一种显示驱动信号处理器及其使用方法，其用于执行信号处理以便在图像显示部分上显示基于视频信号的图像。此外，本发明还涉及一种显示设备，其包括用于在其上显示图像的所述显示驱动信号处理器。

背景技术

近些年中，不同类型的显示(图像显示)设备或类似设备已经处于这样一个阶段，其中通过执行数字信号处理来执行用于显示驱动的信号处理的显示设备已经被广泛地使用并变得流行。

这种显示设备适于通过预定标准的数据接口输入/输出数字视频信号以及在其内部与该数字视频信号同步的时钟。例如，通过该数据接口输入数字视频信号和时钟的所述装置按照与该时钟信号同步的定时在像素单元中对该数字视频信号执行必要的处理。因此，具有对应于所述像素单元的周期的时钟也称为点时钟。

但是，通过所述数据接口以上述方式调节的点时钟的频率不必变得与在像素驱动中使用的点时钟的频率相同，在所述像素驱动中使用的点时钟用于由所述显示设备中的该显示装置进行图像显示。其原因是因为根据在所述数据接口标准中调节的点时钟等等所确定的水平方向上的像素(点)的数量(水平像素的数量)可以不同于在实际显示面板中构造设定的像素的数量。换句话说，在所述数据接口标准下所确定的水平像素的数量被固定为特定数量。另一方面，显示装置的水平像素的数量变成例如应该根据屏幕尺寸标准等而改变的数量。按照这种方式，显示面板的水平像素的数量是可变的。由于这个原因，使得显示面板的水平像素的数量与在数据接口标准下所确定的数量相一致的设计思路几乎不被采用的。在真实情况中，遵循数据接口标准的数字视频信号的水平像素的数量通过被称为缩放的处理而被转换为显示装置的水平像素的数量。同样，与对应于通过该转换所得到的水平像素的数量的视频信号同步的用于显示的时钟也通过缩放产生。显示装置中的像素被驱动的定时根据用于显示的时钟来控制。这导致了得到对应于显示装置的水平像素的数量的合适的显示驱动定时。例如，在日本专利特开No.平11-202839中公开了这种技术。

发明内容

现在，关于如上所述的产生用于显示的时钟的结构，使用PLL电路或类似电路的结构已经是熟知的了。但是，PLL电路是相当大规模的电路。因此，从衬底布局、成本等方面考虑，在其中添加PLL电路以产生显示时钟的本结构不是高效的。

然后，关于显示装置的水平像素的数量，有可能考虑一个选择对应于时钟频率的数量的电路结构，遵循数据接口标准的点时钟的频率以2的幂被复用，以便能够除尽而没有余数。如果采用这种结构，则通过把遵循数据接口标准的点时钟简单地除以2的幂(比如2或4)而得到被施加到显示装置的时钟。结果，PLL电路变得不必要。

但是，在这种情况下，显示装置的水平像素的数量被限制为对应于满足上述条件的时钟频率的数量。结果，选择显示装置的像素数量的自由度降低了，因此出现例如产品的变型受到限制的不便。

根据前面的描述，本发明旨在解决上述问题。根据本发明的一个实施例，提供一种显示驱动信号处理器，其包括：输入装置，其用于输入具有预定数量的第一水平像素的视频信号数据，以及输入具有给定的周期和对应于该预定数量的第一水平像素的预定频率的第一时钟，该第一时钟与该视频信号数据同步；以及水平像素数量转换装置，其用于把通过该输入装置输入的该视频信号数据从第一水平像素的数量转换成适应于图像显示部分所具有的水平像素的数量的第二水平像素的数量。该显示驱动信号处理器还包括：用于产生第二时钟的第二时钟产生装置，根据第二时钟，基于第一水平像素的数量与第二水平像素的数量的比率可变地设置一个逆间隔(inversion interval)，在第一水平像素的数量被转换为第二水平像素的数量之后，第二时钟将与该视频信号数据同步，并且其逆间隔的长度是第一时钟的一个周期的整数倍；以及输出装置，其用于在第一水平像素的数量被转换成第二水平像素的数量以后根据第二时钟和该视频信号数据把数据信号输出到图像显示部分以便在其上显示图像，这是通过执行驱动以便在水平和垂直方向上以预定的定时扫描被设置在矩阵中的像素，以及关于水平像素驱动在基于第二时钟的定时下把数据信号写到相应的像素。

另外，根据本发明的另一方面，提供了一种显示设备，包括：图像显示部分，其被配置成在其上显示图像，这是通过执行驱动以便在水平和垂直方向上以预定的定时扫描被设置在矩阵中的像素，以及关于水平像素驱动在基于第二时钟的定时下把数据信号写到相应的像素；输入装置，其用于输入具有预定数量的第一水平像素的视频信号数据，以及输入具有给定的周期和对应于该预定数量的第一水平像素的预定频率的第一时钟，该第一时钟与该视频信号数据同步；以及水平像素数量转换装置，其用于把通过该输入装置输入的该视频信号数据从第一水平像素的数量转换成适应于图像显示部分所具有的水平像素的数量的第二水平像素的数量。该显示设备还包括：用于产生第二时钟的第二时钟产生装置，根据第二时钟，基于第一水平像素的数量与第二水平像素的数量的比率可变地设置一个逆间隔，在第一水平像素的数量被转换为第二水平像素的数量之后，第二时钟将与该视频信号数据同步，并且其逆间隔的长度是第一时钟的一个周期的整数倍；以及输出装置，其用于在第一水平像素的数量被转换成第二水平像素的数量以后根据第二时钟和该视频信号数据把数据信号输出到该图像显示部分。

利用上面描述的配置，首先基本是输入与第一时钟同步的视频信号，以及把该视频信号数据的水平像素的数量转换成图像显示部分的水平像素的数量。这里，第一时钟被定义为具有基于给定周期的预定频率。另外，当水平像素的数量被转换时，能够与在所述转换以后得到的图像信号数据同步的时钟频率变得不同于第一时钟的频率。因此，产生了作为将与在所述转换以后得到的视频信号数据同步的时钟的第二时钟。然后，在水平像素数量的所述转换以后得到的视频信号数据和第二时钟被提供到图像显示部分，其中利用点顺序系统在水平方向上驱动像素。该图像显示部分利用视频信号数据和作为对于水平驱动的定时控制的时钟而被提供到该处的第二时钟来驱动像素，从而在其上显示输入到该处的视频信号数据。

在这种条件下，在本申请的发明中，上面提到的第二时钟的逆间隔的长度是第一时钟的一个周期的整数倍(在本申请的发明中，整数等于或大于1，即自然数)。然后，每个逆间隔的长度对应于第一时钟的一个周期的多少倍可以根据第一水平像素的数量与第二水平像素的数量的比率而改变。具有这样的逆模式的第二时钟的逆时间周期是第一时钟的一个周期的整数倍。因此，例如具有这样的逆模式的第二时钟可以随着作为基础的第一时钟的信号通过在H/L电平下切换输出而产生，而不必考虑第一水平像素的数量与第二水平像素的数量的比率。因此，第二时钟能够利用这样的电路产生，该电路以独立于PLL电路或类似电路的用于输入第一时钟的逻辑电路或类似电路的形式来构造。

在按照上述方式产生第二时钟的过程中，例如，由于PLL电路的结构不再是必要的，所以用于产生第二时钟的电路变得简单。结果，得到了电路规模减少的优点，从而导致其成本也下降了。

另外，根据本发明的一个实施例，在第二时钟的产生过程中，对于第一水平像素的数量与第二水平像素的数量的比率所必需的关系没有限制。换句话说，尽管省略了PLL电路或类似电路，但是这样的省略不会妨碍用于选择显示装置的像素数量的自由度。

通过下面结合附图进行的描述，本发明的上述和其它特征和优点将会变得显而易见，附图示出了作为示例的本发明的优选实施例。

附图说明

图1是示出根据本发明的一个实施例的显示面板驱动系统的整体配置的示例的方框图；

图2是示出根据本发明的实施例的显示驱动器部分的内部配置的示例的方框图；

图3A到3G是示出用于在显示驱动器部分中转换水平像素的数量的处理与由显示驱动器部分产生的水平时钟之间的定时关系的时序图；

图4是示出显示面板的结构示例的示意图；

图5是示出作为对显示面板中的数据线开关的通/断控制的定时而写入像素数据的定时示例的时序图；以及

图6是示出用于消除像素之间的亮度差异的驱动定时示例(产生水平时钟的例子)的时序图。

具体实施方式

图1示出了根据本发明的一个实施例的显示设备中的显示面板驱动系统的整体配置的示例。如图所示，该显示面板驱动系统例如包括数字信号处理器(DSP)1、显示驱动器2和显示面板3。

DSP 1是用于对视频信号进行不同类型的必要的数字处理的电路部分。关于来自DSP 1的输出，首先，包括R、G、B三原色的信号分量的数据信号或者包括Y、U和V或类似的亮度信号分量以及色差信号分量的数据信号作为数字视频数据被输出。另外，DSP1输出与该数字视频数据同步的传输时钟TCLK(第一时钟)以及该数字视频数据。在这种情况下，DSP1还输出对应于该数字视频数据的水平同步信号HSYNC和垂直同步信号VSYNC。

该数字视频数据、传输时钟TCLK以及水平同步信号HSYNC和垂直同步信号VSYNC以遵循用于该数字视频数据的输入/输出的预定数据接口标准的形式从DSP 1输出，并且被输入到后续阶段中的显示驱动器部分2。应当注意，包含水平同步信号HSYNC和垂直同步信号VSYNC从而将其叠加在所输入或输出的数字视频数据之上的形式在某些情况下取决于所述数据接口标准或输入/输出装置而被采用。

现在，在图1所示的配置中，可以使用A/D转换器或类似装置来替代DSP1。在这情况下，把遵循预定数据接口标准的数字视频信号和传输时钟输入到显示驱动器部分2。根据本发明的一个实施例的特征是这样的配置：其中，显示驱动器部分2通过利用输入到该处的数字视频数据和传输时钟产生并输出用于驱动显示面板3的信号。因此，用于输出该数字视频数据和传输时钟到显示驱动器部分2的电路部分的结构和功能不应该被特别限制。

显示驱动器部分2是用于对显示面板3进行显示驱动的部分。由于这个原因，显示驱动器部分2产生用于适应在后续阶段中的显示面板3的类型和结构的显示的数据信号、用于通过利用该数字视频数据来控制显示面板3中的驱动定时的不同类型定时信号以及输入到该处的传输时钟TCLK(以及水平同步信号和垂直同步信号HSYNC和VSYNC)，并且把由此产生的数据信号和各种定时信号输出到显示面板3。

应当注意，在这种情况下，从显示驱动器部分2输出的用于显示的数据信号是以对应于R、G、B三原色的模拟电压值的形式产生的信号。另外，例如作为对应于用于水平扫描(数据线驱动)的定时的定时时钟的至少一个水平时钟HCK以及作为对应于用于垂直扫描(栅极线驱动)的定时的定时时钟的垂直时钟HCK被作为不同类型的定时信号输出，这些定时信号连同用于显示的所述数据信号一起被输出。

另外，例如显示驱动器2是一个集成电路(IC)的形式实际构造的。但是，显示驱动器2可以以一组不同类型的必要组件或部件的形式来构造。

显示面板3包括预定类型的显示装置。显示面板3通过利用用于显示的数据信号和不同类型的定时信号来执行用于显示的操作，所述数据信号和定时信号以上述方式从显示驱动器2被输入到显示面板3。结果，基于在DSP1中处理的视频信号的图像被显示在显示面板3的显示屏上。

这里，本实施例的显示面板3的基本结构具有其中像素沿水平和垂直方向被设置在所谓的矩阵中的形式。在这种条件下，采用下面这种系统作为在水平方向上驱动像素的系统：即对于一条水平线的像素不是在每个水平扫描时间周期期间被同时驱动的，而是沿着水平方向一个像素接一个像素地连续执行像素驱动。应当注意，在这种情况下，用于连续驱动像素的这样一个系统被称为“点顺序驱动系统”。

低温多晶硅类型或类似的液晶显示器、有机电致发光(EL)显示器和类似显示器在当前情况下可以作为各采用点顺序驱动系统的显示装置。在本申请的发明中，只要显示面板采用点顺序驱动系统，则该显示面板不特别限于显示面板3。但是，在本例中，液晶显示器被用作显示面板3。

图2示出了显示驱动器2的内部配置的示例。

如参照图1所描述的那样，DSP1把数字视频信号和与该数字视频数据同步的传输时钟TCLK输出到显示驱动器部分2。另外，DSP1把作为独立于数字视频数据或以叠加在数字视频数据上的形式的水平同步信号和垂直同步信号HSYNC和VSYNC从DSP1输出到显示驱动器2。

首先，已经在前面描述过输入到显示驱动器2的数字视频数据包括R、G、B三原色的信号分量，或者包括Y、U和V的信号分量。在本例中，所述形式是这样的：这些信号分量的数据根据预定的规则串行设置。然后，显示驱动器部分2首先在串行(S)/并行(P)转换部分21中把输入到该处的数字视频数据转换成具有并行形式的数据信号。换句话说，S/P转换部分21把输入到该处的串行形式的数字视频数据分离成分别对应于R、G、B三原色的数据信号，或分离成分别对应于Y(亮度信号)、U和V的色差信号分量的数据信号，并且以并行的方式输出最终得到的数据信号。

把从S/P转换部分21输出的具有并行形式的数据信号输入到滤波器22。例如，为了防止在后续阶段中执行的像素数量转换处理的阶段中出现归返噪声(失真)，滤波器22从输入到该处的数据信号中去除预定的频带分量，并且把最终得到的信号输出到缩放处理部分23。

缩放处理部分23在本例中包括缩放器24和延迟处理部分25。

缩放器24转换输入到该处的数据信号的水平像素的数量。以并行方式输入到缩放处理部分23(缩放器24)的数据信号是基于遵循数据接口标准并且从DSP1输出的数字视频数据。因此，用于这些数据信号的水平像素的数量也对应于遵循上述数据接口标准的数字视频数据。另一方面，例如显示面板3具有预定数量的水平像素，该预定数量根据该显示面板的规格和结构而被确定。因此，一般来说，所涉及的水平像素的数量与对应于遵循数据接口标准的数字视频数据的水平像素的数量不同。同样在这个实施例中，它们之间的水平像素的数量不同。

因此，在采用通过数据接口等等输入到显示驱动系统的视频信号形式的阶段中的水平像素的数量不同于由显示驱动系统驱动的显示装置的水平像素的数量时，必须使得用于视频信号的水平像素的数量与显示装置的水平像素的数量相一致。因此，所述信号处理被称为像素数量转换、缩放等。缩放器24执行把输入到该处的数据信号的水平像素的数量转换成显示面板3的水平像素的数量的信号处理。应当注意，可以采用过去已知的方法或系统以用于转换像素的数量的所述处理，其中用于插值处理的技术可以被用于所述已知方法或系统，所述插值处理例如是线性插值或三次插值。

延迟处理部分25对在缩放器24中的像素数量转换以后得到的数据信号进行延迟处理，以便在对应于一个像素单元的数据(像素数据)上把数据信号的输出定时延迟预定的时间。

例如，在过去，当基于数据信号驱动采用点顺序驱动系统的显示装置时，通常例如使驱动一个像素所必需的时间周期与一个水平扫描时间周期相等。也就是说，最简单的理解是，把通过作为一个水平扫描时间周期的时间周期的长度均匀地除以水平像素的数量(即显示装置的水平像素的数量)所得到的时间周期分配给用于一个像素的驱动时间周期。

但是，在这个实施例中，根据水平时钟HCK(HCK1和HCK2)来控制的用于每个像素的驱动时间周期是不均匀的，因此按照下面将要描述的方式对其进行适当改变。然后，关于同样用于组成数据信号的像素数据的输出定时，像素数据不应该在对应于每个给定时间周期的输出定时下被传输，而应该在对应于上述可变驱动时间周期的适当定时(作为用于这种像素的驱动定时)下被传输。出于根据将在后面描述的由定时发生器34进行的控制来延迟数据信号的目的而提供延迟处理部分25，以便获得用于这样的像素数据的传输延迟。

应当注意，给出作为补充的描述，与本实施例相比较，过去的缩放处理部分23采用省略延迟处理部件25并且仅包括缩放器24的配置。

在延迟处理部分25中完成延迟处理以后，从缩放处理部分23输出的数据信号在具有对应于R、G、B颜色分量的形式时被原样输入到视频信号处理部分26。另外，例如当具有对应于亮度信号和色差信号分量Y、U和V的形式时，所述数据信号被临时输入到RGB转换处理部分27。在把数据信号的形式转换成包括彩色信号分量R、G和B的数据信号以后，所得到的数据信号被输入到视频信号处理部分26。这里，到现在为止已知的技术可以被用于在RGB转换处理部分27中执行的转换处理。

当输入到视频信号处理部分26的包含颜色分量R、G和B的数据信号被输出并且以图像的形式被显示在显示面板3上时，视频信号处理部分26主要执行用于显示图像质量调节等等的信号处理。例如，视频信号处理部分26执行亮度调节、对比度校正、伽马(灰度系数)校正和类似处理。

在视频信号处理部分26中受到信号处理的R、G、B数据信号随后被输入到数模转换器(DAC)28、DAC 29和DAC 30，并且分别被转换成模拟电压值。而且，所得到的模拟电压值由放大器31、32和33分别放大，然后被输入到显示面板3。

另外，当用于数字视频数据的水平和垂直同步信号HSYNC和VSYNC(其从DSP1被输入到显示驱动器部分2)具有与数字视频数据分离的形式时，所述同步信号被直接从DSP1侧输入到显示驱动器部分2中的定时发生器34。另一方面，当具有叠加在数字视频数据上的形式时，在S/P转换部分21中转换成串行以后所得到的数据信号被输入到同步分离电路35。在同步分离电路35从所述数据信号中分离并提取出水平和垂直同步信号HSYNC和VSYNC以后，所得到的信号被输入到定时发生器34。

另外，从DSP1输入到显示驱动器部分2的传输时钟TCLK连同数字视频数据以及水平和垂直同步信号HSYNC和VSYNC一起被输入到定时发生器34。

定时发生器34通过利用以上述方式输入到该处的传输时钟TCLK以及水平和垂直同步信号HSYNC和VSYNC产生驱动显示面板3中的像素所必需的不同类型的定时信号，并且把由此产生的不同类型的定时信号输出到显示面板3。在该实施例中，该定时信号包括水平时钟HCK和垂直时钟VCK。也如上面所描述的那样，水平时钟HCK被用作显示面板3中的水平扫描(数据线驱动)的定时时钟。此外，垂直时钟VCK被用作显示面板3中的垂直扫描(栅极线驱动)的定时时钟。

图3A到3G的时序图示出了对应于水平像素驱动的操作的一个示例，其作为在具有参照图2描述的配置的显示驱动器部分2中的操作。

首先，图3A到3B分别示出了从DSP1侧输入到显示驱动器部分2的传输时钟TCLK和与传输时钟TCLK同步的数字视频数据(在本例中也称为“输入视频数据”)。在本例中示出了具有其中一条水平线有720个像素(点)的形式的输入视频数据。也就是说，具有水平像素的数量为720的形式被调节成遵循数据接口标准的视频数据形式。图3B示出了以对应于图3A的传输时钟TCLK的排列顺序为像素数据给出编号1到720的数字视频数据。在本例中，整个像素数据被表示为像素数据1到720。这也适用于在图3C中显示的经过简单缩放以后的数据信号以及在图3D中显示的在与水平时钟HCK同步以后的数据信号。

图3B的传输时钟TCLK是具有相等的一个周期(1mck)的一般时钟。在本例中，例如图3B的传输时钟TCLK具有13.5MHz的频率。同样在本例中，在图3A中显示的输入视频数据与传输时钟TCLK同步，从而在对应于传输时钟TCLK的每个上升的定时下把图像数据切换到另一个图像数据。

在本例中，显示面板3的水平像素的数量是320。因此，在图2中显示的缩放器24被构造成使得对应于输入到该处的数据信号的水平像素的数量从720被转换到320。也就是说，缩放器24通过执行对应于作为像素数量比率的720∶320＝9∶4的插值处理或类似处理来执行像素数量的转换。用于在由缩放器24转换像素数量的阶段中得到的数据信号中的像素数据1到320的定时如图3C所示。

也如上面已经描述的那样，在缩放处理部分23中的缩放器24仅简单地通过插值处理或类似处理来执行用于转换水平像素数量的处理。因此，当在通过缩放器24进行像素数量转换处理的阶段中的数据信号被视作一个像素数据序列时，如图3C所示，该序列可以被视为具有这样的形式：其中像素数据1到320分别被排列在由对应于一条水平线的时间周期(一个水平扫描时间周期)所划分成的320个相等的时间周期(1h mck)内。

例如，在相关技术中，将被提供到显示面板3的水平时钟HCK对应于图3C所示的像素数据的定时而被产生。也就是说，以预定频率产生水平时钟HCK以使其具有一个给定周期，该预定频率是基于一个水平扫描时间周期的时间长度以及所述转换处理完成以后的水平像素的数量而确定的。

另一方面，在该实施例中，例如如图3E或图3F所示，具有非恒定周期的水平时钟HCK以如下文所描述的方式产生。

这里，图3E示出了在设置了单相位时钟时的水平时钟HCK，图3F示出了在设置两相位时钟时的水平时钟HCK。首先，下面将通过给出图3E所示的单相位时钟作为例子并且参照图3D来在水平方向上的像素驱动定时的概念以及在本实施例中与之对应的水平时钟HCK。

在本例中，在通过缩放器24执行像素数量转换处理之前的水平像素数量与在执行像素数量转换处理以后的水平像素数量的比率如上所述是720∶320＝9∶4。

这意味着在执行了像素数量转换处理以后的数据信号的四个连续像素信号应该被分配到每个单位时间周期T，对于该周期T来说，在执行像素数量转换处理以前的数据信号的九个像素数据是连续的。至于该分配方法，当对应于该单位时间周期T中的每四个像素数据的时间周期相等的时候，得到在图3C中所示的形式。

另一方面，上面提到的单位时间周期T被视为是这样一个时间周期，对于该时间周期来说，传输时钟TCLK的一个周期(mck)被设置为最小基本单位，并且所述最小基本单位持续九次。在这种条件下，当单位时间周期T被基于作为mck的整倍数的值而形成的时间周期划分成四个部分时，得到下面的表达式：

9＝3+2+2+2

因此，基于该表达式导出具有3mck、2mck、2mck和2mck(一共9mck)的组合的时间周期可以被分配为对应于在执行了像素数量转换处理以后的四个像素数据的时间周期，其被分配到所述单位时间周期T(9mck)。

图3D示出了在基于上述分配方法执行了水平像素数量转换处理以后的数据信号的示例。

也就是说，所述四个像素数据(即在图3D中显示的信号数据中的像素数据1到4)对应于图3B中显示的第一单位时间周期T而被分配。然后，首先，为像素数据1设置时间周期3mck，并且时间周期2mck被分配给每一个余下的像素数据2、3和4。从现在起，类似地，在对于余下的79个单位时间周期T的每个单位时间周期T执行了像素数量转换处理以后，时间周期3mck、2mck、2mck和2mck被分配给连续的四个像素数据。

然后，这个实施例的水平时钟HCK应该具有用来获得对应于像素的数据写入定时并且与图3D中所示的像素数据的时间周期相一致的波形模式。

然后，在单相位水平时钟HCK的情况下，当该单相位水平时钟HCK的前沿的定时被设置为数据写入开始定时的时候，在图3E中所示的第一单位时间周期T中，H电平被设置在对应于像素数量转换处理以前的像素数据1(图3B)的1mck的第一时间周期中、在对应于像素数量转换处理之前的像素数据4的1mck的时间周期中、在对应于像素数量转换处理之前的像素数据6的1mck的时间周期中、以及在对应于像素数量转换处理之前的像素数据8的1mck的时间周期中。另外，L电平分别被设置在对应于像素数量转换处理之前的余下的像素数据2、3、5和7的1mck的时间周期中。同样，对于余下的79个单位时间周期当中的每个单位时间周期T，H电平时间周期和L电平时间周期是基于和上面例子一样的模式而被设置的。

也就是说，对于单相位水平时钟HCK，当1mck的时间周期具有设置在其中的H电平并且接下来的L电平时间周期被视为一个周期的时候，可以说一个周期的时间对应于作为将被分配的整倍数mck的时间周期而被改变。在这种情况下，当一个周期的时间被改变的时候，具有设置在其中的H电平的最前面的逆间隔被固定到1mck，并且具有设置在其中的L电平的下一个逆间隔在1mck和2mck之间被可变地设置。

具有这样的模式的水平时钟HCK的设置导致一个单位时间周期T基于水平时钟HCK的前沿以3mck、2mck、2mck和2mck的序列被划分。

其中如图3D所示的水平时钟HCK被设置为具有两相位模式的例子具有如图3F所示的形式。也就是说，3mck、2mck、2mck和2mck的组合被设置成用于在一个单位时间周期内的时钟的逆间隔，从而产生并输出具有彼此反相的对应波形的水平时钟HCK1和HCK2。在如此产生的两相位水平时钟HCK1和HCK2中，从H电平到L电平以及从L电平到H电平的反相定时变成数据开始被写入相应像素的定时。在这种情况下，有可能得到与单相位水平时钟HCK的驱动定时相同的驱动定时。应当注意，在本实施例的显示驱动系统中实际采用单相位或两相位当中的哪一种以用于水平时钟HCK应该根据实际例子中的设计中的条件、规格和类似情况来确定。

现在，如上所述，本实施例的水平时钟HCK(HCK1和HCK2)在其周期和逆间隔方面是不均匀的。提供图2的缩放处理部分23中的延迟处理部分25，以使数据信号能够在像素数据中正确地与水平时钟HCK(HCK1和HCK2)同步，按照上面描述的方式，所述数据信号在其周期方面是不均匀的。

例如，如图3C所示，在其中缩放器24仅执行像素数量转换的阶段中，像素数据的输出定时对应于相等的1h mck的时间周期，这是通过把一个单位时间周期分成四个相等的部分而得到的。从图3E和3F所示的本实施例的水平时钟HCK(HCK1和HCK2)的定时与图3C的像素数据的输出定时的比较能够看出，例如在单位时间周期T中，在第二像素数据中和第二像素数据以后的像素数据的开始定时要先于水平时钟HCK(HCK1和HCK2)。也就是说，当像素数据的输出定时被保持成如图3C中所示的样子时，可能无法获得与水平时钟HCK(HCK1和HCK2)的同步。

然后，如图3D中的第一单位时间周期T中所示，例如像素数据2被延迟到从像素数据1的输出时间点开始经过了3mck的时间点。而且，像素数据3被延迟到从像素数据2的输出时间点开始经过了2mck的时间点，像素数据4被延迟到从像素数据3的输出时间点开始经过了2mck的时间点，后面依此类推。因此，对应于像素数据的输出定时被控制成给出作为必要的mck的整数倍的延时时间。结果，得到与本实施例的水平时钟HCK(HCK1和HCK2)同步的各个像素数据的输出时间周期。

应当注意，定时发生器34控制在延迟处理部分25中的像素数据的输出定时。例如，定时发生器34把对应于由其自身产生的水平时钟HCK(HCK1和HCK2)的像素数据的切换定时信号输出到延迟处理部分25。延迟处理部分25响应于接收到作为其输入的该定时信号而开始输出像素数据，并且持续输出像素数据直到获得下一个定时信号为止。当重新得到定时信号的时候，延迟处理部分25把当前像素数据的输出切换到下一个像素数据的输出。

在本实施例中，按照上面描述的方式，显示驱动器部分2转换有关输入到该处的视频数据的水平像素数量，并且在所述转换以后产生水平时钟HCK(HCK1和HCK2)以便与该视频数据(数据信号)同步。

这里，单相位水平时钟HCK具有这样的波形：在一个周期中的具有设置在其中的H电平的逆间隔被固定到1mck(传输时钟TCLK的一个周期的时间)以后，具有设置在其中的L电平的逆间隔以mck的整数倍改变。另外，两相位水平时钟HCK1和HCK2具有各自的波形，在每个波形中，具有设置在其中的H/L电平的逆间隔以mck的整数倍改变。因此，对于单相位水平时钟或两相位水平时钟当中的任一个，本实施例的水平时钟可以通过根据基于以1mck作为一个周期的传输时钟TCLK的必要模式在H/L电平下改变输出而产生。结果，用于产生实际应该在定时发生器34中提供的水平时钟的结构例如能够通过简单逻辑电路或类似电路的组合来实现，所述简单逻辑电路或类似电路根据作为输入到该处的时钟(CL)的传输时钟TCLK来操作。

过去，每个水平像素驱动和每一个像素的驱动时间例如被给出相等的时间周期，所述时间周期是通过以水平像素的数量相等地划分一个水平扫描时间周期而得到的。在这种情况下，PLL电路已经被特别提供，并且在所述转换处理以前已经产生了具有对应于水平像素的数量的周期的水平时钟，除非转换之前的水平像素数量与转换之后的水平像素数量之间的关系例如已经由2的n次幂等等表示。

在另一方面，根据本实施例，如上面已经描述的那样，所述简单逻辑电路和类似电路能够产生用于像素驱动的水平时钟，而不管转换处理以前的水平像素数量与转换处理以后的水平像素数量的比率如何。结果，PLL电路变成非必要的。把应当在本实施例中提供的用于产生水平时钟的结构与PLL电路进行比较，明显的是更加实现了成本降低和电路衬底尺寸的减小，这是因为与现有技术相比，本实施例中的电路规模可以更小。

另外，当PLL电路产生水平时钟时，在执行像素数量转换处理前与传输时钟的同步丢失了。为了解决这个问题，例如一般来说应该提供一个存储器，通过利用先入先出(FIFO)把数据信号输入到该存储器中或者从该存储器输出数据信号。但是，在本实施例中，在执行像素数量转换处理之前通过利用传输时钟TCKL产生水平时钟，因此在所述转换处理前后保持同步。因此，如上所述的存储器也是不必要的。同样在这个方面，进一步凸显了上面提到的优点。

应当注意，相应于本实施例中的水平时钟的一个周期或逆时间周期的时间被改变，用于在像素数据中延迟数据信号的延迟处理部分25的结构是必要的。但是，例如在本实施例中的电路规模可以比安装了PLL电路和FIFO型存储器的情况小很多。

另外，根据该实施例，不管所述转换处理以前的水平像素数量与转换处理以后的水平像素数量比率怎样变化，也能够基于参照图3A到3G描述的思考方式根据传输时钟TCLK来产生用于像素驱动的水平时钟，而不需要例如PLL电路或类似电路。因此，根据这个实施例，从不同的角度看，尽管所述配置不包括用于产生水平时钟的目的的PLL电路，但是对所述转换处理以后的像素数量也没有特别限制。结果还获得一个优势，即对选择显示面板3的像素数量的自由度没有妨碍。

随后将给出关于在水平方向上驱动像素的操作示例的描述，该操作是在显示面板3的内部基于在显示驱动器部分2中按照先前参照图4和5所描述的方法产生的数据信号和水平时钟HCK(HCK1和HCK2)来执行的。

首先，图4示出了该实施例的显示面板3内部的电路结构的示例。在这个例子中，显示面板3基本上是采用点顺序驱动系统的液晶显示装置。另外，为了描述的方便，在图中放大显示了对应于R、G和B当中的一种颜色的数据信号的结构。实际上，在图中显示的结构是对应于每个R、G和B颜色信号而提供的。

如图中所示，各对应于一个显示像素的必要数量的像素单元驱动电路Px被设置在显示面板3中并且被排列在矩阵中。一个像素单元驱动电路Px包括像素开关Q和像素电容器C。像素开关Q例如具有如场效应晶体管(TFT)的结构。例如，像素开关Q的栅极与预定的一根栅极线G相连，其漏极与预定的一根数据线D相连。像素开关Q的源极与像素电容器C相连。

在这种情况下，虽然没有在图中示出，但是例如在其中形成施加预定公共电势的公共电极的衬底被设置成通过液晶层面对一个平面部分，在该平面部分上，所述像素单元驱动电路Px被排列在矩阵中。

提供栅极线G(m)、G(m+1)、……以便分别对应于各水平线。对应于一条水平线的各像素单元驱动电路Px的像素开关Q的栅极与对应的一条栅极线G(m)、G(m+1)、……相连。垂直扫描电路(未示出)扫描这些栅极线G。该垂直扫描电路以熟知的方式包括移位寄存器等等，并且以后面将描述的方式连续地施加栅极电压到所述栅极线。

另外，对应于所述点顺序驱动系统，水平扫描电路40采用下面的结构。

首先，水平扫描电路40配备有移位寄存器41，其包括串行连接的移位电路部分RG(n)、RG(n+1)、……、RG(n+5)、……以便分别对应于数据线D(n)、D(n+1)、……、D(n+5)、……。另外，类似地，水平扫描电路40配备有数据线开关HSW(n)、HSW(n+1)、……、HSW(n+5)、……它们被提供来分别对应于移位电路部分RG(n)、RG(n+1)、……、RG(n+5)、……。

在本例中，以图中所示的方式把两相位水平时钟HCK1和HCK2输入到移位寄存器41。来自移位电路部分RG(n)、RG(n+1)、……、RG(n+5)、……的输出作为通/断控制信号分别被输入到对应的数据线开关HSW(n)、HSW(n+1)、……、HSW(n+5)、……。

另外，数据线开关HSW(n)、HSW(n+1)、……、HSW(n+5)、……的一端共同连接到对应于从显示驱动器部分2输出的数据信号的线路。被提供到这根线的数据信号是参照图3D所描述的数据信号，并且其与水平时钟HCK1和HCK2同步。数据线开关HSW(n)、HSW(n+1)、……、HSW(n+5)、……的另一端分别与数据线D(n)、D(n+1)、……、D(n+5)、……相连。

如上构造的显示面板3在图像显示阶段的操作如下。

首先，垂直扫描电路(未在图4中示出)扫描栅极线G(m)、G(m+1)、……。也就是说，该垂直扫描电路在用于每一个水平扫描时间周期的定时下以G(m)→G(m+1)→……的顺序以行顺序的方式沿着垂直方向扫描栅极线G(m)、G(m+1)、……。在扫描栅极线的同时，用于接通相应的像素开关Q的栅极电压被施加到所涉及的栅极线。因此，具有与所涉及的栅极线相连的各自栅极的所有像素开关Q变成接通状态。另一方面，当没有扫描栅极线时，所有与所涉及的栅极线相连的像素开关Q处于关断状态，这是因为用于关断相应的像素开关Q的电势被产生在所涉及的栅极线上。

然后，在用于扫描一条栅极线的时间周期(一个水平扫描时间周期)内，水平扫描电路40适于按照图5A到5G中所示的方式执行对于数据线开关HSW(n)、HSW(n+1)、……、HSW(n+5)、……的通/断控制。

也就是说，例如在图5A中所示的水平时钟HCK1和HCK2被输入到水平扫描电路中的移位寄存器41。这些水平时钟HCK1和HCK2具有与参照图3F所描述的水平时钟相同的波形模式。移位寄存器41根据作为其输入而接收到的水平时钟HCK1和HCK2操作，从而导致对应于数据线开关HSW(n)、HSW(n+1)、……、HSW(n+5)、……的通/断定时以如图5B到5G所示的方式被控制。应当注意到，分别在图5B到5G中示出的通/断模式也可以被看作是移位电路部分RG(n)、RG(n+1)、……、RG(n+5)、……的输出的H/L电平的模式。

从图4的结构能够理解，当数据线开关HSW处于关断状态时，相应的数据线和对应于数据信号的线彼此断开。因此，没有作为数据信号的电压值被施加到所涉及的数据线上。另一方面，当数据线开关HSW变为接通状态时，相对应的数据线和对应于数据信号的线相互连接，从而作为数据信号的电压值被施加到所涉及的数据线上。

特别地，在图5A到5G中，首先，根据在3mck的逆时间周期中的水平时钟HCK1和HCK2，数据线开关HSW(n)变成在3mck的时间周期内处于接通状态。此时，在3mck的时间周期内，对应于一个像素数据的电压值作为与水平时钟HCK1和HCK2同步的数据信号被输出到对应于数据信号的线。该电压值通过数据线开关HSW(n)被施加到数据线D(n)。结果，电荷通过在一个像素单元驱动电路Px中的像素开关Q聚积在像素电容器C中，该像素单元驱动电路Px位于正被扫描的栅极线与数据线D(n)之间的交叉点上。也就是说，数据被写入到一个像素。然后，对应于如此写入到该处的数据，对应于该交叉点的液晶层的液晶被激发。换句话说，该像素单元被驱动。

另外，在3mck的时间周期的数据线开关HSW(n)的接通时间周期接收以后，随后所述接通状态以数据线开关HSW(n+1)、HSW(n+2)、HSW(n+3)的顺序每经过2mck的时间周期就发生切换。响应于这个切换，对应于每经过2mck的时间周期而被输出的像素数据的电压值被连续写入到像素单元驱动电路Px，该像素单元驱动电路Px位于正被扫描的栅极线与数据线D(n+1)、D(n+2)和D(n+3)之间的交叉点上。在这以后，数据线开关HSW的接通状态根据类似于上面例子的3mck→2mck→2mck→2mck的时间周期模式从数据线开关HSW(n+4)连续切换。响应于此，数据被连续写入到像素单元驱动电路Px，该像素单元驱动电路Px位于正被扫描的栅极线与像素数据的电压值所施加到的数据线D之间的交叉点上。因此，分别连续激发对应于所述交叉点的液晶。

如上所述，本实施例的显示面板3不通过利用有源矩阵系统同时驱动构成一条水平线(栅极线)的一组水平像素，而是以一个像素接一个像素的次序驱动像素。也就是说，本实施例的显示面板3通过利用点顺序驱动系统来驱动像素。在这种条件下，根据该实施例，在如图4中所述地产生的水平时钟HCK1和HCK2的定时下、以参照图5A到5G描述的方式连续驱动显示面板3中的水平线中的各像素。这里，移位寄存器41适于在图3E中显示的单相位水平时钟HCK的前沿的定时下执行移位，并且对于每条水平线都进行这样的操作，从而完成写入对应于一幅图片的数据的操作。然后，用于写入对应于一幅图片的数据的操作例如随着场周期(垂直时钟VCK被用来控制每个场周期的定时)被重复执行，由此执行图像显示。如上面描述，根据本实施例，按照以图3A到3G中描述的方式产生的本实施例的水平时钟HCK(HCK1和HCK2)(参照图3E和3F)并且基于数据信号(参照图3D)来正确地驱动水平像素，其中通过延迟处理部分25在像素数据中调节所述数据信号的输出定时。结果，图像也被正确地显示。

现在，利用到现在已经描述的本实施例的用于显示驱动的配置，例如通过把9mck的单位时间周期分成3mck、2mck、2mck、2mck的四个部分而形成像素驱动时间周期，并且利用这些像素驱动时间周期连续地驱动像素。然后，根据该驱动模式，每当经过所述单位时间周期时就持续且重复地驱动像素。

但是，这样的像素驱动系统导致在像素驱动时间周期中的3mck和2mck之间出现时间差。也就是说，在驱动一条水平线的各像素的过程中，对应于像素数据的不同的写入时间周期混合存在。像素数据的写入时间周期的这种差异例如在显示结果中表现为像素中的亮度差的形式。

特别地，按照在图3A到3G和图4中显示的对应于水平时钟HCK(HCK1和HCK2)的定时重复具有3mck→2mck→2mck→2mck的次序的序列。因此，以3mck的像素驱动时间周期驱动的数据线和以2mck的像素驱动时间周期驱动的数据线是固定的。结果，由于上面提到的在像素驱动时间周期中的时间差，在驱动时间周期为3mck的像素列和驱动时间周期为2mck的像素列之间出现亮度差。

因此，现在将给出下面两个例子，以作为用于统一像素列之间的亮度差的本实施例的构成。

首先，现在将再次参照图3A到3G描述第一个例子。

在图3A到3G中，图3G显示了数据使能信号DE。在本例中，该数据使能信号DE是用来设置关于在被延迟处理部分25延迟以后的数据信号(基于和图3D中所显示的相同的定时)的输出的有效性/无效性的信号。在本例中，数据使能信号DE被设置为使得当数据使能信号DE处于H电平时数据输出是有效的，而当数据使能信号DE处于L电平时数据输出是无效的。通过比较图3D和图3G能够看出，在这个例子中，数据使能信号DE处于L电平的数据输出的无效时间周期对应于在用于像素数据输出的3mck的时间周期中的最后1mck的时间周期。例如，控制数据信号(像素数据)以便在数据使能信号DE处于L电平的时间周期内不输出数据信号，所述数据信号由延迟处理部分25延迟并且从而为之产生与图3D中显示的相同的输出定时。

以这样的方式控制数据信号的输出导致在用于写入像素数据的3mck的时间周期中形成1mck的停止时间周期，因此用于写入像素数据的实际上有效的时间周期的长度变成2mck。结果，用于写入像素数据的有效时间周期变成对所有像素都是相等的2mck的时间长度。

这里，如上面提到的1mck的停止时间周期对应于通过从用于写入像素数据的3mck的时间周期(对应于最长写入时间周期)减去用于写入像素数据的2mck的时间周期(对应于最短写入时间周期)所得到的时间周期。

如上所述，在第一个例子的情况下，使得较长的写入时间周期(对应于最长写入时间周期)中的实际上有效的写入时间周期等于较短的写入时间周期(对应于最短写入时间周期)，由此统一了每个像素的数据写入时间周期。因此，在前面描述的像素之间的亮度差被消除了，从而导致例如消除了出现在所显示图像中的条纹或类似的图像质量降低。

应当注意的是，数据使能信号DE可以由定时发生器34产生。对应于数据使能信号DE的H/L电平的逆定时同样对应于传输时钟TCLK的一个周期的mck的周期。因此，用于产生数据使能信号DE的电路例如也能够被构造成简单逻辑电路的形式，该简单逻辑电路适于接收作为其输入的传输时钟TCLK以及得到图3G中显示的输出。例如，根据数据使能信号DE，可以在显示驱动器部分2中的在延迟处理部分25当中及之后的一个阶段内的必要部分中控制数据信号的通过和中断。或者，数据使能信号DE也可以与来自显示驱动器部分2的水平时钟HCK(HCK1和HCK2)和数据信号一起被提供到显示面板3。在这个例子中，例如显示面板3的内部可以被构造成受到控制，从而在数据使能信号DE变成L电平的定时下关断数据线开关HSW。

另外，现在将参照图6描述用于消除像素列之间的亮度差的第二个例子。当对应于栅极线G(m)和G(m+1)的水平像素分别在第N个场时间周期和在第N个场时间周期之后的第(N+1)个场时间周期当中的每一个内被驱动时，图6示出了定时。

首先，在该图中，关于水平像素驱动定时，当在第N个场时间周期内扫描栅极线G(m)时，通过重复[3mck→2mck→2mck→2mck]的逆间隔模式，对于像素数据1当中和之后的像素数据连续驱动像素。在这个例子中，每个像素数据1、5、9、……、(1+4n(n是等于或大于0的整数))以对应于3mck的时间长度被写入。

另外，在相同的第N个场时间周期中，当栅极线G(m+1)紧跟着上面提到的栅极线G(m)被扫描时，通过重复[2mck→2mck→3mck→2mck]的改变的逆间隔模式，对于像素数据1当中和之后的像素数据连续驱动像素。在这个例子中，每个像素数据3、7、11、……、(3+4n)以对应于3mck的时间长度被写入。

应当注意的是，虽然没有在图中显示，但是例如当扫描栅极线G(m+2)时，根据[2mck→3mck→2mck→2mck]的逆间隔模式，对于像素数据1当中和之后的像素数据连续驱动像素。这样，每个像素数据2、6、10、……、(2+4n)以对应于3mck的时间长度被写入。此外，当扫描下一条栅极线G(m+3)时，根据[2mck→2mck→2mck→3mck]的逆间隔模式，对于像素数据1当中和之后的像素数据连续驱动像素。因此，每个像素数据4、8、12、……、(4+4n)以对应于3mck的时间长度被写入。在这以后，重复被执行来对应于栅极线G(m)到G(m+3)的用于水平像素驱动的定时模式。另外，定时发生器34发出指令到延迟处理部分25，以便对应于以3mck的驱动时间周期所驱动的像素数据的上述方式的改变而获得对应于像素数据的适当延迟定时。

另外，在紧接着第N个场时间周期的第(N+1)个场时间周期中的用于扫描栅极线G(m)的时间周期中，通过重复[2mck→3mck→2mck→2mck]的序列，对于像素数据1当中和之后的像素数据连续驱动像素。这样，每个像素数据2、6、10、……、(2+4n)以对应于3mck的时间长度被写入。另外，当扫描紧接着栅极线G(m)的栅极线G(m+1)时，通过重复[2mck→2mck→2mck→3mck]的序列，对于像素数据1当中和之后的像素数据连续驱动像素。这样，每个像素数据4、8、12、……、(4+4n)以对应于3mck的时间长度被写入。

这里，比较在第N个场和在第(N+1)个场中的扫描栅极线G(m)的时间周期中的水平像素驱动模式，可以理解对应于3mck的驱动时间周期的像素数据是在第N个场中的像素数据1和在第(N+1)个场中的像素数据3，它们是相互不同的。另外，类似地，比较在第N个场和在第(N+1)个场中的扫描栅极线G(m+1)的时间周期中的水平像素驱动模式，可以理解对应于3mck的驱动时间周期的像素数据是在第N个场中的像素数据2和在第(N+1)个场中的像素数据4，它们是相互不同的。

应当注意的是，在第(N+1)个场中的紧接着栅极线G(m+1)的用于扫描栅极线G(m+2)的时间周期中，通过重复[3mck→2mck→2mck→2mck]的序列，对于像素数据1当中和之后的像素数据连续驱动像素。这样，每个像素数据1、5、9、……、(1+4n)以对应于3mck的时间长度被写入。而且，在用于扫描随后的栅极线G(m+3)的时间周期中，通过重复[2mck→2mck→3mck→2mck]的序列，对于像素数据1当中和之后的像素数据连续驱动像素。这样，每个像素数据3、7、11、……、(3+4n)以对应于3mck的时间长度被写入。在这以后，重复被执行来对应于栅极线G(m)到G(m+3)的用于水平像素驱动的定时模式。换句话说，同样在场时间周期中，防止把3mck的驱动时间周期冗余地设置在相邻栅极线(对应于两个顺序水平扫描时间周期)之间的具有相同编号(水平像素位置)的像素数据中。

另外，在紧接着第(N+1)个场的第(N+2)个中的用于扫描栅极线G(m)的时间周期中，通过重复[2mck→2mck→3mck→2mck]的序列，对于像素数据1当中和之后的像素数据连续驱动像素。这样，每个像素数据3、7、11、……、(3+4n)以对应于3mck的时间长度被写入。结果，防止把3mck的驱动时间周期设置在与第(N+1)个场中相同的像素数据中。此外，在随后的第(N+3)个场时间周期的用于扫描栅极线G(m)的时间周期中，通过重复[2mck→2mck→2mck→3mck]的序列，对于像素数据1当中和之后的像素数据连续驱动像素。这样，每个像素数据4、8、12、……、(4+4n)以对应于3mck的时间长度被写入。在这以后，对于栅极线G(m)，从第N个场到第(N+3)个场重复用于水平像素驱动的定时模式。

如上面描述的那样，在第二个例子中，首先，在一个场时间周期中，每经过所述水平扫描时间周期，水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式就被改变。结果，防止在一个场时间周期内把3mck的驱动时间周期设置在位于相邻栅极线之间的相同水平像素位置(对应于两个顺序水平扫描时间周期)处的像素中。也就是说，对应于3mck的驱动时间周期的像素位置相应于水平扫描时间周期的进展而被扩散。因此，当所述有效驱动时间周期当中的每一个被视为场时间周期内的像素列单元时，所述有效驱动时间周期的总和是统一的。结果，首先缓解并消除了在像素列之间的亮度差。

另外，在第二个例子中，同样每经过所述场时间周期，水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式被改变，从而防止在两个顺序场时间周期中把3mck的驱动时间周期冗余地设置在显示面板3中的相同像素中。也就是说，当根据场周期来看的时候，对应于3mck的驱动时间周期的像素位置在时间基方向上被扩散。把这个处理与对应于以水平扫描时间周期为单位的时间基方向的水平时钟HCK的逆间隔的出现模式的变化相组合，对应于3mck的驱动时间周期的像素不仅在水平方向上被扩散，而且也在垂直方向上被扩散。结果，关于构成显示面板3的各个像素的所述单位时间周期中的有效驱动时间周期的总和是统一的。另外，在这个第二示例中，有利的是没有损害亮度效率，因为每个对应于3mck的所有时间周期都作为用于像素数据写入的时间周期而变得有效。

应当注意的是，在第二个例子中，水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式随着两个时间基方向而变化，即对应于水平扫描时间周期的时间基方向，以及对应于场周期的时间基方向。但是，即使当对应于两个时间基方向的其中之一的水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式被固定、并且仅有对应于另一个时间基方向的水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式被改变时，在所述单位时间中的像素列之间的亮度差能够在给定的范围内被减小。因此，例如也可以采用这种构造：其中根据实际上必需的图像质量，仅仅通过利用这些技术的其中一种来连续驱动像素。利用这样的构造，例如在定时发生器34中的用于产生水平时钟HCK(HCK1和HCK2)的电路能够以更简单的结构形成。

另外，在图6所示的例子中，每经过一个水平扫描时间周期，水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式对应于水平扫描时间周期的周期的时间基方向而被改变。但是，例如可以每经过预定数量的连续水平扫描时间周期而做出改变，举例来说，可以每经过两个水平扫描时间周期而做出改变。即使利用这样的构造，每单位时间在像素列之间的亮度差也被减小。同样，即使当对应于与场周期相应的时间基方向时，也可以每经过预定数量的连续场时间周期而对水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式做出改变。也就是说，根据本发明的概念，在一个水平扫描时间周期或一个场时间周期被设为最小基本单位以后，可以任意地设定水平时钟HCK(HCK1和HCK2)的逆间隔的出现模式被改变的定时。

另外，正如通过到现在为止的描述能够理解的那样，在这个实施例中，对于所述转换前的水平像素数量与转换后的水平像素数量(显示面板3的水平像素数量)之间的关系没有特别的限制。但是，现在将给出除了在本实施例中采用的例子之外的两个例子。

例如，当转换前的水平像素数量是720并且转换后的水平像素数量是480时，前者与后者的比率是3∶2。在这种情况下，3mck的单位时间周期必须被分成两个以1mck作为最小单位的驱动时间周期。因此，必须基于每单位时间周期的1mck和2mck的组合来驱动像素。

另外，当转换前的水平像素数量是720并且转换后的水平像素数量是560时，前者与后者的比率是9∶7。因此，9mck的单位时间周期必须被分成七个以1mck作为最小单位的驱动时间周期。因此，一个单位时间周期例如必须基于1mck、1mck、1mck、1mck、1mck、2mck和2mck的组合来形成。在这个例子中，例如可以预期任何其它的适当组合，例如1mck、1mck、1mck、1mck、1mck、1mck和3mck。

另外，同样在这些例子中，根据图6，有可能容易地意识到通过利用数据使能信号DE来统一用于像素数据的写入的时间周期，或者产生水平时钟HCK(HCK1和HCK2)以使得每单位时间的对于一个像素的驱动时间周期变得均匀。因此，可以消除像素间的亮度差。

同样，在到现在为止的描述中，根据用于与本实施例相应的视频信号数据的数据接口标准来调节水平像素数量720和传输时钟频率13.5MHz。但是，如上所述，对于所述转换前的水平像素数量与转换后的水平像素数量之间的关系没有特别的限制。因此，即使在本发明中，对于根据数据接口标准调节的水平像素数量、时钟频率等等也没有特别限制。

同样，如上面已经描述的那样，除了液晶显示器之外，有机电致发光显示或等等也可以作为所述显示面板。因此，对于显示面板的类型没有特别限制。而且，具有本发明的显示驱动信号处理器的配置的设备包括显示装置或类似装置，除了诸如监视设备或电视图像接收器的显示设备之外，所述显示装置还被用作诸如数码相机或数字视频摄影机之类的图像拾取装置中的监视屏。

本领域技术人员应当明白，取决于设计和其他因素可以有多种修改、组合、子组合和改变，只要它们落在所附权利要求书或其等效表述的范围内。

Claims (10)

1.一种显示驱动信号处理器，包括：

输入装置(DATA)，其用于输入具有预定数量的第一水平像素的视频信号数据，以及输入具有给定的周期和对应于该预定数量的第一水平像素的预定频率的第一时钟(TCLK)，该第一时钟(TCLK)与该视频信号数据同步；

水平像素数量转换装置(24)，其用于把通过该输入装置输入的该视频信号数据从第一水平像素的数量转换成适应于图像显示部分所具有的水平像素的数量的第二水平像素的数量；

用于产生第二时钟的第二时钟产生装置(34)，根据第二时钟，基于第一水平像素的数量与第二水平像素的数量的比率可变地设置逆间隔，在第一水平像素的数量被转换为第二水平像素的数量之后，第二时钟将与该视频信号数据同步，并且其逆间隔的长度是第一时钟的一个周期的整数倍；以及

输出装置(25-33)，其用于在第一水平像素的数量被转换成第二水平像素的数量以后根据第二时钟和该视频信号数据把数据信号输出到所述图像显示部分，以便通过如下方式在所述图像显示部分上显示图像，即：执行驱动以便在水平和垂直方向上以预定的定时扫描被设置在矩阵中的像素，以及对于水平像素驱动，以基于第二时钟的定时把数据信号写入到相应的像素。

2.根据权利要求1的显示驱动信号处理器，还包括：

用于在像素数据单元中调节所述视频信号数据的输出定时的调节装置，该视频信号数据是在第一水平像素的数量被转换成第二水平像素的数量以后得到的，并且该视频信号数据被从所述输出装置输出以便与第二时钟同步。

3.根据权利要求2的显示驱动信号处理器，还包括：

用于延迟所述视频信号中的像素数据的延迟装置(25)，该视频信号数据是在根据第二时钟的定时把第一水平像素的数量转换成第二水平像素的数量以后得到的。

4.根据权利要求1的显示驱动信号处理器，还包括：

像素驱动控制装置，其用于在所述图像显示部分中的水平方向上执行像素驱动，使得在所述图像显示部分的像素列之间，每单位时间的用于写入数据信号的有效时间周期存在差异。

5.根据权利要求4的显示驱动信号处理器，其中，所述像素驱动控制装置进行控制使得：对于在基于第二时钟的数据信号写入可能时间周期变为最长时间周期时的最长写入时间周期而言，所述用于写入数据信号的有效时间周期变为等于在基于第二时钟的数据信号写入可能时间周期变为最短时间周期时的最短写入时间周期。

6.根据权利要求5的显示驱动信号处理器，其中，所述像素驱动控制装置产生数据信号输出控制信号并且根据该数据信号输出控制信号来控制从所述输出装置的数据信号输出，该数据信号输出控制信号被用来在所述最长写入时间周期内停止向对应像素输出所述数据信号，其中在所述最长写入时间周期内停止数据信号输出的时间是通过从所述最长写入时间周期的时间周期中减去所述最短写入时间周期所获得的时间周期。

7.根据权利要求4的显示驱动信号处理器，其中所述第二时钟产生装置产生第二时钟，使得第二时钟的逆间隔的出现模式每经过一个预定时间周期就被改变，该预定时间周期以一个水平扫描时间周期作为最小基本单位。

8.根据权利要求4的显示驱动信号处理器，其中所述第二时钟发生装置产生第二时钟，使得第二时钟的逆间隔的出现模式每经过一个预定时间周期就被改变，该预定时间周期以一个场时间周期作为最小基本单位。

9.一种显示设备，包括：

图像显示部分(3)，其被配置成通过如下方式在该图像显示部分上显示图像，即：执行驱动以便在水平和垂直方向上以预定的定时扫描被设置在矩阵中的像素，以及对于水平像素驱动，以基于第二时钟的定时把数据信号写到相应的像素；

输入装置(DATA)，其用于输入具有预定数量的第一水平像素的视频信号数据，以及输入具有给定的周期和对应于该预定数量的第一水平像素的预定频率的第一时钟，该第一时钟与该视频信号数据同步；

水平像素数量转换装置(24)，其用于把通过该输入装置输入的该视频信号数据从第一水平像素的数量转换成适应于图像显示部分所具有的水平像素的数量的第二水平像素的数量；

用于产生第二时钟的第二时钟产生装置(34)，根据第二时钟，基于第一水平像素的数量与第二水平像素的数量的比率可变地设置逆间隔，在第一水平像素的数量被转换为第二水平像素的数量之后，第二时钟将与该视频信号数据同步，并且其逆间隔的长度是第一时钟的一个周期的整数倍；以及

输出装置(25-33)，其用于在第一水平像素的数量被转换成第二水平像素的数量以后根据第二时钟和该视频信号数据把所述数据信号输出到该图像显示部分。

10.一种显示驱动信号处理方法，包括以下步骤：

输入具有预定数量的第一水平像素的视频信号数据，以及输入具有给定的周期和对应于该预定数量的第一水平像素的预定频率的第一时钟，该第一时钟与该视频信号数据同步；

把在该输入步骤中输入的该视频信号数据从第一水平像素的数量转换成适应于图像显示部分所具有的水平像素的数量的第二水平像素的数量；

产生第二时钟，根据第二时钟，基于第一水平像素的数量与第二水平像素的数量的比率可变地设置逆间隔，在第一水平像素的数量被转换为第二水平像素的数量之后，第二时钟将与该视频信号数据同步，并且其逆间隔的长度是第一时钟的一个周期的整数倍；以及

在第一水平像素的数量被转换成第二水平像素的数量以后根据第二时钟和该视频信号数据把数据信号输出到所述图像显示部分，以便通过如下方式在该图像显示部分上显示图像，即：执行驱动以便在水平和垂直方向上以预定的定时扫描被设置在矩阵中的像素，以及对于水平像素驱动，以基于第二时钟的定时把数据信号写入到相应的像素。

Images