1343040 (1) 九、發明說明 【發明所屬之技術領域】 本發明包含的內容與2005年11月11日提出申請之 -日本專利申請案JP 2005_327236有關，該全文倂入本文 參考。 . 本發明與用來根據視訊信號執行信號處理供在影像顯 示部上顯示影像的顯示驅動信號處理器及其內使用的方法 φ 有關’此外，本發明也與包括有該顯示驅動信號處理器的 顯示設備有關，該顯示驅動信號處理器用來在該顯示設備 上顯示影像。 【先前技術】 近年來，各種類型的顯示（影像顯示）設備或類似物 已進入廣泛使用經由執行數位信號處理以執行顯示設備之 顯示驅動的信號處理且已普及化的階段。 • 這類顯示設備操作以經由預定標準之資料介面輸入/ 輸出一數位視訊信號，以及一在數位視訊信號內部與其同 步的時脈。該裝置經由資料介面輸入數位視訊信號與時脈 ，例如，在與該時脈信號同步的時序’以像素爲單元，爲 數位視訊信號執行必要的處理。因此’具有與該像素單元 對應之周期的時脈也稱爲點時脈。不過’在上述方法中’ 由資料介面規範的點時脈頻率，並不必然等於顯示設備中 之顯示裝置爲顯示影像之像素驅動所用的點時脈頻率。理 由是因爲按照資料介面標準所規範之點時脈或類似物決定 -4 - (2) (2)1343040 的水平方向像素（點）數量，與實際顯示面板中設定的構 造不同。換言之，根據資料介面標準所決定的水平像素數 量被固定在某一數字。另一方面，顯示裝置的水平像素數 量會按照螢幕尺寸標準或類似物改變。如此，顯示面板的 水平像素數量具多種變化。基於此，幾乎不能採用使顯示 面板之水平像素數量與資料介面標準所決定之數量一致的 設計構想。在實際情況中，符合資料介面標準之數位視訊 信號的水平像素數量，經由執行所謂的定標（scaling )被 轉換成顯示裝置的水平像素數量。此外，與對應於經此轉 換所得到之水平像素數量之視訊信號同步之用於顯示的時 脈，也是由該定標產生。驅動顯示裝置中之像素的時序， 是按照用於顯示的時序被控制。此導致得到對應於顯示裝 置之水平像素數量之適合的顯示驅動時序。此技術例如揭 示於日本專利申請案No. Hei 11-202839。 【發明內容】 現在，關於用來產生上述顯示用之時脈的結構，其一 是使用PLL電路或習知的類似物。不過，PLL電路是尺 寸相當大的電路。因此，爲產生顯示用的時脈而在目前的 結構中加入PLL電路，從基板配置、成本等方面來看都 無效率。 於是，關於顯示裝置的水平像素數量，可考慮選擇對 應於時脈頻率之數的電路結構，符合資料介面標準的點時 脈頻率被可除盡而無餘數的2次方多工。如果採用此結構 -5- (3) (3)1343040 ，經由執行簡單的處理，簡單地以2次方（諸如2或4 ) 除符合資料介面標準的點時脈’即可得到供應給顯示裝置 的時脈。結果是不再需要PLL電路。 不過，在此情況’顯示裝置之水平像素的數量被限制 在對應於符合上述條件的時脈頻率。結果是，選擇顯示裝 置之像素數量的自由度被縮小，且因此發生不便之處，例 如，產品的變化受到限制。 由於前述’本發明解決了上述問題。按照本發明的一 實施例，提供一種顯示驅動信號處理器，包括：輸入機構 ，用於輸入具有第一預定水平像素數量的視訊信號資料， 及具有一給定周期與對應於該第一預定水平像素數量之預 定頻率的第一時脈’該第一時脈與該視訊信號資料同步： 以及水平像素數量轉換機構，用於將該輸入機構所輸入的 視訊信號資料，從該第一水平像素數量，轉換成適合影像 顯示部所具有之水平像素數量的第二水平像素數量。該顯 示驅動信號處理器另包括：第二時脈產生機構，用於依照 根據第一水平像素數量與第二水平像素數量之比可變地設 定的反向間隔產生第二時脈，該第二時脈與第一水平像素 數量轉換成第二水平像素數量後的視訊信號資料同步，且 具有長度爲該第一時脈之一個周期之整數倍的反向間隔： 以及輸出機構’用來根據該第二時脈及第一水平像素數量 轉換成第二水平像素數量後的視訊信號資料，經由執行驅 動以便在預定的時序在水平及垂直方向掃描按矩陣配置之 像素，將資料信號輸出到影像顯示部，並在根據與水平像 -6- (4) (4)1343040 素驅動有關之第二時脈的時序，將資料信號寫到對應的像 素，以在該影像顯示部上顯示影像。 此外’按照本發明的另一態樣，提供一種顯示設備， 包括：影像顯示部，被組構成經由執行驅動以便在預定的 時序在水平及垂直方向掃描按矩陣配置之像素，並在根據 與水平像素驅動有關之第二時脈的時序，將資料信號寫到 對應的像素，以在該影像顯示部上顯示影像；輸入機構， 用於輸入具有第一預定水平像素數量的視訊信號資料，及 具有一給定周期及對應於該第一預定水平像素數量之預定 頻率的第一時脈，該第一時脈與該視訊信號資料同步；以 及水平像素數量轉換機構，用於將該輸入機構所輸入的視 訊信號資料’從該第一水平像素數量，轉換成適合影像顯 示部所具有之水平像素數量的第二水平像素數量。該顯示 設備另包括：第二時脈產生機構，用於依照根據第一水平 像素數量與第二水平像素數量之比可變地設定的反向間隔 產生第二時脈，該第二時脈與第一水平像素數量轉換成第 二水平像素數量後的視訊信號資料同步，且具有長度爲該 第一時脈之一個周期之整數倍的反向間隔；以及輸出機構 ，用來按照第二時脈及第一水平像素數量轉換成第二水平 像素數量後的視訊信號資料，將資料信號輸出到影像顯示 部。 有了上述結構，首先，基本上，與第一時脈同步的視 訊信號資料被輸入，且視訊信號資料的水平像素數量被轉 換成影像顯示部的水平像素數量。在此，該第一時脈被定 (5) (5)1343040 義成具有根據一給定周期的預定頻率。此外，當水平像素 的數量被轉換時，該時脈的頻率，能與在轉換成與該第一 時脈之頻率不同之頻率後所得到的影像信號資料同步。因 此’被產生的時脈是與轉換後所得到之視訊信號資料同步 的第二時脈。接著，經水平像素數量轉換後所得到的視訊 信號資料與該第二時脈都供應給影像顯示部，經由利用連 續點系統，影像顯示部中的像素在水平方向被驅動。影像 顯示部利用視訊信號資料及因此供應至該處做爲水平驅動 之時序控制之時脈的第二時脈驅動像素，藉以在影像顯示 部上顯示輸入至該處的視訊信號資料。 在此情況之下，在本申請案的本發明中，上述第二時 脈的反向間隔（inversion interval)具有第一時脈之一個 周期整數倍（本申請案之本發明的整數等於或大於1，即 自然數）的長度。接著，每一反向間隔的長度應設定多少 個第一時脈的一個周期，可按照第一水平像素數量與第二 水平像素數量的比改變。具有此種反向樣式之第二時脈的 反向時間周期是第一時脈之一個周期的整數倍。因此，例 如，具有此種反向樣式的第二時脈，可用諸如第一時脈的 信號爲基準，切換輸出的高/低位準加以產生，與第一水 平像素數量與第二水平像素數量的比無關。因此，第二時 脈可由邏輯電路或類似形式構造成的電路，將第一時脈輸 入而產生，與PLL電路或類似電路無關。 按上述方法產生第二時脈，例如，由於不需要PLL 電路的結構’因此，用於產生第二時脈的電路變得簡單。 -8 - (6) (6)1343040 結果是’可獲得縮小電路尺寸的優點，其也導致成本下降 。此外’按照本發明之實施例產生第二時脈，特別是不受 限於第一水平像素數量與第二水平像素數量之比的關係。 換言之’僅管省略了 P L L電路或類似物，此項省略無礙 於選擇顯示裝置之像素數的自由度。 從以下的描述並配合經由例子說明本發明之較佳實施 例的附圖’將可明瞭本發明以上及其它的特徵及優點。 【實施方式】 圖1顯示按照本發明實施例之顯示設備中顯示面板驅 動系統的整體架構例。 例如包括數位信號處理器（D S P ) 1、顯示驅動器2、 及顯示面板3。 D S P 1是提供視訊信號各種必要數位處理的電路部分 。關於DSP 1的輸出’首先，資料信號包括有紅、綠及藍 3原色的信號分量’或資料信號包括有γ、U及V的亮度 信號分量或類似物及色差信號分量被當成數位視訊資料輸 出。此外’ D S P 1連同數位視訊資料輸出一與該數位視訊 資料同步的傳輸時脈TCLK (第一時脈）。在此情況， DSP 1也輸出一對應於該數位視訊資料的水平同步信號 HSYNC及垂直同步信號VSYNC。 數位視訊資料、傳輸時脈TCLK、水平同步信號 H S Y N C、及垂直同步信號V S Y N C，以符合數位視訊資料 輸入/輸出之預定資料介面標準的形式從DSP 1輸出，並 -9- (7) (7)1343040 輸入到後續階段中的顯示驅動器部2。須注意’視資料介 面標準或輸入/輸出裝置而定，在某些情況中，採用其中 包含水平及垂直同步信號HSYNC及VSYNC的形式’以 便疊加到被輸入或被輸出的數位視訊資料上。 現在，在圖1所示的架構中，可使用 A/D轉換器或 類似物取代DSP 1。在此情況，符合預定資料介面標準的 數位視訊資料及傳輸時脈被輸入到顯示驅動器部2。按照 本發明實施例的特徵，其架構是經由利用輸入到顯示驅動 器部2的數位視訊資料及傳輸時脈，在該處產生及輸出用 來驅動顯示面板3的信號。因此，用來輸出數位視訊資料 及傳輸時脈給顯示驅動器部2之電路部分的結構及功能， 不應受特別的限制。 顯不驅動器部2是用來顯不驅動顯不面板3的部分。 基於此，顯示驅動器部2經由利用輸入到該處的數位視訊 資料及傳輸時脈TCLK (及水平及垂直同步信號HSYNC 及VSYNC)，產生適合供顯示面板3之類型及結構顯示 的資料信號，以及用來控制顯示面板3內之驅動時序的各 種時序信號，並輸出因此而產生的資料信號及各種時序信 號給顯示面板3。 須注意，在此情況中，從顯示驅動器部2輸出用於顯 示的資料信號，是以對應於紅、綠及藍3原色之類比電壓 値之形式產生的信號。此外，例如，至少輸出做爲各種時 序信號之對應於做爲水平掃瞄（資料線驅動）之時序的水 平時脈HCK，以及對應於做爲垂直掃瞄（閘線驅動）之 -10- (8) (8)1343040 時序的垂直時脈VCK，與用來顯示的資料信號一同輸出 〇 此外’顯示驅動器2可實際構造成例如一積體電路（ IC )的形式。不過’顯示驅動器2也可構造成一組各種必 要之組件或零件的形式。 顯示面板3包括預定種類的顯示裝置。顯示面板3經 由利用來自顯示驅動器2按上述方法輸入到該處用於顯示 的資料信號及各種時序信號，執行用以顯示的操作。結果 是’在DSP 1中根據視訊信號處理的影像，在顯示面板3 的顯示螢幕上被顯示。 在此’本實施例之顯示面板3的基本構造，是像素沿 著水平及垂直方向配置成所謂矩陣的形式。在此情況下， 一水平行之像素不是在每一個水平掃描時間周期被同時驅 動的系統，而是採用沿著水平方向逐一像素連續地執行像 素驅動以在水平方向驅動像素的系統。須注意，在此情況 中’用於連續地驅動像素的這類系統稱爲"連續點驅動系 統"。 低溫複矽類型的液晶顯示器或類似物、有機電激發光 (electro luminescence EL)顯示器及類似的顯示裝置可 以採用本例中之連續點驅動系統。在本申請案的發明中， 顯示面板並不特別限於顯示面板3，只要採用連續點驅動 系統即可。不過，在本例中，顯示面板3是採用液晶顯示 器。 圖2顯示顯示驅動器2的內部結構例。 -11 - (9) 1343040 如參考圖1所做的描述’ D S P 1輸出數位視訊資料以 及與該數位視訊資料同步的傳輸時脈TCLK給顯示驅動器 " 部2。此外’ D S P 1以與數位視訊資料無關的信號輸出水 '· 平及垂直同步信號HSYNC及VSYNC，或以疊置在數位視 . 訊資料上的形式從DSP 1輸出到顯示驅動器2。 首先’如前所述’被輸入到顯示驅動器2的數位視訊 資料包括紅、綠及藍3原色的信號分量，或γ、u及V的 • 號分量。在此情況，此形式使得這些信號分量的資料按 照預定的規則被連續地配置。接著，顯示驅動器2首先在 串列（S ) /並列（P )轉換部2 1中將輸入到該處的數位視 訊資料轉換成具有並列形式的資料信號。換言之，s/p轉 換部2 1將輸入至該處之串列形式的數位視訊資料，分離 成分別對應於紅、綠及藍3原色的資料信號，或是分別對 應於Y (亮度信號）、U & V之色差信號分量的資料信號 ’並將所得到的資料信號以平行的方式輸出。 ® 輸出自S/P轉換部21具有並列形式的資料信號被輸 入到濾波器22。例如，爲防止在後續階段所執行的像素 數量轉換處理階段發生反射雜訊（return n〇ise )(失真 )’濾波器22除去輸入到該處之資料信號中預定頻帶的 分量’並將所得到的信號輸出給定標處理部23。 在此例中’定標處理部23包括定標器24及延遲處理 部25。 定標器24用來轉換輸入至該處之資料信號的水平像 素數量。以平行方式輸入到定標處理部23 (定標器24 ) -12- (10) (10)1343040 的資料信號，是根據符合資料介面標準且是從DSP 1輸出 的數位視訊資料。因此’這些資料信號的水平像素數量’ 也對應於符合上述資料介面標準的數位視訊資料。另一方 面，顯示面板3例如具有按照其規格及結構所決定之預定 數量的水平像素。因此’一般來說，吾人所要的水平像素 數量，與符合資料介面標準之數位視訊資料的水平像素數 量不同。在本實施例中亦是如此，兩者的水平像素數量不 同。 因此’在經由資料介面或類似物輸入到顯示驅動系統 的階段中，當視訊信號之形式採用的水平像素數量與該顯 示驅動系統所驅動之顯示裝置的水平像素數量不同時，其 需要致使視訊信號的水平像素數量與顯示裝置的水平像素 數量一致。因此，信號處理被稱爲像素數量轉換、定標或 類似物。定標器24執行的信號處理是將輸入到該處之資 料信號的水平像素數量，轉換成顯示面板3的水平像素數 量。須注意，從過去以來已知的方法或系統，以及其所應 用的內插處理技術，諸如線性內插或立方內插，都適用於 轉換像素本身之數量的這類處理。 經過定標器24轉換像素數量後所得到的資料信號， 接受延遲處理部25的延遲處理，以便將資料信號的輸出 時序，延遲對應於一個像素單元之資料（像素資料）之預 定的時間。 例如’在過去，當顯示裝置採用連續點驅動系統時， 通常是根據資料信號被驅動，例如，驅動一個像素所需的 -13- (11) 1343040 時間周期’是等分在一個水平掃描時間周期中。易言之， 最簡單的思考方式是將一個水平掃描時間周期的時間周期 的長度等除以水平像素數量（亦即該顯示裝置的水平像素 - 數量）’將所得到時間周期，分配給用於一個像素的驅動 . 時間周期》 不過’在本實施例中’按照水平時脈HCK ( HCK1及 H C K2 )控制的每一像素的驅動時間周期並不一致，且因 • 此按下文所描述的方法適當地改變。於是，關於用於構成 資料ί§號之像素資料的輸出時序，在每一指定的時間周期 ’該像素資料不應在輸出時序被傳送，而應在做爲每一像 素之驅動時序的適當時序（對應於上述可變驅動時間周期 )被傳送。設置延遲處理部25的目的是爲按照時序產生 器3 4 (將在稍後描述）所做的控制來延遲資料信號，以 便得到上述像素資料的傳送時序》 須注意’再補充說明’與本實施例相較，在過去，定 # 標處理部23採用的結構中省略了延遲處理部25，且只包 括定標器24。 在延遲處理部25中完成延遲處理之後，從定標處理 部23輸出的資料信號’當其具有的形式對應於紅、綠及 藍的顏色分量時’該資料信號被輸入到視訊信號處理部 26。此外’例如，當其具有的形式對應於γ、 υ及ν的 亮度信號及色差信號分量時’則該資料信號被暫時輸入到 RGB轉換處理部27。在該資料信號被轉換成包括有紅、 綠及藍之顏色信號分量之後，所得到的資料信號被輸入到 -14 - (12) (12)1343040 視訊信號處理部26。在此，RGB轉換處理部27中所執行 的轉換處理，可採用到目前爲止已爲吾人所熟知的技術。 當輸入到視訊信號處理部2 6的資料信號包括有紅、 綠及藍之顏色信號分量時，視訊信號處理部26主要是執 行顯不影像品質調整及類似的信號處理，並輸出且以影像 的形式顯示在顯示面板3上。視訊信號處理部2 6例如執 行亮度調整、對比修正、伽瑪修正等。 在視訊信號處理部26中接受信號處理的紅、綠及藍 資料信號接著被分別地輸入到數位到類比轉換器（DAC ) 28、DAC29、及DAC30，並被分別轉換成類比電壓値。此 外，所得到的類比電壓値分別被放大器3 1、32、及33放 大，並接著輸入到顯示面板3。 此外’從D S P 1輸入到顯示驅動器2之數位視訊資料 的水平及垂直同步信號HSYNC及VSYNC，當具有與數位 視訊資料分離的形式時，其被從D S P 1側直接輸入到顯示 驅動器2中的時序產生器34。另一方面，當具有疊置於 數位視訊資料上的形式時，在S / P轉換部2 1中轉換成串 列形式後所得到的資料信號，被輸入到同步分離電路3 5 。在同步分離電路35從資料信號中分離及提取出水平及 垂直同步信號HSYNC及VSYNC後，所得到的信號被輸 入到時序產生器3 4。 此外，傳輸時脈TCLK連同數位視訊資料從DSP 1輸 入到顯示驅動器2，且水平及垂直同步信號HSYNC及 V SYNC被輸入到時序產生器34。 -15- (13) (13)1343040 時序產生器34經由利用傳輸時脈TCLK及按上述方 法輸入至該處的水平及垂直同步信號HSYNC及VSYNC， 產生驅動顯示面板3中之像素所需的各種時序信號，並輸 出因此產生之各類型的時序信號給顯示面板3。在本實施 例中，此時序信號包括水平時脈HCK及垂直時脈VCK。 亦如前文描述，水平時脈HCK是顯示面板3中水平掃描 (資料線驅動）所用的時序時脈。此外，垂直時脈VCK 是顯示面板3中垂直掃描（閘線驅動）所用的時序時脈。 圖3A至3G的時序圖顯示對應於水平像素驅動的操 作例，如具有圖2所描述之結構之顯示驅動器2中的操作 〇 首先，圖3 A及3B分別顯示從DSP 1側輸入到顯示 驅動器2的傳輸時脈TCLK，以及與該傳輸時脈TCLK同 步的數位視訊資料（在本例中亦稱爲”輸入的視訊資料·’） 。在本例中’所顯示的輸入視訊資料具有每一水平線含有 720像素（點）的形式。易言之，具有720水平像素數的 形式，是經過調整以符合資料介面標準的視訊資料形式。 圖3 B顯示該數位視訊資料，以便賦予該像素資料1至 720的編號，按對應於圖3A之傳輸時脈TCLK的次序排 列。在此例中’整個像素資料以像素資料1至7 2 0指示。 此也應用於圖3 C所示之取樣定標後的資料信號，以及與 水平時脈HCK同步後的資料信號，如圖3D所示。
圖3B的傳輸時脈TCLK是一通用時脈，具有均等的 —個周期（】mck)。在此例中，圖3B之傳輸時脈TCLK -16- (14)1343040 的頻率例如是1 3.5 Μ Η z。此外，在此例中，圖3 A所 輸入視訊資料與傳輸時脈T C L K同步，以使影像資料 輸時脈TCLK的每一個上升緣的時序被切換到另一個 在此例中，顯示面板3的水平像素數量是320。 ’圖2中所示的定標器24被構造，以便將輸入到該 資料信號的水平像素數量，從7 2 0轉換到3 2 0。易言 定標器24經由執行對應於720: 320 = 9: 4之數量-像 的內插處理或類似處理’以實行像素數量轉換。在像 量轉換階段’由定標器24所得到資料信號中之像素 1至320的時序如圖3C所示。 亦如前所述，定標處理部2 3中的定標器2 4僅單 經由內插或類似處理執行水平像素數量的轉換。因此 將在接受定標器24之像素數量轉換處理階段中的資 號視爲像素資料的序列時，如圖3 C中所示，此序列 式可視爲像素資料1至3 20被分別配置在對應於一水 之時間周期（一水平掃描時間周期）被等分成的320 時間周期（1 h m c k )中。 例如’在相關技術中，所產生要供應給顯示面板 水平時脈H C K對應於像素資料的時序，如圖3 C所示 言之，所產生的水平時脈HCK，具有根據水平掃描 周期的時間長度與完成轉換處理後之水平像素數量所 之具有預定頻率的給定周期。 另一方面’在本實施例中，例如，如圖3 Ε或圖3 示，無固定周期的水平時脈HCK按如下描述的方法 示的 在傳 〇 因此 處之 之， 素比 素數 資料 純地 ，當 料信 的形 平線 個等 3的 。易 時間 決定 IF所 產生 -17- (15) 1343040 在此，圖3E顯示當設定爲單相位時脈時的 HCK，以及圖3F顯示當設定爲雙相位時脈時的 - H C K。首先，以下將以圖3 Ε所描述的單相位時 圖3 D爲例，描述本實施例中在水平方向之像素 的槪念，以及對應於其的水平時脈H C Κ。 在此情況，如前所述，定標器24執行像素 φ 處理前的水平像素數量與執行轉換處理後之水平 的比是 720: 320=9 ： 4。 此表示，執行像素數量轉換處理後之資料信! 連續像素資料，應連續配置在執行像素數量轉換 資料信號之9個像素資料所用的單位時間周期τ 內。至於此配置方法，當在單位時間周期Τ中4 料每一個所用的時間周期相等時，得到如圖3 C 式。 φ 另一方面，上述的單位時間周期Τ可視爲將 TCLK的一個周期（mck)設定爲最小的基；^ circuit )，且該最小的基本單位連續9次的時間 此情況下，當單位時間周期T被根據mck之整 所形成的時間周期分割成4部分時，可得到下式 2 + 2 + 2 ° 因此，根據該式導出由3 mck、2 mck、2 mck (總共9個mck )所組合的時間周期，可配 置給單位時間周期T ( 9 mck )的時間周期，用] 水平時脈 水平時脈 脈並參考 驅動時序 數量轉換 像素數量 號的4個 處理前之 的每一個 個像素資 所示的形 傳輸時脈 二回路（ 周期。在 數倍的値 9 = 3 + mck、2 置做爲配 執行像 -18- (16)1343040 素數量轉換後的4個像素資料。 圖3 D顯不根據上述配置方法執行水平像素數量 處理後的資料信號。 易g之’該4個像素資料，即，圖3D中所示之 資料中的1至4像素資料被配置在對應於圖3B所示 —個單位時間周期T。於是’首先，爲像素資料1設 mck的時間周期，以及，剩下的每—個像素資料2、 4配置2 m c k的時間周期。同樣地，從現在開始，剩丨 個單位時間周期T的每一個單位時間周期τ，都是 mck、2 mck、2 mck的時間周期配置給執行過像素數 換處理後的連續4個像素資料。 於是’本實施例的水平時脈H C K應具有關於得 些像素之資料寫入時序的波形樣式，以便與圖3D中 之像素資料的時間周期一致。 於是，在單相位水平時脈H C Κ的情況中，如圖3 的第一個單位時間周期Τ所示，當單相位水平時脈 之前緣的時序被設定爲寫資料的開始時序時，設定在 個1 mck時間周期中的Η位準對應於像素數量轉換 像素資料1 (圖3 Β ) ，1 mck的時間周期對應於像素 轉換前的像素資料4，1 mck的時間周期對應於執行 數量轉換前的像素資料6，以及1 mck的時間周期對 執行像素數量轉換前的像素資料8。此外，在1 mck 間周期中設定L位準分別對應於像素數量轉換前剩下 素資料2, 3，5及7。此外，例如，剩餘7 9個單位時 轉換 信號 的第 定3 3及 餘79 以 3 量轉 到該 所示 E中 HCK 第一 前的 數量 像素 應於 的時 的像 間周 -19- (17) (17)1343040 期的每一個單位時間周期T，都是按上述情況，根據相同 的樣式設定Η位準時間周期與L位準時間周期。 易言之，關於單相位的水平時脈HCK，當1 mck的 時間周期中設定有Η位準，且將鄰接於該處之l位準的 時間周期視爲一個周期時，即可說一個周期的時間被改變 成符合配置整數倍之mck的時間周期。在此情況，當改 變一個周期的時間時’其中設定有Η位準的頭個反向間 隔被固定在1 mck ’且接下來其中設定有L位準的反向間 隔，被可變地設定成1 mck或2 mck。 具有此樣式之水平時脈HCK的設定致使一個單位時 間周期T，根據水平時脈H C K的則緣分割被成3 m c k, 2 mck, 2 mck 及 2 mck 的序歹[J。 接下來的情況是將圖3D中所示的水平時脈HCK設定 成具有如圖3F所示形式的雙相位樣式。易言之，在一個 單位時間周期內，時脈的反向間隔設定爲3 mck, 2 mck, 2 mck與2 mck的組合，且產生及輸出各自具有相互反向之 波形的兩個水平時脈HCK1及HCK2。在因此產生的雙相 位水平時脈HCK1及HCIC2中，從Η位準到L位準及從L 位準到Η位準的反向時序，變成資料開始寫入對應像素 的時序。在此情況，可以得到與單相位水平時脈HCK相 同的驅動時序。須注意，在本實施例的顯示驅動系統中， 水平時脈HCK實際上採用單相位或雙相位，應按照實際 情況中設計的條件、規格及類似物決定。 現在，如前文描述，本實施例之水平時脈HCK ( -20- (18) (18)1343040 HCK丨及HCK2)的周期及反向間隔並不一致。配置圖2 之疋標處理部23中的延遲處理部25，使得像素資料中的 資料信號可以與水平時脈HCK ( HCK1及HCK2)正確地 同步’該水平時脈的周期按上述方法並不一致。 例如’如圖3 C所不’在像素資料的輸出時序階段中 ’疋標器24單純地執行對應於丨h mck之等時間周期的像 素數量轉換，lh mck是將一個單位時間周期等分成4個相 等部分所得到。比較本實施例之圖3 E及3 F中所示水平時 脈HCK(HCK1及HCK2)的時序與圖3C之資料信號的輸 出時序可看出’例如’在單位時間周期中像素資料進入的 開始時序及之後的第二個像素資料，領先水平時脈H C K (HCK1及HCK2 ) »易言之，當資料信號的輸出時序保 持如圖3C所示時’其不可能得到與水平時脈HCK ( HCK1 及 HCK2)同步。 於是’如圖3 D中所示的第一單位時間周期τ，例如 ’資料信號2被延遲到從資料信號1之輸出時間點消逝3 mck的時間點。此外’資料信號3被延遲到從資料信號2 之輸出時間點消逝2 mck的時間點，資料信號4被延遲到 從資料信號3之輸出時間點消逝2 mck的時間點，等等。 因此’資料信號的輸出時序被控制，以便給予所需mck 之整數倍的延遲時間。結果是爲各個資料信號得到與本實 施例之水平時脈HCKCHCK1及HCK2)同步的輸出時間 周期。 須注意，時序產生器3 4控制資料信號在延遲處理部 -21 - (19) (19)1343040 25中的輸出時序。時序產生器34例如輸出其本身爲資料 信號所產生對應於水平時脈HCK(HCK1及HCK2)的切 換時序信號給延遲處理部25。延遲處理部25反應其所接 收做爲輸入的時序信號開始輸出資料信號，並持續輸出資 料信號直至得到次一個時序信號。當得到新的時序信號時 ’延遲處理部25將目前資料信號的輸出切換到次一個的 輸出。 在本實施例中，如前述的方法，顯示驅動器部2轉換 輸入到該處之視訊資料的水平像素數量，並產生與轉換後 之視訊資料（資料信號）同步的水平時脈H C K ( H C K 1及 HCK2)。 在此，在單相位水平時脈H C Κ的波形中，在其中設 定爲Η位準固定於1 mck (傳輸時脈TCLK之一個周期的 時間）之一個周期的反向間隔之後，其中設定爲L位準的 反向間隔以m c k的整數倍改變。此外，雙相位水平時脈 HCK1及HCK2具有各自的波形，在每一個波形中設定有 以隨mck之整數倍改變的H/L位準反向間隔。因此，本 實施例的水平時脈，無論是單相位的時脈或雙相位的時脈 ，都可根據以1 mck做爲一個周期的傳輸時脈TCLK，經 由按照所需的樣式改變輸出的H / L位準而產生。結果是， 應實際提供在時序產生器34內之產生水平時脈的結構， 例如，可經由按照被輸入之傳輸時脈TC LK做爲時脈（C L )操作的簡單邏輯電路或類似物的組合實現。 在過去，水平像素驅動及一個像素的驅動時間，例如 -22- (20)1343040 ’是給予相等的時間周期，其是經由一個水平掃描時 除以水平像素數量得到。在此情況，除非轉換前之水 素數量與轉換後之水平像素數量間的關係，例如，可 2至η次方或類似物表示，否則特別要提供P LL電路 產生具有對應於轉換處理前之水平像素數量之周期的 時脈。 另一方面，按照此實施例，已於前文中描述，簡 邏輯電路及類似物可以產生供像素驅動的水平時脈。 轉換處理前之像素數量與轉換處理後之像素數量之比 。結果是，變得不再需要PLL電路。應設置在本實 中之用來產生水平時脈的結構與 P L L電路相較，很 ，更可實現降低成本與縮小電路基板的尺寸，因爲本 例中的電路尺寸要比相關技術來的小。 此外，當PLL電路產生水平時脈時，喪失與執 素數量轉換處理前之傳輸時脈的同步。爲解決此問題 般言之，例如應設置利用先入先出（F IF Ο)供資料信 入/輸出的記憶體。不過，在本實施例中，在執行像 量轉換處理前，是利用傳輸時脈TC LK產生水平時脈 因此保持轉換處理前與後的同步。因此，也不需要前 述的記憶體。在此方面，可進一步促進上述的優點。 須注意，在本實施例中需要延遲處理部2 5的結 用來延遲像素資料中的資料信號，以符合一個周期的 或水平時脈的反向時間周期被改變的情況。不過，例 本實施例中的電路尺寸可遠小於要安裝PLL電路及
間等 平像 以用 1並 水平 單的 不論 爲何 施例 明顯 實施 行像 » - 號輸 素數 ，且 所描 構， 時間 如， FIFO -23- (21) (21)1343040 型記憶體的情況。 此外，按照本實施例，即使轉換處理前之像素數量與 轉換處理後之像素數量的比改變，用於像素驅動的水平時 脈也可根據參考圖3 A至3 G中所描述的思考方式按照傳 輸時脈TC LK產生，例如不需要P LL電路或類似物。 因此，從不同的角度看此情況，按照本實施例，儘管 該結構不包括用來產生水平時脈的P L L電路，但特別不 限制轉換處理後的像素數量。結果是，也可得到不會妨礙 到選擇顯示面板3之像素數量之自由度的優點。 接下來，將參考圖4及5描述關於根據顯示驅動器2 按前文之方法所產生的資料信號及水平時脈HCKCHCK1 及H C K 2 )在水平方向驅動像素的操作例。 首先，圖4顯示此實施例之顯示面板3內的電路結構 例。在此例中’顯示面板3基本上是採用點序列驅動系統 的液晶顯示裝置。此外’爲便於描述，在圖中僅擷取及顯 示對應於R、G及β其中一個顏色之資料信號的結構。實 際上，對應於R、G及Β每一個頻色的信號都設置有圖中 所顯示的結構。 如圖所示，在顯示面板3中，備有必要數量的像素格 驅動電路Ρχ’每一個電路對應於一個顯示像素，且是按 矩陣排列。一個像素格驅動電路Ρχ包括一像素開關Q及 一個像素電容器C。像素開關Q例如具有場效電晶體（ FET )的結構。例如’像素開關q的閘極連接到預定的一 閘極線G，以及其汲極連接到預定的一資料線〇。像素開 -24- (22) (22)1343040 關Q的源極連接到像素電容器C。 在此條件下，雖然圖中未說明，例如，配置其中形成 有被施加預定共同電位之共用電極的基板，以便透過液晶 層面對按矩陣排列之像素格驅動電路p X所在的平面部。 配置分別對應於水平行的閘極線G ( m ) , G ( m + 1 )， …。一水平行所用像素格驅動電路Px之像素開關Q的閘 極連接到其中一條對應的閘極線G ( m ) , G ( m+ 1 ) , ... · 。垂直掃描電路（未顯示）掃描這些閘極線G。垂直掃描 電路以吾人所熟知的方法包括位移暫存器及類似物，並以 稍後描述的方法對閘極線連續地施加閘極電壓。 此外，水平掃描電路40採用以下對應於點序列驅動 系統的結構。 首先，水平掃描電路40配置有包括位移電路部RG( η)，RG(n+l)，...，RG(n+5) ...的位移暫存器 41， 這些電路被串連以便分別對應於資料線D ( η ) , D ( n+ 1 )，…，D ( η + 5 )，...。此外，同樣地，水平掃描電路4Ο 配置有資料線開關HSW(n)，HSW(n + l)，…，HSw( η + 5 )，. ··，提供這些電路以便分別對應於位移電路部R g (η) , R G ( η +1 )，…，RG (n + 5) 在此情況，雙相位水平時脈HCK 1及HCK2按圖中所 示的方式被輸入到位移暫存器41。來自位移電路部RG( η) ，RG ( n + 1 )，…，RG ( n + 5 )，...的輸出被當成 ON/OFF控制信號’分別輸入到對應的資料線開關HSW ( n) , HSW ( n + I ) , , HSW ( n + 5 )，...。 -25- (23) 1343040 此外，資料線開關H S W ( η )，H S W ( n + 1 ) , . · ·， HSWCn + s)，…的一端’被共同地連接到來自顯示驅動 器2的資料信號輸出線。供應給此線的資料信號是參考圖 ' 3D描述的資料信號，且與水平時脈HCK1及HCK2同步 。資料線開關 HSW (n)，HSW (η+1)，··_ , HSW (η + 5) ，...的另一端分別連接到對應的資料線D ( η )，D ( η+ 1 ) > · · · , D ( η + 5 ) ,..·。 φ 如此構造的顯示面板3在影像顯示階段的操作如下。 首先，垂直掃描電路（圖4中未顯示）掃描閘極線g (m)，G(m + 1)，…。易言之’垂直掃描電路以連續行 的方式，按G(m) ->G(m + l)，->·..的次序，沿著垂直 方向’在每一水平掃描時間周期的時序掃描閘極線G(m )，G(m + 1)，…。在閘極線被掃描的同時，用來打開對 應像素開關Q的閘極電壓’被施加到其所連接的閘極線 。因此，各別的閘極連接到相關閘極線的所有像素開關Q • 都變爲ON狀態。另一方面，在閘極線沒有被掃描之時， 所有連接到相關閘極線的像素開關Q都在OFF狀態，因 爲在相關的閘極線上顯現用來關閉對應像素開關Q的電 位。 接著’在一閘極線被掃描的時間周期（一個水平掃描 時間周期）內’水平掃描電路40按圖5A至5G中所示的 方式操作，以實施資料線開關H S W ( η )，H S W ( n + 1 ), ...,HSW ( η + 5 )，...的 ΟΝ/OFF 控制。 易言之’例如，圖5 Α中所示的水平時脈H C Κ1及 -26- (24) 1343040 HCK2被輸入到水平掃描電路4〇內的位移暫存器41。這 些水平時脈HCK1及HCK2具有相同的波形樣式，如參考 '圖3F的描述。位移暫存器41按照其所接收做爲輸入的水 ' 平時脈HCK1及HCK2操作，其致使資料線開關HSW ( η )，HSW (η+1)，...，HSW (η+5)，·‘.的 ΟΝ/OFF 時序， 按圖5B至5G中所示的方式被控制。須注意，圖5B至 5G中分別顯示的〇N/〇FF樣式，也可視爲位移電路部rg φ (n)，RG(n+l)，…，RG ( η + 5 )…所輸出之H/L位準 的樣式。 從圖4的結構可瞭解，在資料線開關η S W在O F F狀 態時’對應的資料線與資料信號線相互間的連接被切斷。 因此’資料信號的電壓値沒有施加到相關的資料線。另一 方面’當資料線開關HSW變爲〇Ν狀態時，對應的資料 線與資料信號線被相互連接，資料信號的電壓値被施加到 相關的資料線。
# 特別是，在圖5A至中，首先，資料線開關HSW (η)按照3 mck之反向時間周期中的水平時脈HCK1及 HCK2’在3 mck的時間周期中變爲on狀態。此時，當 資料is號與水平時脈HCK1及HCK2同步時，對應於—個 像素資料的電壓値在3 mck的時間周期中輸出給資料信號 線。此電壓値經由資料線開關H S W ( η )施加到資料線d (η )。結果是，電荷經由位於被掃描之閘極線與資料線 D(n)間之父叉點處的一個像素格驅動電路ρχ中的像素 開關Q累積在像素電容器C中。易言之，該資料被寫入 -27- (25)1343040
一個像素。於是，液晶顯示層中對應 被激勵，與因此被寫入該處的資料一 格被驅動。 此外，在資料線開關H S W ( η )完 期的ON時間周期之後，接下來，on HSW ( n+1 )，HSW ( n + 2 )及 HSW。 逝2 mck的時間周期切換一次。反應 m c k之時間周期爲像素資料輸出的電腫 位於資料線D ( η +1 ) , D ( η + 2 )及D 閘極線交叉處的像素格驅動電路Px。 HSW的ON狀態，從資料線開關HSW 前述情況類似，按照3 m c k -> 2 m c k 2 周期樣式連續地切換。反應此，資料初 掃描之閘極線與被施加像素資料電壓fi 交叉處的像素格驅動電路Px。因此， 液晶被分別連續地激勵。 如前所述，本實施例的顯示面板3 陣系統同時驅動構成一水平行（閘極線 而是按逐一像素的方式，依序驅動該些 實施例的顯示面板3是利用點連續驅動 在此情況下’按照本實施例，在顯示面 像素，按圖4之描述參考圖5A至5G 之水平時脈HCK1及HCK2的時序被連 位移暫存器41操作以在圖3E中所 丨該交叉點處的液晶 [。易百之，該像素 成3 mck之時間周 狀態按資料線開關 1 + 3 )的次序，每消 此切換，每消逝2 [値，被連續地寫入 (n + 3 )與被掃描之 之後，資料線開關 (n + 4 )開始，又與 mck->2 mck的時間 ;連續地寫入位於被 I之資料線D兩者 對應於該交叉點的 不是利用主動式矩 丨）的水平像素群， i像素。易言之，本 丨系統來驅動像素。 板3之水平行中的 描述之方式所產生 ί續地驅動。在此， 示單相位水平時脈 -28- (26) 1343040 H CK之前緣的時序執行位移，且此項操作是對所有水平 行全部都執行，藉以爲一個畫面完成寫資料的操作。接著 '’爲一個畫面寫資料的操作例如重複一場周期（使用垂直 - 時脈VCK來控制用於每一場周期的時序），藉以執行影 . 像顯示。如前所述，按照此實施例’按照以圖3 A至3 G 中所描述之方式產生的水平時脈HCK(HCK1及HCK2) (參考圖3E及3F)，且延遲處理部25根據資料信號（ φ 參考圖3D)調整像素資料的輸出時序，水平像素被正確 地驅動。結果是，影像也被正確地顯示。 現在，有了到目前爲止所描述本實施例之顯示驅動的 架構，例如，像素驅動時間周期是經由將9 mck的單位時 間周期分割成3 mck，2 mck，2 mck及2 mck等4個部分 所形式，且這些像素被這些像素驅動時間周期連續地驅動 。於是’每單位時間周期的消逝，該些像素按照此驅動樣 式被連續且重複地驅動。 # 不過，此像素驅動系統造成發生於3 mck與2 mck之 像素驅動時間周期間的時間差。易言之，在驅動一水平行 的像素中’不同的像素資料寫入時間周期混合地存在。此 像素資料寫入時間周期的差異，例如，就顯示結果而論， 像素會以不同亮度的形式顯露。 特別是’圖3A至3G及4中所示之水平時脈HCK ( HCK1 及 HCK2)的時序，是按 3 mck^2 mck-^2 mck-^2 mck之次序重複的序列。因此，對於3 mck之像素驅動時 間周期的資料線驅動，以及對於2 mck之像素驅動時間周 -29- (27) 1343040 期的資料線驅動被固定。結果是，由於上述像素驅動時間 周期的時間差，導致驅動時間周期爲3 mck的像素行與驅 動時間周期爲2 mck的像素行間發生亮度的差異。因此， # 就顯示的影像而論，可能造成在垂直方向出現條紋的影像 • 劣化。因此，現將提出構成本實施例的以下的兩例，用來 使像素fj間的亮度差·~•致。 首先，現將再次參考圖3Α至3G描述第一例。 # 屬於圖3Α至3G，圖3G顯示資料致能信號DE。在 此例中，資料致能信號DE是用來設定在資料信號被延遲 處理部25延遲後，有關之輸出有效/無效的信號（根據與 圖3 D中所示相同的時序）。在此情況，資料致能信號 D Ε被設定，以致當資料致能信號〇 Ε在Η位準時，資料 輸出有效，以及當資料致能信號D Ε在L位準時，資料輸 出無效。從圖3D與3G相互比較中可看出，資料輸出的 無效時間周期（此情況中的資料致能信號D Ε是在L位準 # )對應於像素資料被輸出之3 mck時間周期中的最後一個 時間周期。例如’被延遲處理部2 5延遲的資料信號（像 素資料）’以及因此產生與圖3D中所示相同的輸出時序 被控制，以使資料致能信號D E在L位準時的時間周期沒 有輸出。 資料信號的輸出按此方式被控制，以使得在用於寫像 素資料之3 mck的時間周期中，形成1 mck的停止時間周 期’且因此用來寫像素資料之實質有效時間周期的長度變 成2 mck。結果是’所有像素用來寫像素資料的有效時間 -30 - (28) (28)1343040 周期都變成相等之2 mck的時間長度。 在此，如前文所述，1 mck的停止時間周期對應於用 來寫像素資料之3 mck的時間周期（對應於最長的寫入時 間周期）減去用來寫像素資料之2 mck時間周期（對應於 最短的寫入時間周期）所得到的時間周期。 如前所述，在第一例的情況中，使在較長寫入時間周 期（對應於最長的寫入時間周期）中的實質有效寫入時間 周期等於較短的寫入時間周期（對應於最短的寫入時間周 期）’藉以使每一像素的資料寫入時間周期一致化。因此 ’可消除前述像素間的亮度差，例如出現於所顯示之影像 中會導致影像品質劣化的條紋或類似物都消失。 須注意’資料致能信號D E可由時序產生器3 4產生 。用於資料致能信號DE之H/L位準的反向時序，也對應 於傳輸時脈TCLK之一周期mck的周期。因此，用來產生 資料致能信號DE的電路，例如，也可建構成適合在其輸 入接收傳輸時脈T C L K ’並得到圖3 G中所示之輸出的簡 單邏輯電路形式。例如’在顯示驅動器2中之延遲處理部 25中及之後的階段中的必要部分’按照資料致能信號DE 控制資料信號的通過及中斷。或者，資料致能信號DE也 可連同來自顯不驅動器2的水平時脈HCK(HCK1及 HCK2)及資料fg號一起供應給顯示面板3。在此情況中 ，例如，顯示面板3的內部可建構成能在資料致能信號 DE變爲L位準的時序，控制資料線開關HSW的關閉。 此外，現將參考圖6描述消除像素行間亮度差的第二 -31 - (29) 1343040 例。圖6顯示當分別對應於閘極線G ( m )與G ( m+ 1 ) 之水平像素在第N場時間周期與接續於第N場時間周期 ' 之第（N + 1)場時間周期之每一個中被驅動時的時序。 - 首先，在圖中，關於當閘極線G(m)在第N場時間 周期中被掃描時的水平像素驅動時序，在像素資料1中及 之後，重複[3 rnck — 2 rnck — 2 rnck->2 mck]的反向間隔樣 式爲像素資料連續地驅動像素。在此情況中，每一個像素 φ 資料1，5, 9，…，（l+4n ( η是大於或等於〇的整數）被 寫的時間長度對應於3 mck。 此外，在相同的第N場時間周期中，當緊跟在上述 閘極線G ( m )後的閘極線 G ( 1 )被掃描時，在像素 資料 1 中及之後，改按[2 rnck—>2 rncld3 rnck—>2 mck]的 反向間隔樣式重複爲像素資料連續地驅動像素。在此情況 中’每一個像素資料3，7, 11，...，（ 3+4n)被寫的時間長 度對應於3 mck。 Φ 須注意，圖中雖未說明，例如，在閘極線G ( m + 2 ) 被掃描時，在像素資料1中及之後，是按照[2 rnck — 3 rnck — 2 rnck^2 mck]的反向間隔樣式爲像素資料連續地驅 動像素。因此，每一個像素資料2，6，10，...（2 + 4n)被 寫的時間長度對應於3 m c k。此外，在次一個閘極線G ( m + 3 )被掃描時’在像素資料1中及之後，是按照[2 rnck — 2 rnck->2 mck43 rnck]的反向間隔樣式爲像素資料 連續地驅動像素。因此，每一個像素資料4, 8，12，...（ 4 + 4n)被寫的時間長度對應於3 mck。在此之後，重複實 -32- (30) (30)1343040 施對應於閘極線G(m)至G(m + 3)的時序樣式以驅動 水平像素。此外，時序產生器34發出指令給延遲處理部 2 5，以便爲像素資料得到符合像素資料驅動中對於3 mck 之驅動時間周期按此方式改變之適合的延遲時序。 此外，在接續於第N場時間周期後之第（n+ 1 )場時 間周期中之閘極線G ( m )的掃描時間周期中，在像素資 料 1 中及之後，是重複[2 rnck->3 rnck~>2 rnck->2 mck]的 序列爲像素資料連續地驅動像素。因此，每一個像素資料 2，6，10, ...(2+^)被寫的時間長度對應於3 mck。此外 ，當跟在閘極線G ( m )後的閘極線G ( m + 1 )被掃描時 ’在像素資料1中及之後，是按照[2 rnck~^2 rnck — 2 m c k -> 3 r n c k ]的序列爲像素資料連續地驅動像素。因此， 每一個像素資料4，8, 12, ...(4 + 4n)被寫的時間長度對 應於3 mck。 在此’比較在第N場與第（N+1 )場中閘極線G ( m )之掃描時間周期中水平像素驅動所用的樣式，可瞭解， 對應於3 m c k驅動時間周期的像素資料是第n場中的像 素資料1與第N+1場中的像素資料3，此兩者間相互不同 。此外，同樣地，比較在第N場與第（N +1 )場中閘極線 G ( m+1 )之掃描時間周期中水平像素驅動所用的樣式， 可瞭解’對應於3 mck驅動時間周期的像素資料，在第N 場中是像素資料2，以及在第（N+1)場中是像素資料4 ，此兩者間相互不同。
須注意’在第（N +1 )場時間周期中，跟在閘極線G -33- (31) (31)1343040 (m+1)後之閘極線G(m + 2)的掃描時間周期中，在像 素資料1中及之後’是重複[3 rnck->2 rnck->2 rnck42 m c k ]的序列爲像素資料連續地驅動像素。因此，每—個像 素資料1, 5, 9，…，（l+4n )被寫的時間長度對應於3 m c k。此外，在隨後之閘極線G ( m + 3 )的掃描時間周期 中，在像素資料1中及之後，是重複[2 rnck->2 rnck-> 3 rnck — 2 mck]的序列爲像素資料連續地驅動像素。因此， 每一個像素資料3，7，11，…，（3 + 4n)被寫的時間長度對 應於3 m ck。在此之後’重複實施對應於閘極線G ( m ) 至G(m + 3)的時序樣式以驅動水平像素。換言之，在場 時間周期中亦同，防止3 mck的驅動時間周期被多餘地設 定在兩鄰接閘極線（對應於兩連續的水平掃描時間周期） 間具有相同編號（水平像素位置）的像素資料中。 此外，在接於第（N+1 )場之第（N + 2 )場中之閘極 線G ( m )的掃描時間周期中，在像素資料丨中及之後， 是重複[2 rnck — 2 rnck->3 rnck42 mck]的序列爲像素資料 連續地驅動像素。因此，每一個像素資料3，7, 1 1 , ·..,( 3 +4n )被寫的時間長度對應於3 mck。結果是，如同第（ N+1 )場，在相同的像素資料中，不會設定3 mck的驅動 時間周期。此外，在後續第（N + 3 )場時間周期中之閘極 線G(m)的掃描時間周期中，在像素資料1中及之後， 是按照[2 rnck — 2 rnck — 2 mck — 3 rnck]的序列爲像素資料 連續地驅動像素。因此，每一個像素資料4，8，12，...（ 4 + 4n )被寫的時間長度對應於3 mck，藉以位移3 mck的 -34- (32)1343040 驅動時間周期。在此之後，關於閘極線G ( m )， 場至第（N + 3)場之水平像素驅動的時序樣式被重 如前所述，在第二例的情況中，首先，在一個 周期中’水平時脈HCK(HCK1及HCK2)之反向 外觀樣式是隨每一水平掃描時間周期的消逝而改變 是’在一個場時間周期中，兩毗鄰閘極線（對應於 的水平掃描時間周期）間位於相同水平像素位置中 的驅動時間周期，不會被設定成3 mck。易言之， 3 m ck之驅動時間周期之像素位置的擴散，與水平 間周期的推進一致。因此，當每一個總有效驅動時 被視爲場時間周期中的像素行單元時，該些總有效 間周期被一致化。結果是，首先，像素行間的亮度 鬆弛並消失。 此外，在第二例中，水平時脈HCK ( HCK1及 )之反向間隔的外觀樣式也隨著每一場時間周期的 改變，藉以防止顯示面板3中相同像素的驅動時間 在兩連續的場時間周期中被多餘地設定成3 mck。 ，當從場周期的角度來看時，對應於3 mck之驅動 期的像素位置在時基的方向擴散。當將改變對應於 向之水平時脈HCK之反向間隔之外觀樣式的處理 掃描時間周期結合成時一單元時’驅動時間周期對 mck的像素，不僅在水平方向擴散，其也在垂直方 。結果是，在該單位時間周期中關於構成顯示面板 個像素的總有效驅動時間周期變得一致。此外，此 從第N 复。 場時間 間隔的 。結果 兩連續 之像素 對應於 掃描時 間周期 驅動時 差異被 HCK2 消逝而 周期* 易言之 時間周 時基方 與水平 應於3 向擴散 3之各 第二例 -35- (33) 1343040 的優點是由於所有對應於3 mck的每一個時間周期都變爲 有效，用來做爲寫像素資料的時間周期，因此，不減損亮 4 度效率。 ’ 須注意，在第二例中，水平時脈HCK(HCK1及 HCK2)之反向間隔的外觀樣式是隨兩時基方向改變，即 ’對應於水平掃描時間周期之周期的時基方向與對應於場 周期的時基方向。不過，即使當對應於該兩時基方向其中 # 之一之水平時脈HCK ( HCK1及HCK2 )之反向間隔的外 觀樣式被固定，僅改變對應於另一個時基方向之水平時脈 HCK ( HCK1及HCK2 )之反向間隔的外觀樣式時，在某 一指定的範圍內，仍可降低單位時間內像素行間的亮度差 。因此，例如，視實際需要的影像品質而定，可以採用僅 利用這些技術其中之一連續驅動該些像素的構造。例如， 按此構造，在時序產生器34中用來產生水平時脈HCK ( HCK1及HCK2)的電路可用較簡單的結構形成。 # 此外，在圖6所示的例中，水平時脈HCK ( HCK1及 H CK2 )之反向間隔的外觀樣式，隨著符合水平掃描時間 周期之周期之時基方向的每一個水平掃描時序周期的消逝 改變。不過，例如，也可每隔一預定數量的水平掃描時間 周期才做改變，例如，可每消逝2個水平掃描時間周期做 改變。即使是此構造，也能降低每單位時間之像素行間的 亮度差。同樣地，即使當對應於時基方向對應於場周期’ 水平時脈HCK(HCK1及HCK2)之反向間隔的外觀樣式 ，也可每隔預定數量的連續場時間周期做改變。易言之’ -36- (34)1343040 從本發明之槪念的角度來看，在一個水平掃描時間周 一個場時間周期被設定爲最小的基本單位之後，用來 水平時脈HCK(HCK1及HCK2)之反向間隔之外觀 的時序可任意設定。 此外，從到目前爲止的描述可瞭解，在本實施例 特別是不限制轉換前之水平像素數量與轉換後之水平 數量（顯示面板3之水平像素的數量）間的關係。不 現將再提出本實施例所採用之例以外的另兩例。 例如，當轉換前的水平像素數量爲7 2 0，轉換後 平像素數量爲48〇時，前者與後者的比是3 : 2。在 況，3 mck的單位時間周期必須被劃分成以1 mck爲 單位的兩個驅動時間周期。因此，在每個單位時間周 ，該些像素必須根據1 mck與2 mck的組合被驅動。 此外，當在轉換前的水平像素數量爲720，轉換 水平像素數量爲560時，前者與後者的比是9:7« 情況，9 mck的單位時間周期必須被劃分成以1 mck 小單位的7個驅動時間周期。因此，每個單位時間周 例如，必須以丨 m c k，1 m c k，1 m c k，1 m c k，1 m c k，2 及2 mck的組合爲基礎形成。在此情況，任何適合的 ，諸如 1 mck, 1 mck，1 mck，1 mck，1 rnck，1 rnck rnck其中之一都可預期發生。 此外，也在這些例中，可以很容易言瞭解，經由 資料致能信號DE可以使寫像素資料的時間周期一致 按照圖6產生水平時脈HCK ( HCK1及HCK2 )，以 期或 改變 樣式 中， 像素 過， 的水 此情 最小 期中 後的 在此 爲最 期， r n c k 組合 及3 利用 ，或 使每 -37- (35) 1343040 單位時間用於驅動一個像素的時間周期變爲一致。 像素間的亮度差可消失。 此外，在到目前爲止的描述中，對應於本實施 - 訊信號資料，是用按照資料介面標準規格化之720 像素數量及13.5 MHz的傳輸時脈頻率。不過，如 ，本發明特別是不限制轉換前之水平像素數量與轉 水平像素數量間的關係。因此，甚至在本發明中， φ 料介面標準規格化的水平像素數量、時脈頻率及類 都特別不受限制。 此外，亦如前所述，除了液晶顯示器之外，有 發光顯示器或類似物也是預期的顯示面板。因此， 特別不限制顯示面板的種類。此外，具有諸如本發 示驅動信號處理器之架構的設備，除了諸如監視設 視影像接收器的顯示設備外，還包括影像拾取裝置 照相機或攝影機）之監視螢幕中用的顯示裝置或類 ^ 熟悉一般技術之人士應瞭解，視設計及其它因 ，可能發生各種的修改、組合、次組合及替換，這 所附申請專利範圍或其相等物的範圍內。 【圖式簡單說明】 圖1顯示按照本發明實施例之顯示面板驅動系 體架構例的方塊圖； 圖2顯示按照本發明實施例之顯示驅動部之內 例的方塊圖： 因此， 例的視 的水平 前所述 換後之 按照資 似物， 機電激 本發明 明之顯 備或電 (諸如 似物。 素而定 些都在 統之整 部架構 -38- (36) 1343040 圖3A至3G的時序圖顯示處理顯示驅動器部中之水 平像素數量與顯示驅動器部所產生之水平時脈間轉換的時 序關係； ' 圖4顯示顯示面板的結構例； 圖5A〜5G的時序圖顯示在顯示面板中，像素資料被 寫入的時序，是用於資料行切換之ΟΝ/OFF控制的時序； 以及 # 圖6的時序圖顯示用於消溶像素間發光性差的驅動時 序（水平時脈的產生例）。 【主要元件符號說明】 1 :數位信號處理器 3 :顯示面板 HSYNC : 7_K平同步信號 21 :串列/並列轉換部 23 :定標處理部 25 :延遲處理部 26 :視訊信號處理部 2 8〜3 0 :數位到類比轉換器 35:同步分離電路 40:水平掃描電路 C :像素電容器 G :閘極線 40 :水平掃描電路 4 1 :位移暫存器 2 ’·顯示驅動器 TCLK :傳輸時脈 VSYNC :垂直同步信號 2 2 :濾波器 24 :定標器 34 :時序產生器 27: RGB轉換處理部 3 1〜3 3 :放大器
Px :像素格驅動電路 Q :像素開關 FET :場效電晶體 D :資料線 RG(n):位移電路部 HSW ( η):資料線開關 39-