CN220691688U - 一种屏幕控制装置 - Google Patents

Abstract

本实用新型公开了一种屏幕控制装置，包括主板、TCON板和源驱动板，TCON板包括第一信号电平转换模块和第二信号电平转换模块；主板的第一组输出接口与第一信号电平转换模块连接，主板的第二组输出接口与第二信号电平转换模块连接，第一信号电平转换模块和第二信号电平转换模块均与源驱动板连接；主板用于控制第一信号电平转换模块或第二信号电平转换模块产生时钟信号，以打开与源驱动板连接的屏幕的奇数行或偶数行。主板的第一组输出接口和第二组输出接口择一工作，以控制第一信号电平转换模块或第二信号电平转换模块产生时钟信号，打开与源驱动板连接的屏幕的奇数行或偶数行，使得屏幕在HSR模式下可以正常显示特殊画面。

Description

一种屏幕控制装置

技术领域

本实用新型涉及显示屏技术领域，尤其涉及一种屏幕控制装置。

背景技术

目前的LCD屏幕使用逐行扫描的方式开启液晶分子显示画面，4K电视每显示一帧画面需要扫描2160行，逐行开启2160次。逐行开启的信号为CLK1-CLK12，即第一时钟信号至第十二时钟信号，每个时钟信号用于开启一行。例如，第一时钟信号用于开启第一行和第十三行。

现有的LCD屏幕使用的TCON板包括一个信号电平转换模块，该信号电平转换模块包括一个Levelshift芯片，TCON板的输入端与SOC芯片连接，TCON板的输出端与源驱动板连接。TCON板上的Levelshift芯片产生12个时钟信号，通过该12个时钟信号逐行打开LCD屏幕的每一行。

但是，现有的LCD屏幕在HSR模式下显示一部分特殊画面时，例如显示4K-H-1line图像时，由于采用了HSR技术，导致整个画面呈现灰色。

实用新型内容

本实用新型提供了一种屏幕控制装置，以解决现有的LCD屏幕在HSR模式下显示一部分特殊画面时，导致整个画面呈现灰色的问题。

本实用新型提供了一种屏幕控制装置，包括主板、TCON板和源驱动板，所述TCON板包括第一信号电平转换模块和第二信号电平转换模块；所述主板的第一组输出接口与所述第一信号电平转换模块连接，所述主板的第二组输出接口与所述第二信号电平转换模块连接，所述第一信号电平转换模块和所述第二信号电平转换模块均与所述源驱动板连接；所述主板用于控制所述第一信号电平转换模块或所述第二信号电平转换模块产生时钟信号，以打开与所述源驱动板连接的屏幕的奇数行或偶数行。

优选地，所述第一信号电平转换模块包括第一Levelshift芯片，所述第二信号电平转换模块包括第二Levelshift芯片。

优选地，所述主板包括SOC芯片，所述SOC芯片包括第一CPV信号输出口、第二CPV信号输出口、第三CPV信号输出口和第四CPV信号输出口；所述第一CPV信号输出口和所述第二CPV信号输出口组成所述第一组输出接口，所述第三CPV信号输出口和所述第四CPV信号输出口组成所述第二组输出接口；所述第一CPV信号输出口和所述第二CPV信号输出口均与所述第一信号电平转换模块连接，所述第三CPV信号输出口和所述第四CPV信号输出口均与所述第二信号电平转换模块连接。

优选地，所述第一CPV信号输出口和所述第二CPV信号输出口打开，所述第三CPV信号输出口和所述第四CPV信号输出口关闭；或，所述第三CPV信号输出口和所述第四CPV信号输出口打开，所述第一CPV信号输出口和所述第二CPV信号输出口关闭。

优选地，所述第一Levelshift芯片包括第一时钟信号输出口、第三时钟信号输出口、第五时钟信号输出口、第七时钟信号输出口、第九时钟信号输出口和第十一时钟信号输出口，所述第一时钟信号输出口、所述第三时钟信号输出口、所述第五时钟信号输出口、所述第七时钟信号输出口、所述第九时钟信号输出口和所述第十一时钟信号输出口均与所述源驱动板连接。

优选地，所述第二Levelshift芯片包括第二时钟信号输出口、第四时钟信号输出口、第六时钟信号输出口、第八时钟信号输出口、第十时钟信号输出口和第十二时钟信号输出口；所述第二时钟信号输出口、所述第四时钟信号输出口、所述第六时钟信号输出口、所述第八时钟信号输出口、所述第十时钟信号输出口和所述第十二时钟信号输出口均与所述源驱动板连接。

优选地，所述第一Levelshift芯片包括第一CPV信号输入口和第二CPV信号输入口，所述第二Levelshift芯片包括第三CPV信号输入口和第四CPV信号输入口；所述第一CPV信号输入口用于接收所述主板发出的第一CPV信号，所述第二CPV信号输入口用于接收所述主板发出的第二CPV信号，所述第三CPV信号输入口用于接收所述主板发出的第三CPV信号，所述第四CPV信号输入口用于接收所述主板发出的第四CPV信号。

优选地，所述源驱动板包括第一时钟信号输入口、第三时钟信号输入口、第五时钟信号输入口、第七时钟信号输入口、第九时钟信号输入口和第十一时钟信号输入口；所述第一时钟信号输入口与所述第一时钟信号输出口连接，所述第三时钟信号输入口与所述第三时钟信号输出口连接，所述第五时钟信号输入口与所述第五时钟信号输出口连接，所述第七时钟信号输入口与所述第七时钟信号输出口连接，所述第九时钟信号输入口与所述第九时钟信号输出口连接，所述第十一时钟信号输入口与所述第十一时钟信号输出口连接；所述第一时钟信号输入口、所述第三时钟信号输入口、所述第五时钟信号输入口、所述第七时钟信号输入口、所述第九时钟信号输入口和所述第十一时钟信号输入口用于接收奇数行控制信号，以打开与所述源驱动板连接的屏幕的奇数行。

优选地，所述源驱动板包括第二时钟信号输入口、第四时钟信号输入口、第六时钟信号输入口、第八时钟信号输入口、第十时钟信号输入口和第十二时钟信号输入口；所述第二时钟信号输入口与所述第二时钟信号输出口连接，所述第四时钟信号输入口与所述第四时钟信号输出口连接，所述第六时钟信号输入口与所述第六时钟信号输出口连接，所述第八时钟信号输入口与所述第八时钟信号输出口连接，所述第十时钟信号输入口与所述第十时钟信号输出口连接，所述第十二时钟信号输入口与所述第十二时钟信号输出口连接；所述第二时钟信号输入口、所述第四时钟信号输入口、所述第六时钟信号输入口、所述第八时钟信号输入口、所述第十时钟信号输入口和所述第十二时钟信号输入口用于接收偶数行控制信号，以打开与所述源驱动板连接的屏幕的偶数行。

优选地，所述SOC芯片还包括STV信号输出口，所述STV信号输出口与所述第一信号电平转换模块的第一STV信号输入口连接，所述STV信号输出口与所述第二信号电平转换模块的第二STV信号输入口连接。

本实用新型实施例提供的屏幕控制装置，包括主板、TCON板和源驱动板，TCON板包括第一信号电平转换模块和第二信号电平转换模块。主板的第一组输出接口与第一信号电平转换模块连接，主板的第二组输出接口与第二信号电平转换模块连接。主板的第一组输出接口控制第一信号电平转换模块产生时钟信号，主板的第二组输出接口控制第二信号电平转换模块产生时钟信号。主板的第一组输出接口和第二组输出接口择一工作，以控制第一信号电平转换模块或第二信号电平转换模块产生时钟信号。第一信号电平转换模块和第二信号电平转换模块均与源驱动板连接。当源驱动板接收到第一信号电平转换模块产生的时钟信号时，打开与源驱动板连接的屏幕的奇数行；当源驱动板接收到第二信号电平转换模块产生的时钟信号时，打开与源驱动板连接的屏幕的偶数行。与源驱动板连接的屏幕的奇数行或偶数行打开之后，该屏幕在HSR模式下可以正常显示特殊画面。

应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是背景技术中的屏幕控制装置的结构图；

图2是本实用新型实施例一提供的一种屏幕控制装置的结构图；

图3是本实用新型实施例二提供的一种屏幕控制装置的结构图；

图4是实现本实用新型实施例一或实施例二的打开屏幕部分行的场景图。

其中，1、主板；11、SOC芯片；111、第一组输出接口；112、第二组输出接口；113、STV信号输出口；1111、第一CPV信号输出口；1112、第二CPV信号输出口；1121、第三CPV信号输出口；1122、第四CPV信号输出口；2、TCON板；21、第一信号电平转换模块；211、第一Levelshift芯片；212、第一STV信号输入口；2111、第一时钟信号输出口；2112、第三时钟信号输出口；2113、第五时钟信号输出口；2114、第七时钟信号输出口；2115、第九时钟信号输出口；2116、第十一时钟信号输出口；2117、第一CPV信号输入口；2118、第二CPV信号输入口；22、第二信号电平转换模块；221、第二Levelshift芯片；222、第二STV信号输入口；2211、第二时钟信号输出口；2212、第四时钟信号输出口；2213、第六时钟信号输出口；2214、第八时钟信号输出口；2215、第十时钟信号输出口；2216、第十二时钟信号输出口；2217、第三CPV信号输入口；2218、第四CPV信号输入口；3、源驱动板；31、第一时钟信号输入口；32、第二时钟信号输入口；33、第三时钟信号输入口；34、第四时钟信号输入口；35、第五时钟信号输入口；36、第六时钟信号输入口；37、第七时钟信号输入口；38、第八时钟信号输入口；39、第九时钟信号输入口；310、第十时钟信号输入口；311、第十一时钟信号输入口；312、第十二时钟信号输入口。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图2为本实用新型实施例一提供了一种屏幕控制装置的结构图，本实施例可适用于在LCD屏幕处于HSR模式时显示4K-H-1line的情况，该屏幕控制装置可配置于LCD屏幕控制系统中。如图2所示，该装置包括主板1、TCON板2和源驱动板3，TCON板2包括第一信号电平转换模块21和第二信号电平转换模块22；主板1的第一组输出接口111与第一信号电平转换模块21连接，主板1的第二组输出接口112与第二信号电平转换模块22连接，第一信号电平转换模块21和第二信号电平转换模块22均与源驱动板3连接；主板1用于控制第一信号电平转换模块21或第二信号电平转换模块22产生时钟信号，以打开与源驱动板3连接的屏幕的奇数行或偶数行。

第一信号电平转换模块21和第二信号电平转换模块22均用于将主板1提供的低压信号转换为高压信号，以控制与源驱动板3连接的屏幕显示不同的内容。具体地，屏幕可以为LCD屏幕，例如TCONLESS屏幕。

TCON板2还包括伽马电压产生电路，伽马电压产生电路的作用是根据屏幕对应的伽马曲线来设定伽马电压。伽马电压是屏幕所需的一种电压，用于控制屏幕的色彩和亮度。

主板1向第一信号电平转换模块21或第二信号电平转换模块22输入CPV信号，CPV信号是列时钟信号。具体地，主板1的第一组输出接口111向第一信号电平转换模块21输入CPV信号，主板1的第二组输出接口112向第二信号电平转换模块22输入CPV信号。第一信号电平转换模块21或第二信号电平转换模块22接收到CPV信号之后，产生与CPV信号对应的时钟信号，即CLK信号。当屏幕在HSR模式下需要打开奇数行，关闭偶数行时，主板1向第一信号电平转换模块21输入CPV信号，不向第二信号电平转换模块22输入CPV信号；当屏幕在HSR模式下需要打开偶数行，关闭奇数行时，主板1向第二信号电平转换模块22输入CPV信号，不向第一信号电平转换模块21输入CPV信号。

源驱动板3接收第一信号电平转换模块21或第二信号电平转换模块22产生的时钟信号，根据时钟信号控制屏幕每一行的打开或关闭。具体地，当源驱动板3接收到第一信号电平转换模块21产生的时钟信号时，源驱动板3根据时钟信号打开屏幕的奇数行，屏幕的偶数行保持关闭；当源驱动板3接收到第二信号电平转换模块22产生的时钟信号时，源驱动板3根据时钟信号打开屏幕的偶数行，屏幕的奇数行保持关闭。作为示例，源驱动板3接收到6个时钟信号，分别为第一时钟信号CLK1、第三时钟信号CLK3、第五时钟信号CLK5、第七时钟信号CLK7、第九时钟信号CLK9和第十一时钟信号CLK11，则源驱动板3根据该6个时钟信号打开屏幕的奇数行，屏幕的偶数行保持关闭，从而使得屏幕在HSR模式下正常地显示4K-H-1line图像。

图4为打开屏幕部分行的场景图，具体地，图4中的屏幕打开了奇数行，关闭了偶数行。

图1为背景技术中的屏幕控制装置的结构图，该结构图对应的装置在TCON板2上设置了一个Levelshift芯片，只能通过SOC芯片11控制该Levelshift芯片产生12个时钟信号，即CLK1-CLK12，以打开与源驱动板3连接的屏幕的奇数行和偶数行。相比于该装置，本实施例一提供的屏幕控制装置能够选择性地打开与源驱动板3连接的屏幕的奇数行或偶数行，从而在屏幕处于HSR模式时正常显示包括4K-H-1line格式在内的图像。

本实用新型实施例提供的屏幕控制装置，包括主板1、TCON板2和源驱动板3，TCON板2包括第一信号电平转换模块21和第二信号电平转换模块22。主板1的第一组输出接口111与第一信号电平转换模块21连接，主板1的第二组输出接口112与第二信号电平转换模块22连接。主板1的第一组输出接口111控制第一信号电平转换模块21产生时钟信号，主板1的第二组输出接口112控制第二信号电平转换模块22产生时钟信号。主板1的第一组输出接口111和第二组输出接口112择一工作，以控制第一信号电平转换模块21或第二信号电平转换模块22产生时钟信号。第一信号电平转换模块21和第二信号电平转换模块22均与源驱动板3连接。当源驱动板3接收到第一信号电平转换模块21产生的时钟信号时，打开与源驱动板3连接的屏幕的奇数行；当源驱动板3接收到第二信号电平转换模块22产生的时钟信号时，打开与源驱动板3连接的屏幕的偶数行。与源驱动板3连接的屏幕的奇数行或偶数行打开之后，该屏幕在HSR模式下可以正常显示特殊画面。

实施例二

图3为本实用新型实施例二提供的一种屏幕控制装置的结构图，本实施例对上述实施例一中的屏幕控制装置进行了细化。如图3所示，该装置包括主板1、TCON板2和源驱动板3，TCON板2包括第一信号电平转换模块21和第二信号电平转换模块22；主板1的第一组输出接口111与第一信号电平转换模块21连接，主板1的第二组输出接口112与第二信号电平转换模块22连接，第一信号电平转换模块21和第二信号电平转换模块22均与源驱动板3连接；主板1用于控制第一信号电平转换模块21或第二信号电平转换模块22产生时钟信号，以打开与源驱动板3连接的屏幕的奇数行或偶数行。

第一信号电平转换模块21包括第一Levelshift芯片211，第二信号电平转换模块22包括第二Levelshift芯片221。

第一Levelshift芯片211的型号与第二Levelshift芯片221的型号可以相同，也可以不同，此处不作限定，本实施例以第一Levelshift芯片211的型号和第二Levelshift芯片221的型号相同，且均采用RT6937芯片或SY7510芯片为例。

主板1包括SOC芯片11，SOC芯片11包括第一CPV信号输出口1111、第二CPV信号输出口1112、第三CPV信号输出口1121和第四CPV信号输出口1122；第一CPV信号输出口1111和第二CPV信号输出口1112组成第一组输出接口111，第三CPV信号输出口1121和第四CPV信号输出口1122组成第二组输出接口112；第一CPV信号输出口1111和第二CPV信号输出口1112均与第一信号电平转换模块21连接，第三CPV信号输出口1121和第四CPV信号输出口1122均与第二信号电平转换模块22连接。

可选地，SOC芯片1111为NT72690芯片。SOC芯片1111的第一CPV信号输出口1111、第二CPV信号输出口1112、第三CPV信号输出口1121和第四CPV信号输出口1122均为GPIO(General Purpose Input Output，通用功能输入输出)口，GPIO口用于在硬件之间进行数据交互。

第一CPV信号输出口1111和第二CPV信号输出口1112组成第一组输出接口111，第三CPV信号输出口1121和第四CPV信号输出口1122组成第二组输出接口112。第一CPV信号输出口1111和第二CPV信号输出口1112均用于向第一信号电平转换模块21输入CPV信号，以控制第一信号电平转换模块21产生时钟信号。第二组输出接口112和第一组输出接口111的作用类似，此处不再赘述。

第一CPV信号输出口1111和第二CPV信号输出口1112打开，第三CPV信号输出口1121和第四CPV信号输出口1122关闭；或，第三CPV信号输出口1121和第四CPV信号输出口1122打开，第一CPV信号输出口1111和第二CPV信号输出口1112关闭。

当第一CPV信号输出口1111和第二CPV信号输出口1112打开，且第三CPV信号输出口1121和第四CPV信号输出口1122关闭时，SOC芯片11只向第一信号电平转换模块21提供第一CPV信号CPV1和第二CPV信号CPV2；当第三CPV信号输出口1121和第四CPV信号输出口1122打开，且第一CPV信号输出口1111和第二CPV信号输出口1112关闭时，SOC芯片11只向第二信号电平转换模块22提供第三CPV信号CPV3和第四CPV信号CPV4。

第一Levelshift芯片211包括第一时钟信号输出口2111、第三时钟信号输出口2112、第五时钟信号输出口2113、第七时钟信号输出口2114、第九时钟信号输出口2115和第十一时钟信号输出口2116，第一时钟信号输出口2111、第三时钟信号输出口2112、第五时钟信号输出口2113、第七时钟信号输出口2114、第九时钟信号输出口2115和第十一时钟信号输出口2116均与源驱动板3连接。

第一时钟信号输出口2111用于控制与源驱动板3连接的屏幕的第1行、第13行，以及第25行等，用公式表示为12n+1；第三时钟信号输出口2112用于控制与源驱动板3连接的屏幕的第3行、第15行以及第27行等，用公式表示为12n+3；第五时钟信号输出口2113用于控制与源驱动板3连接的屏幕的第5行、第17行以及第29行等，用公式表示为：12n+5；第七时钟信号输出口2114用于控制与源驱动板3连接的屏幕的第7行、第19行以及第31行等，用公式表示为：12n+7；第九时钟信号输出口2115用于控制与源驱动板3连接的屏幕的第9行、第21行以及第33行等，用公式表示为12n+9；第十一时钟信号输出口2116用于控制与源驱动板3连接的屏幕的第11行、第23行以及第35行等，用公式表示为12n+11，上述n为大于或等于0的整数。

第二Levelshift芯片221包括第二时钟信号输出口2211、第四时钟信号输出口2212、第六时钟信号输出口2213、第八时钟信号输出口2214、第十时钟信号输出口2215和第十二时钟信号输出口2216；第二时钟信号输出口2211、第四时钟信号输出口2212、第六时钟信号输出口2213、第八时钟信号输出口2214、第十时钟信号输出口2215和第十二时钟信号输出口2216均与源驱动板3连接。

第二时钟信号输出口2211的作用和控制屏幕的行数的表达式与第一时钟信号输出口2111类似，此处不再赘述。

第一Levelshift芯片211包括第一CPV信号输入口2117和第二CPV信号输入口2118，第二Levelshift芯片221包括第三CPV信号输入口2217和第四CPV信号输入口2218；第一CPV信号输入口2117用于接收主板1发出的第一CPV信号，第二CPV信号输入口2118用于接收主板1发出的第二CPV信号，第三CPV信号输入口2217用于接收主板1发出的第三CPV信号，第四CPV信号输入口2218用于接收主板1发出的第四CPV信号。

第一Levelshift芯片211的第一CPV信号输入口2117与SOC芯片11的第一CPV信号输出口1111连接，第一Levelshift芯片211的第二CPV信号输入口2118与SOC芯片11的第二CPV信号输出口1112连接，第二Levelshift芯片221的第三CPV信号输入口2217与SOC芯片11的第三CPV信号输出口1121连接，第二Levelshift芯片221的第四CPV信号输入口2218与SOC芯片11的第四CPV信号输出口1122连接。

主板1发出的第一CPV信号CPV1用于控制第一Levelshift芯片211产生第一时钟信号CLK1、第三时钟信号CLK3和第五时钟信号CLK5；主板1发出的第二CPV信号CPV2用于控制第一Levelshift芯片211产生第七时钟信号CLK7、第九时钟信号CLK9和第十一时钟信号CLK11；主板1发出的第三CPV信号CPV3用于控制第二Levelshift芯片221产生第二时钟信号CLK2、第四时钟信号CLK4和第六时钟信号CLK6；主板1发出的第四CPV信号CPV4用于控制第二Levelshift芯片221产生第八时钟信号CLK8、第十时钟信号CLK10和第十二时钟信号CLK12。

可选地，第一CPV信号输入口2117、第二CPV信号输入口2118、第三CPV信号输入口2217和第四CPV信号输入口2218均为GPIO口。

源驱动板3包括第一时钟信号输入口31、第三时钟信号输入口33、第五时钟信号输入口35、第七时钟信号输入口37、第九时钟信号输入口39和第十一时钟信号输入口311；第一时钟信号输入口31与第一时钟信号输出口2111连接，第三时钟信号输入口33与第三时钟信号输出口2112连接，第五时钟信号输入口35与第五时钟信号输出口2113连接，第七时钟信号输入口37与第七时钟信号输出口2114连接，第九时钟信号输入口39与第九时钟信号输出口2115连接，第十一时钟信号输入口311与第十一时钟信号输出口2116连接；第一时钟信号输入口31、第三时钟信号输入口33、第五时钟信号输入口35、第七时钟信号输入口37、第九时钟信号输入口39和第十一时钟信号输入口311用于接收奇数行控制信号，以打开与源驱动板3连接的屏幕的奇数行。

源驱动板3的第一时钟信号输入口31用于接收第一时钟信号CLK1，以打开与源驱动板3连接的屏幕的第12n+1行；源驱动板3的第三时钟信号输入口33用于接收第三时钟信号CLK3，以打开与源驱动板3连接的屏幕的第12n+3行；源驱动板3的第五时钟信号输入口35用于接收第五时钟信号CLK5，以打开与源驱动板3连接的屏幕的第12n+5行；源驱动板3的第七时钟信号输入口37用于接收第七时钟信号CLK7，以打开与源驱动板3连接的屏幕的第12n+7行；源驱动板3的第九时钟信号输入口39用于接收第九时钟信号CLK9，以打开与源驱动板3连接的屏幕的第12n+9行；源驱动板3的第十一时钟信号输入口311用于接收第十一时钟信号CLK11，以打开与源驱动板3连接的屏幕的第12n+11行。

作为示例，源驱动板3依次打开与源驱动板3连接的屏幕的第1行、第3行、第5行、第7行、第9行和第11行，再依次打开与源驱动板3连接的屏幕的第13行、第15行、第17行、第19行、第21行和第23行。

通过隔行打开与源驱动板3连接的屏幕的所有奇数行，能够正确显示需要仅打开屏幕的奇数行的图像，例如一部分4K-H-1line图像。

图4为打开屏幕部分行的场景图，具体地，图4中的屏幕打开了奇数行，关闭了偶数行。

源驱动板3包括第二时钟信号输入口32、第四时钟信号输入口34、第六时钟信号输入口36、第八时钟信号输入口38、第十时钟信号输入口310和第十二时钟信号输入口312；第二时钟信号输入口32与第二时钟信号输出口2211连接，第四时钟信号输入口34与第四时钟信号输出口2212连接，第六时钟信号输入口36与第六时钟信号输出口2213连接，第八时钟信号输入口38与第八时钟信号输出口2214连接，第十时钟信号输入口310与第十时钟信号输出口2215连接，第十二时钟信号输入口312与第十二时钟信号输出口2216连接；第二时钟信号输入口32、第四时钟信号输入口34、第六时钟信号输入口36、第八时钟信号输入口38、第十时钟信号输入口310和第十二时钟信号输入口312用于接收偶数行控制信号，以打开与源驱动板3连接的屏幕的偶数行。

源驱动板3的第二时钟信号输入口32用于接收第二时钟信号CLK2，以打开与源驱动板3连接的屏幕的第12n+2行；源驱动板3的第四时钟信号输入口34用于接收第四时钟信号CLK4，以打开与源驱动板3连接的屏幕的第12n+4行；源驱动板3的第六时钟信号输入口36用于接收第六时钟信号CLK6，以打开与源驱动板3连接的屏幕的第12n+6行；源驱动板3的第八时钟信号输入口38用于接收第八时钟信号CLK8，以打开与源驱动板3连接的屏幕的第12n+8行；源驱动板3的第十时钟信号输入口310用于接收第十时钟信号CLK10，以打开与源驱动板3连接的屏幕的第12n+10行；源驱动板3的第十二时钟信号输入口312用于接收第十二时钟信号CLK12，以打开与源驱动板3连接的屏幕的第12n+12行。

作为示例，源驱动板3依次打开与源驱动板3连接的屏幕的第2行、第4行、第6行、第8行、第10行和第12行，再依次打开与源驱动板3连接的屏幕的第14行、第16行、第18行、第20行、第22行和第24行。

通过隔行打开与源驱动板3连接的屏幕的所有偶数行，能够正确显示需要仅打开屏幕的偶数行的图像，例如一部分4K-H-1line图像。

SOC芯片11还包括STV信号输出口，STV信号输出口与第一信号电平转换模块21的第一STV信号输入口212连接，STV信号输出口与第二信号电平转换模块22的第二STV信号输入口222连接。具体地，STV信号输出口与第一Levelshift芯片211的第一STV信号输入口212连接，STV信号输出口与第二Levelshift芯片221的第二STV信号输入口222连接。

STV信号输出口113向第一STV信号输入口212以及第二STV信号输入口222输入STV信号，STV信号即帧起始信号，STV信号高电平有效，频率为每帧一次。

如上所述，本实施例二提供的一种屏幕控制装置，主板1上的SOC芯片11向第一Levelshift芯片211或第二Levelshift芯片221输入CPV信号，若第一Levelshift芯片211接收到第一CPV信号CPV1和第二CPV信号CPV2，则产生第一时钟信号CLK1,、第三时钟信号CLK3、第五时钟信号CLK5、第七时钟信号CLK7、第九时钟信号CLK9和第十一时钟信号CLK11，源驱动板3根据上述6个时钟信号打开与源驱动板3连接的屏幕的奇数行。若第二Levelshift芯片221接收到第三CPV信号CPV3和第四CPV信号CPV4，则产生第二时钟信号CLK2,、第四时钟信号CLK4、第六时钟信号CLK6、第八时钟信号CLK8、第十时钟信号CLK10和第十二时钟信号CLK12，源驱动板3根据上述6个时钟信号打开与源驱动板3连接的屏幕的偶数行。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本实用新型中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本实用新型的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型保护范围之内。

Claims (10)

1.一种屏幕控制装置，其特征在于，包括主板、TCON板和源驱动板，所述TCON板包括第一信号电平转换模块和第二信号电平转换模块；所述主板的第一组输出接口与所述第一信号电平转换模块连接，所述主板的第二组输出接口与所述第二信号电平转换模块连接，所述第一信号电平转换模块和所述第二信号电平转换模块均与所述源驱动板连接；所述主板用于控制所述第一信号电平转换模块或所述第二信号电平转换模块产生时钟信号，以打开与所述源驱动板连接的屏幕的奇数行或偶数行。

2.根据权利要求1所述的屏幕控制装置，其特征在于，所述第一信号电平转换模块包括第一Levelshift芯片，所述第二信号电平转换模块包括第二Levelshift芯片。

3.根据权利要求1或2所述的屏幕控制装置，其特征在于，所述主板包括SOC芯片，所述SOC芯片包括第一CPV信号输出口、第二CPV信号输出口、第三CPV信号输出口和第四CPV信号输出口；所述第一CPV信号输出口和所述第二CPV信号输出口组成所述第一组输出接口，所述第三CPV信号输出口和所述第四CPV信号输出口组成所述第二组输出接口；所述第一CPV信号输出口和所述第二CPV信号输出口均与所述第一信号电平转换模块连接，所述第三CPV信号输出口和所述第四CPV信号输出口均与所述第二信号电平转换模块连接。

4.根据权利要求3所述的屏幕控制装置，其特征在于，所述第一CPV信号输出口和所述第二CPV信号输出口打开，所述第三CPV信号输出口和所述第四CPV信号输出口关闭；或，所述第三CPV信号输出口和所述第四CPV信号输出口打开，所述第一CPV信号输出口和所述第二CPV信号输出口关闭。

5.根据权利要求2所述的屏幕控制装置，其特征在于，所述第一Levelshift芯片包括第一时钟信号输出口、第三时钟信号输出口、第五时钟信号输出口、第七时钟信号输出口、第九时钟信号输出口和第十一时钟信号输出口，所述第一时钟信号输出口、所述第三时钟信号输出口、所述第五时钟信号输出口、所述第七时钟信号输出口、所述第九时钟信号输出口和所述第十一时钟信号输出口均与所述源驱动板连接。

6.根据权利要求2所述的屏幕控制装置，其特征在于，所述第二Levelshift芯片包括第二时钟信号输出口、第四时钟信号输出口、第六时钟信号输出口、第八时钟信号输出口、第十时钟信号输出口和第十二时钟信号输出口；所述第二时钟信号输出口、所述第四时钟信号输出口、所述第六时钟信号输出口、所述第八时钟信号输出口、所述第十时钟信号输出口和所述第十二时钟信号输出口均与所述源驱动板连接。

7.根据权利要求2所述的屏幕控制装置，其特征在于，所述第一Levelshift芯片包括第一CPV信号输入口和第二CPV信号输入口，所述第二Levelshift芯片包括第三CPV信号输入口和第四CPV信号输入口；所述第一CPV信号输入口用于接收所述主板发出的第一CPV信号，所述第二CPV信号输入口用于接收所述主板发出的第二CPV信号，所述第三CPV信号输入口用于接收所述主板发出的第三CPV信号，所述第四CPV信号输入口用于接收所述主板发出的第四CPV信号。

8.根据权利要求5所述的屏幕控制装置，其特征在于，所述源驱动板包括第一时钟信号输入口、第三时钟信号输入口、第五时钟信号输入口、第七时钟信号输入口、第九时钟信号输入口和第十一时钟信号输入口；所述第一时钟信号输入口与所述第一时钟信号输出口连接，所述第三时钟信号输入口与所述第三时钟信号输出口连接，所述第五时钟信号输入口与所述第五时钟信号输出口连接，所述第七时钟信号输入口与所述第七时钟信号输出口连接，所述第九时钟信号输入口与所述第九时钟信号输出口连接，所述第十一时钟信号输入口与所述第十一时钟信号输出口连接；所述第一时钟信号输入口、所述第三时钟信号输入口、所述第五时钟信号输入口、所述第七时钟信号输入口、所述第九时钟信号输入口和所述第十一时钟信号输入口用于接收奇数行控制信号，以打开与所述源驱动板连接的屏幕的奇数行。

9.根据权利要求6所述的屏幕控制装置，其特征在于，所述源驱动板包括第二时钟信号输入口、第四时钟信号输入口、第六时钟信号输入口、第八时钟信号输入口、第十时钟信号输入口和第十二时钟信号输入口；所述第二时钟信号输入口与所述第二时钟信号输出口连接，所述第四时钟信号输入口与所述第四时钟信号输出口连接，所述第六时钟信号输入口与所述第六时钟信号输出口连接，所述第八时钟信号输入口与所述第八时钟信号输出口连接，所述第十时钟信号输入口与所述第十时钟信号输出口连接，所述第十二时钟信号输入口与所述第十二时钟信号输出口连接；所述第二时钟信号输入口、所述第四时钟信号输入口、所述第六时钟信号输入口、所述第八时钟信号输入口、所述第十时钟信号输入口和所述第十二时钟信号输入口用于接收偶数行控制信号，以打开与所述源驱动板连接的屏幕的偶数行。

10.根据权利要求3所述的屏幕控制装置，其特征在于，所述SOC芯片还包括STV信号输出口，所述STV信号输出口与所述第一信号电平转换模块的第一STV信号输入口连接，所述STV信号输出口与所述第二信号电平转换模块的第二STV信号输入口连接。