JP3676317B2 - マトリックス型表示装置 - Google Patents
マトリックス型表示装置 Download PDFInfo
- Publication number
- JP3676317B2 JP3676317B2 JP2002136687A JP2002136687A JP3676317B2 JP 3676317 B2 JP3676317 B2 JP 3676317B2 JP 2002136687 A JP2002136687 A JP 2002136687A JP 2002136687 A JP2002136687 A JP 2002136687A JP 3676317 B2 JP3676317 B2 JP 3676317B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sampling
- reference clock
- frequency
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、表示データのサンプリング方法に特徴を有するアクティブマトリックス型液晶表示装置等のマトリックス型表示装置およびその駆動方法に関するものである。
【0002】
【従来の技術】
従来のマトリックス型表示装置は、例えば、図8に示すように、マトリックス状に配された複数の画素電極(図中、PIXにて示す)21…と、画素電極21…を表示させるための列電極駆動回路22および行電極駆動回路23とを備えている。画素電極21…には、それぞれスイッチング素子24…が接続されており、スイッチング素子24の開閉が行電極駆動回路23により制御される。また、画素電極21…には、列電極駆動回路22から出力された表示データがスイッチング素子24…を介して与えられる。
【0003】
列電極駆動回路22は、図9(a)(b)に示すように、1水平期間に入力される映像信号Sinを、1水平走査期間でサンプリングクロックCKs に同期してサンプリングしてホールドし、次の1水平走査期間で表示データSout (Sout1・Sout2…)として列電極に一斉に出力する。行電極駆動回路23は、列電極駆動回路22の動作と同期して、行電極をON状態にする走査信号G1 ・G2 …を1水平走査期間毎に順次出力することにより、列電極に出力された表示データSout を画素電極21…に入力する。
【0004】
このようにして、画素電極21…に表示データが与えられると、図示しない表示媒体(液晶等)が画素電極21…によりアクティブ状態または非アクティブ状態にされる。これにより、画面には、映像信号に応じた画像が表示される。
【0005】
画像が表示されるとき、行電極駆動回路23により、1フィールド毎に垂直走査が行われ、画面の上部から順に映像が表示されていく。画面の下まで走査が終了すると、ある一定期間(垂直帰線期間)をおいて再び画面の上部から走査が行われる。これらが繰り返されることにより、画面には映像が入れ代わるようにして表示される。
【0006】
ところで、近年、画面が16対9のアスペクト比であるタイプのTV受像機が普及し、また放送局側もハイビジョン(HDTV:High Definition Television)やワイドクリアビジョン(EDTV2:Extended Definition Television 2)の放送を開始している。このため、液晶表示装置等の平板型表示装置においても、横長の画面(ワイド画面)を持った機種が注目されつつある。
【0007】
しかしながら、アスペクト比が4対3である現行の放送をワイド画面にそのまま表示するフルモードで表示すると、表示品位が著しく損なわれるという不都合が生じる。例えば、同心円の画像は、図10に示すように極端に横長に表示される。このフルモードでは、図13に示すように、一定の周波数のサンプリングクロックCKs の立ち上がりおよび立ち下がりのエッジに同期して映像信号がサンプリングされる。
【0008】
そこで、ワイド画面を有する従来のCRTテレビ受像機では、現行放送の画像を表示する場合においても表示品位が損なわれないように、偏向コイルにより電子ビームを制御している。このような表示方法は、ノーマルモード、ワイドモードなどと呼ばれている。
【0009】
例えばノーマルモードでは、図11に示すように、画面の中央部にのみアスペクト比4対3の画像を表示させるので、同心円画像の真円度を1に近づけて表示することができる。ノーマルモードの具体的な手法として、特開平3−131182号公報に、有効表示期間(画像が存在する期間)に画像を表示するとともに、水平帰線期間に所定の階調レベルの余白画像を表示する方法が開示されている。この方法では、水平帰線期間に余白画像を表示することにより、表示信号をサンプリングするサンプリング周波数を一定にしている。
【0010】
しかしながら、アスペクト比が4対3のNTSC放送規格では、水平走査周期が63.5556μsであり、有効表示期間が52.7556μsであり、水平帰線期間が10.8μsであるため、
((3/4)*(16/9)*(52.7556/63.5556)-1)*100 =10.7
という計算により、画像が約10.7%横に長く表示される。ただし、この場合、アスペクト比16対9の画面に1水平走査期間の表示信号を全て表示している。
【0011】
したがって、表示品位の目安となる真円度を向上させるという観点から、後述するようにサンプリング周波数をl水平期間内で変化させることが好ましい。具体的には、
(52.7556/10.8)/((9/3) *4/(16-(9/3) *4)) =1.6283
という計算により、有効走査期間のサンプリング間隔を水平帰線期間のサンプリング間隔の1.6283倍にすれば、真円度が1になる。
【0012】
なお、表示画面サイズ(アスペクト比;ガラスサイズの縦横比)は、生産効率上最良の値に設定されるので、画面の対角寸法によって微妙にアスペクト比が異なる。これは、実際に画面用のガラス基板を大面積のマザーガラスから分割する際に、できるだけ多くのガラス基板を切り出すために、横長画面の場合では、画面のアスペクト比が16対9.1や15.9対9といった値になるからである。したがって、同一のサンプリング周波数であれば、真円度が悪化する場合があるので、いずれにしてもクロック周波数を調整または変化させる必要がある。
【0013】
また、ワイドモードでは、図12に示すように、フルモードと表示する範囲は同一であるが、表示される同心円画像は、画面中央部においてフルモードより真円に近く、画面の両端部では若干真円度が低下する。ワイドモードでは、人間の目の特性上、画面中央に注意が向けられることから、画面の両端部での真円度が低くてもフルモードより違和感が少ない。
【0014】
このようなノーマルモードまたはワイドモードをマトリックス型表示装置で実現する場合、サンプリング周波数を1水平走査期間内で変調する必要がある。図13に、両表示モードにおけるサンプリングタイミングの一例を示す。
【0015】
なお、この例では、サンプリングクロックの立ち上がりおよび立ち下がりのエッジに同期してサンプリングタイミングが発生している。
【0016】
ノーマルモードでは、サンプリング周波数が有効走査期間で水平帰線期間より低くなるように切り替えられる。一方、ワイドモードでは、サンプリング周波数が有効走査期間で徐々に変化するように設定される。
【0017】
図8に示すマトリックス型表示装置において、上記のようにサンプリング周波数を変化させる方法として以下のような方法が考えられていた。サンプリングクロックは、水晶発振器や電圧制御発振器(VCO)により構成される基準クロック発生回路25で発生した基準クロックCKg が分周回路26で分周されることにより得られる。したがって、サンプリング周波数を変化させるには、分周器26の分周比1/N(Nは整数)か、または、基準クロックCKg の周波数の何れかを変える必要がある。
【0018】
例えば、基準クロックCKg を変える手法としては、特開平7−250256号公報などに開示されているように、VCOの電圧制御により発振周波数を変調する手法が挙げられる。
【0019】
また、基準クロックCKg を変える他の手法としては、図14に示すような回路が挙げられる。この回路では、異なる発振周波数の複数の基準クロック発生回路RG11・RG12…から出力される基準クロックCKg1・CKg2…が、スイッチ回路27で選択されて1つだけ出力されることにより、基準クロックCKg が得られる。そして、基準クロックCKg1・CKg2…の出力が、スイッチ回路27において外部から与えられる切替制御信号に基づいて順次切り替えられることにより、基準クロックCKg が変化する。上記の切替制御信号は、水平同期信号および基準クロックCKg1・CKg2…より周波数の高い外部クロックに基づいて、予め設定されたタイミングで生成される。
【0020】
【発明が解決しようとする課題】
ところが、分周により周波数を変化させる場合、分周比1/NのNが整数であるので、実現できる周波数が量子的に限定される。このため、隣接した分周後の周波数であっても変化率が大きすぎるため、所望する複数の周波数を得ることができない。例えば、基準クロックCKg の周波数が20MHz、Nが4と5である場合、サンプリング周波数が5MHzと4MHzであり、これらの変化率は20%にも達する。現実的には5%以下の変化率が必要とされる場合があるが、上記の例では、このような小さい変化率を得ることができない。
【0021】
また、Nの値の設定を工夫することにより、変化率を低下させることが考えられる。例えば、基準クロックCKg の周波数が95MHzであり、Nが19と20であれば、5MHzと4.75MHzのサンプリング周波数が得られ、5%の変化率を実現できる。しかしながら、この例では、Nが大きい値に設定されるために基準クロックCKg の周波数が極端に大きくなり、不要な輻射の増加や表示装置のコストアップを招来するという問題がある。
【0022】
複数の基準クロックCKg1・CKg2…を切り替える構成では、切り替えのタイミングによっては、サンプリング間隔が狭くなりすぎて、列電極駆動回路22でのサンプリングに支障を来すおそれがある。列電極駆動回路22は、通常、トランジスタなどから構成されるICとして提供されるので、ICの動作周波数により最小のサンプリング間隔が決定される。したがって、最小のサンプリング間隔より狭いサンプリング間隔が設定されると、ICのサンプリング動作の確実性が保証できなくなる。
【0023】
例えば、図15に示すように、基準クロックCKg1と基準クロックCKg1の1.5倍の周期の基準クロックCKg2とを切り替える場合、基準クロックCKg1・CKg2同士の位相は異なっている。このため、基準クロックCKg1から基準クロックCKg2へ切り替える場合、外部クロックに基づいた切替タイミングが基準クロックCKg1のハイレベルの期間に設定されると、そのときのサンプリング間隔は、tで示すように他のサンプリング間隔よりも狭くなることがある。
【0024】
例えば、基準クロックCKg1の半周期がサンプリングの最小間隔t1 に設定されている場合、上記のサンプリング間隔t2 が最小間隔t1 より狭くなれば、サンプリング間隔t2 により定まる期間においてサンプリングが行われるか否かは不定になる。この結果、サンプリングが行われない場合は、画素欠陥が生じて、表示品位を低下させることになる。
【0025】
一方、基準クロック発生回路25としてVCOを備えた表示装置において基準クロックCKg を変化させる場合、制御電圧の調整手段が必要となるので、駆動システムが複雑となる。また、1水平走査期間(テレビ信号の場合、63.5μs)内で周波数を変化させるには、高速応答のVCOを含むPLL(Phase-Locked Loop) 回路が必要となるので、表示装置がコストアップするという不都合がある。
【0026】
本発明は、上記の事情に鑑みてなされたものであって、基準クロックの周波数を高くすることなく、サンプリング周波数の変化率を小さく設定することを目的としている。また、本発明は、サンプリング動作の確実性を向上させることを目的としている。さらに、本発明は、簡素な構成でサンプリング動作を実現させることを目的としている。
【0027】
【課題を解決するための手段】
本発明のマトリックス型表示装置の駆動方法は、上記の課題を解決するために、少なくとも1水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングしてマトリックス状に配置された画素のうち水平方向に並ぶ各画素電極列に供給する一方、信号供給回路から表示信号が供給される画素電極列を1水平走査期間毎に垂直方向に順次選択し、サンプリング間隔を1水平走査期間内で変化させるマトリックス型表示装置の駆動方法において、サンプリング間隔が一定に設定された期間でサンプリングが不等間隔になる部分を含むようにサンプリング間隔を変更することを特徴としている。
【0028】
上記のようにサンプリング間隔が不等間隔になれば、基準クロックを分周してサンプリングクロックを得ようとする場合、サンプリング間隔を変化させる際に切り替えられる分周比を近接した値に設定することができる。通常、分周比1/NのNは整数に設定されるが、サンプリング間隔すなわちサンプリングクロックが不等間隔であれば、Nが整数でない、小数点以下の値を含む数であってもよい。このように、分周比の設定についての制約が緩和されるため、Nを小さい値に設定することができ、この結果、基準クロックの周波数を低くすることができる。
【0029】
上記の駆動方法においては、サンプリング間隔が不等間隔になる部分を分散させることにより、そのサンプリング間隔でサンプリングされた表示信号を画像として表示させると、その画像において不等間隔の影響は、人間に殆ど認識されない。このように、不等間隔でサンプリングされることの影響が軽減されるので、実用上の不都合はない。
【0030】
また、上記の駆動方法においては、好ましくは、次の(1)または(2)のように構成される。
【0031】
(1)サンプリング間隔を画像の中央部に対しほぼ左右対称にする。これにより、アスペクト比が16対9である表示画面を有する表示装置におけるワイドモードやノーマルモードのような表示が可能になる。
【0032】
(2)サンプリング間隔を画像において左右非対称にする。これにより、画面の左右で異なる画像を表示させることができる。例えば、アスペクト比が16対9である表示画面を有する表示装置に4対3のアスペクト比の画像を表示させる場合、画像を画面の右側か左側に表示させ、反対側に黒レベルの映像(水平帰線期間)を表示させることが可能になる。
【0033】
上記の(1)または(2)の構成においては、サンプリング間隔を1水平走査期間内で増大または縮小の少なくともいずれかの方向に変化させることにより、違和感の少ない画像を表示させることができる。例えば、画面の両端部でサンプリング間隔を狭くし、中央部に近いほどサンプリング間隔が広くなるようにサンプリング間隔を変化させれば、中央部の真円度を良好に表示する上記のワイドモードやノーマルモードのような表示が可能になる。
【0034】
本発明のマトリックス型表示装置は、上記の課題を解決するために、マトリックス状に配置された画素電極と、少なくとも1水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、この信号供給回路から表示信号が供給される画素電極列を1水平走査期間毎に垂直方向に順次選択する選択回路と、サンプリングクロックを発生するとともに、サンプリング間隔が一定に設定された期間でサンプリングが不等間隔になる部分を含むようにサンプリング周波数を変更するサンプリングクロック発生回路とを備えていることを特徴としている。
【0035】
上記の構成では、サンプリング回路がサンプリング間隔を不等間隔になる部分を含むように変更するので、前述の駆動方法と同様、複数の分周比から1つを選択して、その分周比で基準クロックを分周することによりサンプリングクロックを得ようとする場合、サンプリング間隔を変化させる際に切り替えられる分周比を近接した値に設定することができる。それゆえ、基準クロックの周波数を低くすることができる。
【0036】
上記のマトリックス型表示装置において、サンプリングクロック発生回路は、詳細には、次のように構成されている。すなわち、サンプリングクロック発生回路は、単一周波数の基準クロックを発生する基準クロック発生回路と、基準クロックを個別に異なる分周比で分周してサンプリングクロックとして出力する複数の分周回路と、サンプリングクロックを切り替える切替タイミングを水平同期信号および基準クロックに基づいて制御する切替制御回路と、各分周回路からの複数のサンプリングクロックのうち1つを選択して信号供給回路に出力するとともに、切替タイミングに基づいて選択を切り替える切替回路とを有し、上記分周回路のうち少なくとも1つが等間隔のクロック中にこのクロックと間隔の異なる不等間隔のクロックを含むサンプリングクロックを出力する変則分周回路である。
【0037】
上記の構成では、分周回路をカウンタなどの論理回路により構成することができる。また、切替制御回路も、水平同期信号および基準クロックに基づいて切り換えのタイミングを制御するので、論理回路により構成することができる。さらに、切替回路も、データセレクタなどの論理回路により構成することができる。したがって、サンプリングクロック発生回路を、基準クロック発生回路を除いた上記の分周回路、切替制御回路および切替回路をゲートアレイなどのLSIで構成することができる。
【0038】
また、変則分周回路は、好ましくは、分周比が1/Nに設定され、かつN×n=Mを満たす整数n、Mが設定されており、基準クロックのM個のクロックからn個のクロックを分周するように構成されている。これにより、不等間隔のサンプリングクロックと基準クロックとのクロック数の関係が明確になり、不等間隔の設定を容易に行うことができる。しかも、Mが最小値であるようにnが設定されることにより、不等間隔のクロックと等間隔のクロックとの間隔差を極力少なくすることができ、より不等間隔の設定が容易になる。
【0039】
また、変則分周回路は、好ましくは、サンプリングクロックにおいて不等間隔になるクロックを分散させることにより、そのクロックに基づいてサンプリングされた表示信号を画像として表示させると、その画像において不等間隔の影響は、人間に殆ど認識されない。このように、不等間隔でサンプリングされることの影響が軽減されるので、実用上の不都合はない。
【0040】
さらに、基準クロック発生回路は、好ましくは、デューティサイクルがほぼ50%の基準クロックを発生することにより、分周のタイミングを図る最小間隔が均一になるので、クロック設計が容易になり、不等間隔を容易に設定することができる。
【0041】
デューティサイクルがほぼ50%の基準クロックであることに加えて、等間隔のクロックと不等間隔のクロックとの1周期分の差が基準クロックの0.5クロックであることにより、等間隔のクロックと不等間隔のクロックとの周期差を最小にすることができる。それゆえ、サンプリング周波数をほぼ平均化することができる。
【0042】
【課題を解決するための手段】
本発明の他のマトリックス型表示装置は、上記の課題を解決するために、マトリックス状に配置された画素電極と、少なくとも1水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、信号供給回路から表示信号が供給される画素電極列を1水平走査期間毎に垂直方向に順次選択する選択回路と、互いに異なる単一周波数の基準クロックを発生する複数の基準クロック発生回路と、基準クロックを切り替える切替タイミングを水平同期信号および切り替え後に選択される基準クロックに基づいて、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように制御する切替制御回路と、各基準クロック発生回路からの基準クロックのうち1つを選択するとともに、切替タイミングに基づいて選択を1水平走査期間内に複数回切り替える切替回路と、切替回路からの基準クロックを所定の分周比で分周してサンプリングクロックとして出力する分周回路とを備えていることを特徴としている。
【0043】
上記の構成では、複数の基準クロックを切り替えることにより基準クロックを1つ選択するので、各基準クロックを近接して設定することができ、サンプリング間隔の変化率を小さくすることができる。また、切替タイミングが切り替えるべき基準クロックに基づいて制御されるため、切替タイミングと切替回路で切り替えられる基準クロックとを同期させることができる。さらに、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように切替タイミングが制御されるので、最小サンプリング間隔より狭いサンプリング間隔のサンプリングクロックが出力されることはない。しかも、前述のマトリックス型表示装置と同様に、サンプリングクロック発生回路を、基準クロック発生回路を除いた上記の分周回路、切替制御回路および切替回路をゲートアレイなどのLSIで構成することができる。
【0044】
【課題を解決するための手段】
また、上記の他のマトリックス型表示装置において、基準クロック発生回路は、好ましくは、周波数が一定であり、かつデューティサイクルが50%の基準クロックを発生することにより、クロック設計が容易になり、不等間隔を容易に設定することができる。
【0045】
【発明の実施の形態】
〔実施の形態1〕本発明の実施の一形態について図1ないし図5に基づいて説明すれば、以下の通りである。
【0046】
本実施の形態に係るマトリックス型表示装置は、図1に示すように、画素アレイ1と、列電極駆動回路2と、行電極駆動回路3と、サンプリングクロック発生回路4とを備えている。
【0047】
画素アレイ1は、マトリックス状に配された複数の画素電極(図中、PIXにて示す)5…と、画素電極5…の個々に接続されるスイッチング素子6…とを有している。
【0048】
画素電極5は、図示しない表示媒体を駆動するために、電圧が印加される電極である。例えば、表示媒体が液晶である場合、画素電極5とこれに対向する図示しない電極との間に電圧が印加されることにより、液晶がアクティブ状態または非アクティブ状態に駆動される。
【0049】
スイッチング素子6…は、行電極駆動回路3から行電極を介して与えられたON信号(走査信号)によりONして、列電極駆動回路2からの表示データを画素電極5…に印加するようになっている。液晶表示装置の場合、スイッチング素子6としては、TFT(Thin-Film Transistor))、MIM(Metal Insulator Metal) 素子などが用いられる。
【0050】
信号供給回路としての列電極駆動回路2は、入力される映像信号Sinを、後述するサンプリングクロック発生回路4からのサンプリングクロックCKs によりサンプリングした後、複数の列電極へ一斉に表示データSout1・Sout2…として出力する回路である。選択回路としての行電極駆動回路3は、水平同期信号および垂直同期信号に基づいて、ON信号を各行電極へ1水平走査期間毎に順次出力する回路である。
【0051】
このような列電極駆動回路2および行電極駆動回路3を有する本表示装置では、前述の従来の表示装置と同様、行電極駆動回路3により、行電極の垂直方向への走査が1フィールド毎に繰り返される。この結果、画素アレイ1により形成される画面には、映像信号に基づいた画像が表示される。
【0052】
サンプリングクロック発生回路4は、基準クロック発生回路7、分周部8、切替回路9および切替制御回路10により構成されている。
【0053】
基準クロック発生回路7は、その中心周波数が市販の発振器などで一般に実現可能な周波数に設定されており、周波数が一定であり、かつデューティーサイクルが約50%の基準クロックCKg を発生する回路である。この基準クロック発生回路7は、水晶発振器または電圧制御発振器(VCO)により構成されている。
【0054】
分周部8は、複数の分周回路FD1 ・FD2 …により構成されている。各分周回路FD1 ・FD2 …は、基準クロックCKg をそれぞれ異なる分周比1/N1・1/N2 …で分周する回路であり、カウンタなどの論理回路により構成される。
【0055】
切替回路9は、分周回路FD1 ・FD2 …からの分周クロックを1つ選択して列電極駆動回路2にサンプリングクロックCKs として出力する回路であり、データセレクタなどの論理回路により構成されている。また、切替回路9は、切替制御回路10で発生する切替制御信号により、1水平走査期間内で分周クロックの選択を切り替えるようになっている。
【0056】
切替制御回路10は、基準クロックCKg および水平同期信号Hsyncに基づいて切替制御信号を発生する回路であり、カウンタなどを含む論理回路により構成されている。具体的には、切替制御回路10は、真円度、アスペクト比および表示モードに基づいて所定のタイミングで分周クロックを切り替えるように、水平同期信号Hsyncを切り替えの基準点を定めるために用いて、基準クロックCKgに同期した切替制御信号を発生するようになっている。
【0057】
例えば、切替制御回路10は、カウンタで水平同期信号Hsyncからの基準クロックCKg のクロック数をカウントし、そのカウント値が所定の切替点に対応するカウント値に達したときに切替タイミングを切替制御信号として発生するようになっている。
【0058】
上記のように構成されるマトリックス型表示装置の動作を図2のタイムチャートを参照しながら説明する。
【0059】
ここでは、分周部8が2つの分周回路FD1 ・FD2 を備える構成について説明する。また、基準クロックCKg の周波数fg は20MHzであり、分周回路FD1 ・FD2 の分周比1/N1 ・1/N2 はそれぞれ1/5、1/5.25である。また、前述のノーマルモードで表示を行う場合のように、水平帰線期間と有効表示期間とでサンプリング周波数を切り替える(図13参照)。
【0060】
上記のようなN1 ・N2 の値は、次のようにして設定される。分周比が1/Nである場合、N×nが最小の整数Mであるような整数nを設定し、基準クロックCKg のM(=N×n)クロックを基に分周されるクロックの数をnとする。このようにして、分周比n/Mを1/Nと等しくなるように設定する。すなわち、以下の例では、M=21およびn=4に設定される。
【0061】
まず、映像信号における水平帰線期間では、切替回路9において、分周回路FD1 からの分周クロックCKd1が出力されるように、切替制御回路10から出力される切替制御信号に基づいて出力経路が切り替えられている。このとき、図2(a)に示す基準クロックCKg は、基準クロック発生回路7から出力されると、分周回路FD1 により1/5に分周されて、分周クロックCKd1として切替回路9に出力される。
【0062】
切替回路9を経た分周クロックCKd1は、サンプリングクロックCKs として列電極駆動回路2に与えられる。そして、列電極駆動回路2は、図2(a)に上向きの矢印で示すサンプリングタイミング、すなわちサンプリングクロックCKs の立ち上がりおよび立ち下がりのエッジで定まるタイミングで映像信号をサンプリングする。
【0063】
次に、映像信号における有効表示期間において、切替回路9では、分周回路FD2 からの分周クロックCKd2が出力されるように、切替制御信号に基づいて出力経路が切り替えられている。このとき、基準クロック発生回路7から出力された基準クロックCKg は、分周回路FD2 により1/5.25に分周されて、分周クロックCKd2として切替回路9に出力される。
【0064】
切替回路9を経た分周クロックCKd2は、サンプリングクロックCKs として列電極駆動回路2に与えられる。そして、列電極駆動回路2は、図2(b)に上向きの矢印で示すサンプリングタイミングで映像信号をサンプリングする。
【0065】
上記の例では、分周回路FD1 ・FD2 により得られるサンプリングクロックの周波数すなわちサンプリング周波数fs1・fs2は、それぞれ4MHz、3.8095MHzである。これにより、サンプリング周波数fs1・fs2の変化率はほぼ5%になる。
【0066】
上記の分周クロックCKd2において、基準クロックCKg の21クロックを基に分周された4つのクロックのうち、第2および第4クロックは、基準クロックCKg の5クロック分の幅である。また、第1および第3クロックの前半のハイレベルの部分は、幅Tが基準クロックCKg の3クロック分であり、他の部分に対し不等間隔となっている。このため、第1および第3クロックは、全体が基準クロックCKg の5.5クロック分の幅になる。
【0067】
このため、変則分周回路として機能する分周回路FD2 は、基準クロックCKg の第1ないし第3クロックのうちのいずれか1つおよび第11ないし第14クロックのうちのいずれか1つの期間で、分周クロックCKd2に基準クロックCKg の0.5クロック分を付加するように構成されている。具体的には、分周回路FD2 は、21クロック(基準クロックCKg )の間で2.5クロック毎に分周クロックCKd2の出力レベルを変化させるが、上記の特定の期間で出力レベルの変化を0.5クロック分遅らせる。
【0068】
上記のように、不等間隔となるクロックを含ませることにより、基準クロックCKg を等価的に1/5.25の分周比で分周することができる。また、不等間隔となる第1および第3クロックが分散して配置されることにより、サンプリング間隔が実質的に1/5.25となる。
【0069】
つまり、分周比が1/5.25の場合、クロック単位ではサンプリング間隔が等しくないが、そのサンプリング間隔でサンプリングされた映像信号(アナログ量)が表示されると、不等間隔の影響は人間の目では認識できない。したがって、サンプリング間隔が均一でなくても、上記のように不等間隔の部分が可能な限り分散しておれば、サンプリング周波数fs2が平均的に3.8095MHzであると見なすことができるので、実用上の不都合はない。また、サンプリングの不等間隔部をより目立たなくするには、不等間隔となる位置をフィールド毎または1水平走査期間毎あるいはフィールド毎および1水平走査期間毎にシフトし、考えられる限り分散していけばよい。
【0070】
論理回路は、クロックの立ち上がりまたは立ち下がりの変化点で動作するので、分周回路FD1 ・FD2 においても基準クロックCKg の立ち上がりまたは立ち下がりのエッジでのみ出力が変化する。換言すれば、分周回路FD1 ・FD2は、基準クロックCKg の0.5クロック単位でしか出力を変化させることができない。分周回路FD1 は、分周比が1/5に設定されているため、2.5(=5/2)クロック毎に変化する分周クロックCKd1を出力する。一方、分周回路FD2 は、分周比が1/5.25に設定されているが、2.5または3クロックの間隔で変化する分周クロックCKd2を出力する。
【0071】
以上述べたように、上記の本マトリックス型表示装置では、分周クロックCKd2に不等間隔の部分が設けられるので、Nの値を小さく抑えることができ、周波数fg を実現可能な値に設定することができる。それゆえ、基準クロック発生回路7を市販の部品により容易に構成することができる。しかも、周波数fg を低い値に設定することができるので、不要な輻射の大幅な低減も可能になる。
【0072】
また、従来の分周方法では、N=5.25とする場合、分周クロックCKd2の半周期が基準クロックCKg の2.625(=5.25/2)クロック分になるので、基準クロックCKg の0.5クロック以下の単位で変化させなければならないが、このような分周は実現不可能である。これに対し、本実施の形態の分周方法では、不等間隔の分周クロックCKd2が量子的(基準クロックCKg の0.5クロック単位)に変化するので、Nが整数でなければならないという制約がなくなる。これにより、周波数fg 以下の如何なる周波数のサンプリングクロックCKs をも得ることが可能になる。
【0073】
この結果、従来の表示装置のように、1画面における画素数と基準クロックの周波数を1対1に対応させて設計する必要がなくなる。それゆえ、画素数が変わる毎に基準クロック発生回路の変更などを含む回路を新規に設計するという手間を省くことができる。また、一定のサンプリング周波数でサンプリングを行うフルモードをワイドモードやノーマルモードと組み合わせて1つの画面で表示を行う表示装置において、フルモードで表示を行う際に、必要に応じて前記のようにNが非整数となる分周比を利用してもよい。このように、本マトリックス型表示装置によれば、設計効率の向上および部品の共通化を図ることができる。
【0074】
また、サンプリングクロックCKs における不等間隔のクロックの周期T1 と等間隔のクロックとの周期T2 との差は、最小の0.5クロックである。それゆえ、サンプリングクロックCKs は、不等間隔のクロックを含んでいても、全体的にはほぼ周波数が平均化されていると見なすことができる。したがって、そのサンプリングクロックCKs に基づいて表示された画像は、不等間隔のクロックによる影響が目立たなくなり、ユーザーにほとんど違和感を与えることがない。
【0075】
また、サンプリングクロック発生回路4は、基準クロック発生回路7を除いた分周部8、切替回路9および切替制御回路10が論理回路により構成される。それゆえ、これらの回路をゲートアレイなどのLSIで構成することができ、サンプリングクロック発生回路4を含む駆動システムの簡素化やコストダウンを図ることができる。
【0076】
さらに、基準クロックCKg が一定周波数であることから、複数の分周回路FD1 ・FD2 …と切替回路9とを組み合わせることにより、ある水平走査期間と次の水平走査期間とでサンプリングクロックCKs を変更することができる。この場合、例えば、切替制御回路10は、異なる切替制御信号を発生する複数の構成を備え、サンプリングクロックCKs を変更すべきn番目(1垂直走査期間内)の水平同期信号が入力されると、上記の構成を切り替えるようになっている。
【0077】
これにより、例えば、画面の上部にテレビ映像信号をノーマルモードで表示するとともに、画面の下部にコンピュータにより作成された文字や図形を表示することが可能になる。コンピュータ画像を表示する際には、サンプリング周波数が一定でなければならないので、Nを整数に設定して基準クロックCKg を分周するようにする。一方、テレビ画像を表示する際には、前記のように、Nを整数以外の最適値に設定する。こうすれば、切替回路9の切替制御が単純化される。
【0078】
なお、本実施の形態を用いてノーマルモードで画像を表示する場合、通常、画像を画面の中央部に表示するようにする(図13参照)。この場合、画面の左側から図2(a)、図2(b)、図2(a)の順でサンプリングタイミングが2回切り替えられる。これに対し、同様にノーマルモードで画像を表示する場合、サンプリングの期間を調整することにより、図3に示すように、画像を画面の片側に寄せて表示させることも可能である。この場合、図2(a)(b)に示すサンプリングタイミングは、画面において1回(1水平走査期間において2回)切り替えられる。
【0079】
また、本実施の形態では、2つの分周回路FD1 ・FD2 を備えた構成について説明したが、3つ以上の分周回路FD1 ・FD2 …を備えた構成であっても、上記のような効果を得ることができる。例えば、3つの分周回路FD1 ・FD2・FD3 を備える構成では、図4に示すように、分周回路FD3 の分周比を1/4.75に設定することにより、基準クロックCKg の19クロックから、4つのクロックに分周された4.2MHzの分周クロックCKd3を得ている。
【0080】
この分周クロックCKd3も、分周クロックCKd2と同様に、第1および第3クロックの前半部分の幅T2 が不等間隔になっている。変則分周回路として機能する分周回路FD3 は、このような分周クロックCKd3を出力するために、基準クロックCKg の第1および第2クロックのうちのいずれか1つおよび第10および第12クロックのうちのいずれか1つの期間で出力レベルの変化を0.5クロック分進ませる。
【0081】
このような構成では、例えば、図5に示すように、分周比が、画面左端から中央部に向かって1/4.75、1/5、1/5.25の順に切り替えられ、さらに中央部から画面右端に向かって1/5.25、1/5、1/4.75の順に切り替えられている。これにより、ワイドモードに適した表示を実現することができる。
【0082】
このように、複数の分周比をできるだけ接近するように設定し、各分周比で分周された分周クロックを順次切り替えて出力することにより、画像を見る者にとっては、水平方向の画像の変調率がスムーズに変化していくように感じられる。それゆえ、ユーザーにほとんど違和感を与えることなく、サンプリング周波数を変化させることができる。したがって、上記のように、ワイドモードによる表示に適したサンプリングクロックを提供することができる。
【0083】
なお、前記の図3に示す表示の形態においても、画面の片側でそれぞれ分周比を切り替えてもよい。
〔実施の形態2〕
本発明の実施の他の形態について図5ないし図7に基づいて説明すれば、以下の通りである。なお、本実施の形態において、実施の形態1と同等の機能を有する構成要素については同じ符号を付記してその説明を省略する。
【0084】
本実施の形態に係るマトリックス型表示装置は、図6に示すように、画素アレイ1と、列電極駆動回路2と、行電極駆動回路3と、サンプリングクロック発生回路11とを備えている。
【0085】
サンプリングクロック発生回路11は、基準クロック発生部12、切替回路13、切替制御回路14および分周回路15により構成されている。
【0086】
基準クロック発生部12は、複数の基準クロック発生回路RG1 ・RG2 …により構成されている。基準クロック発生回路RG1 ・RG2 …は、実施の形態1における基準クロック発生回路7と同様な発振回路であり、それぞれ異なる周波数の基準クロックCKg1・CKg2…を発生するようになっている。基準クロックCKg1・CKg2…は、周波数が一定であり、かつデューティーサイクルが約50%である。
【0087】
切替回路13は、基準クロック発生回路RG1 ・RG2 …からの基準クロックCKg1・CKg2…を1つ選択して出力する回路であり、データセレクタなどの論理回路により構成されている。また、切替回路13は、切替制御回路14で発生する切替制御信号により、基準クロックCKg1・CKg2…の選択を切り替えるようになっている。
【0088】
切替制御回路14は、外部クロックCK、水平同期信号Hsyncおよび基準クロックCKg1・CKg2…に基づいて切替制御信号を発生する回路であり、カウンタなどを含む論理回路により構成されている。具体的には、切替制御回路14は、真円度、アスペクト比および表示モードに基づいて所望の切替タイミングを有する切替制御信号を出力するように構成されており、水平同期信号Hsyncを切り替えの基準点を定めるために用いている。また、切替制御回路14は、切り替えのタイミングをとるために、切替回路13にて切り替えるべき基準クロックと同じ基準クロックを参照クロックとして用いている。
【0089】
なお、図示しない外部クロックCKの周波数は、基準クロックCKg1・CKg2…のうちの最も低い周波数よりも低い値である。
【0090】
どの点で切り替えを行うかは、水平同期信号Hsyncからの外部クロックCKのカウント数にて、サンプリングクロックCKs が列電極駆動回路2でサンプリングが可能な最小のサンプリング間隔を確保できるように定められている。望ましくは、図7に示すように、2つの切替点で区切られる期間内においてサンプリングクロックCKs の周期が一定であるように、各切替点では、その直前のサンプリングクロックCKs の1周期が完結すると同時に周波数の異なるサンプリングクロックCKs に切り替えられる。
【0091】
分周回路15は、切替回路13から出力される1つの基準クロックCKg を所定の分周比1/Nで分周して列電極駆動回路2へサンプリングクロックCKs として出力する回路であり、カウンタなどの論理回路により構成されている。
【0092】
上記のように構成されるマトリックス型表示装置の動作を図7のタイムチャートを参照しながら説明する。なお、図7は、例えば、ワイドモードにおける画面の左側半分に対応している。
【0093】
ここでは、基準クロック発生部12が、3つの基準クロック発生回路RG1 ・RG2 ・RG3 を備える構成について説明する。また、基準クロックCKg1・CKg2・CKg3の周波数fg1・fg2・fg3は、それぞれfg1>fg2>fg3という関係に設定されている。また、分周回路15の分周比は、1/2に設定されている。さらに、前述のワイドモードで表示を行う場合のように、画面中央部の真円度を両側部の真円度より高めるようにサンプリング周波数を切り替える(図12参照)。
【0094】
まず、映像信号における水平走査期間において、切替回路13では、基準クロック発生回路RG1 ・RG2 …から基準クロックCKg1が出力されるように、切替制御回路14から出力される切替制御信号に基づいて出力経路が切り替えられている。このとき、図6に示す基準クロックCKg1は、基準クロック発生回路RG1 から出力されると、切替回路13を経て基準クロックCKg として出力される。この基準クロックCKg は、分周回路15により1/5に分周されてサンプリングクロックCKs (サンプリング周波数fs1)として列電極駆動回路2に与えられる。そして、列電極駆動回路2は、上向きの矢印で示すサンプリングタイミングで映像信号をサンプリングする。
【0095】
次に、切替回路13の出力経路が基準クロックCKg2が出力されるように切り替えられる。このとき、切替制御回路14では、例えば、次の参照クロックとなる基準クロックCKg2における最適な切替タイミングを与える1つのクロックck0 の立ち上がりエッジのみをとらえる期間だけ、外部クロックCKをカウントするカウンタからハイレベルの信号が出力される。そして、その信号が出力されたときに参照クロックが次の基準クロックCKg1から基準クロックCKg2に切り替えられ、その基準クロックCKg2と上記の信号との論理和をとることにより切替タイミングが発生する。
【0096】
すると、基準クロック発生回路RG2 からの基準クロックCKg2が切替回路13を経て基準クロックCKg として出力された後、分周回路15により分周されてサンプリングクロックCKs (サンプリング周波数fs2)になる。また、切替回路13の出力経路が基準クロックCKg3が出力されるように切り替えられる場合は、上記の場合と同様にして、切替回路13および分周回路15によりサンプリングクロックCKs (サンプリング周波数fs3)が得られる。さらに、基準クロックCKg3から他の基準クロックCKg1または基準クロックCKg2への切り替えも同様に行われる。
【0097】
上記のような切替回路13の切り替え動作に伴い、サンプリングタイミングも切り替わる。
【0098】
そして、再び基準クロックCKg2・CKg1に切り替えられることにより、図5に示すように、画面中央部で最もサンプリング周波数が低く、中央部から画面両端側に向かってサンプリング周波数が高くなり、かつ左右対称となるようにサンプリングクロックCKs が出力される。このように、基準クロックCKg1・CKg2・CKg3を1水平期間内で複数回切り替えて出力することにより、画面中央部の真円度のみを1に近づけたワイドモードを実現することができる。
【0099】
また、本マトリックス型表示装置では、切替回路13における切り替えのタイミングが、サンプリングクロックCKs が列電極駆動回路2でサンプリングが可能な最小のサンプリング間隔を確保できるように定められている。これにより、図7に示す基準クロックCKg1の半周期が最小サンプリングの間隔である場合、サンプリング間隔が最小サンプリング間隔より狭くなることがなく、サンプリング動作を確実にすることができる。
【0100】
上記の構成において、fg1=8.4MHz、fg2=8.0MHz、fg3=7.6MHzに設定されている場合、分周比が1/2であれば、基準クロックCKg1・CKg2・CKg3が分周された結果得られるサンプリング周波数fs は、それぞれ4.2MHz、4.0MHz、3.8MHzとなる。これらのサンプリング周波数fs は、実施の形態1において3つの分周回路を備えた構成とほぼ同様である。
【0101】
また、本実施の形態のマトリックス型表示装置でも、実施の形態1の表示装置と同様、サンプリングクロック発生回路11を、基準クロック発生部12を除いた回路をゲートアレイなどのLSIで構成することができる。それゆえ、サンプリングクロック発生回路11を含む駆動システムの簡素化やコストダウンを図ることができる。
【0102】
なお、本実施の形態および前述の実施の形態1における外部クロックCKは、外部から供給されるようになっているが、これと同等のクロックをサンプリングクロック発生回路4・11の内部で得てもよい。
【0103】
【発明の効果】
本発明の請求項1に記載のマトリックス型表示装置は、マトリックス状に配置された画素電極と、少なくとも1水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、信号供給回路から表示信号が供給される画素電極列を1水平走査期間毎に垂直方向に順次選択する選択回路と、互いに異なる単一周波数の基準クロックを発生する複数の基準クロック発生回路と、基準クロックを切り替える切替タイミングを水平同期信号および切り替え後に選択される基準クロックに基づいて、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように制御する切替制御回路と、各基準クロック発生回路からの基準クロックのうち1つを選択するとともに、切替タイミングに基づいて選択を1水平走査期間内に複数回切り替える切替回路と、切替回路からの基準クロックを所定の分周比で分周してサンプリングクロックとして出力する分周回路とを備えている構成である。
【0104】
このように、複数の基準クロックを切り替えることにより1つの基準クロックを選択するので、各基準クロックを近接して設定することができ、サンプリング間隔の変化率を小さくすることができる。また、切替タイミングと切替回路で切り替えられる基準クロックとを同期させることができるとともに、最小サンプリング間隔より狭いサンプリング間隔のサンプリングクロックが出力されることはない。しかも、サンプリングクロック発生回路を、基準クロック発生回路を除いた上記の分周回路、切替制御回路および切替回路をゲートアレイなどのLSIで構成することができる。したがって、アスペトク比が4対3のような画像であっても少ない違和感で表示することが可能な横長画面のマトリックス型表示装置を、安定したサンプリング動作、簡素な構成でかつ安価に実現することができるという効果を奏する。
【0105】
【発明の効果】
本発明の請求項2に記載のマトリックス型表示装置は、請求項1に記載のマトリックス型表示装置における基準クロック発生回路が周波数が一定であり、かつデューティサイクルが50%の基準クロックを発生する構成であるので、分周のタイミングを図る最小間隔が均一になり、サンプリングクロックにおける不等間隔部分の設定を容易にすることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係るマトリックス型表示装置の構成を示すブロック図である。
【図2】図1のマトリックス型表示装置の動作を示すタイムチャートである。
【図3】図1のマトリックス型表示装置で表示が実現可能な画面構成を示す説明図である。
【図4】本発明の実施の一形態に係るマトリックス型表示装置の変形例の動作を示すタイムチャートである。
【図5】1水平走査期間における上記変形例による分周比の切り替えおよび本発明の他の実施の形態に係るマトリックス型表示装置によるサンプリング周波数の切り替えを示す説明図である。
【図6】上記の他の形態に係るマトリックス型表示装置の構成を示すブロック図である。
【図7】図6のマトリックス型表示装置の動作を示すタイムチャートである。
【図8】従来のマトリックス型表示装置の構成を示すブロック図である。
【図9】図8に示すマトリックス型表示装置の動作を示すタイムチャートである。
【図10】従来の横長画面を有する表示装置においてフルモードで表示された画像を示す説明図である。
【図11】従来の横長画面を有する表示装置においてノーマルモードで表示された画像を示す説明図である。
【図12】従来の横長画面を有する表示装置においてワイドモードで表示された画像を示す説明図である。
【図13】フルモード、ノーマルモードおよびワイドモードによる表示を行うためのサンプリングクロックおよびサンプリングタイミングを示す説明図である。
【図14】複数の基準クロックを切り替えて1つを出力する従来の回路の構成を示す回路図である。
【図15】図14の回路の動作を示すタイムチャートである。
【符号の説明】
2 列電極駆動回路(信号供給回路)
3 行電極駆動回路(選択回路)
4・11 サンプリングクロック発生回路
5 画素電極
7 基準クロック発生回路
9・13 切替回路
10・14 切替制御回路
FD1〜FD3 分周回路
FD1・FD2 変則分周回路
RG1〜RG3 基準クロック発生回路
Claims (4)
- マトリックス状に配置された画素電極と、
少なくとも1水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、
信号供給回路から表示信号が供給される画素電極列を1水平走査期間毎に垂直方向に順次選択する選択回路と、
互いに異なる単一周波数の基準クロックを発生する複数の基準クロック発生回路と、
基準クロックを切り替える切替タイミングを水平同期信号および切り替え後に選択される基準クロックに基づいて、サンプリングクロックに基づくサンプリング間隔が上記信号供給回路のサンプリング可能な最小サンプリング間隔より広くなるように制御する切替制御回路と、
各基準クロック発生回路からの基準クロックのうち1つを選択するとともに、切替タイミングに基づいて選択を1水平走査期間内に複数回切り替える切替回路と、
切替回路からの基準クロックを所定の分周比で分周してサンプリングクロックとして出力する分周回路とを備えていることを特徴とするマトリックス型表示装置。 - 上記基準クロック発生回路は、周波数が一定であり、かつデューティサイクルが50%の基準クロックを発生することを特徴とする請求項1に記載のマトリックス型表示装置。
- マトリックス状に配置された画素電極と、
少なくとも1水平走査期間分のアナログの表示信号をサンプリングクロックに同期してサンプリングして水平方向に並ぶ各画素電極列に供給する信号供給回路と、
信号供給回路から表示信号が供給される画素電極列を1水平走査期間毎に垂直方向に順次選択する選択回路と、
基準クロックを発生する複数の基準クロック発生回路と、
上記基準クロックを個別に異なる分周比で分周してサンプリングクロックとして出力する複数の分周回路と、
サンプリングクロックを切り替える切替タイミングを水平同期信号および基準クロックに基づいて制御する切替制御回路と、
上記各分周回路からの複数のサンプリングクロックのうち1つを選択するとともに、切替タイミングに基づいて選択を1水平走査期間内に複数回切り替える切替回路とを有し、
上記分周回路のうちの少なくとも1つが等間隔のクロック中にこのクロックと間隔の異なる不等間隔のクロックを含むサンプリングクロックを出力する変則分周回路であることを特徴とするマトリックス型表示装置。 - 上記基準クロック発生回路は、周波数が一定であり、かつデューティサイクルが50%の基準クロックを発生することを特徴とする請求項3に記載のマトリックス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002136687A JP3676317B2 (ja) | 2002-05-13 | 2002-05-13 | マトリックス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002136687A JP3676317B2 (ja) | 2002-05-13 | 2002-05-13 | マトリックス型表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06693396A Division JP3330812B2 (ja) | 1996-03-22 | 1996-03-22 | マトリックス型表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003036066A JP2003036066A (ja) | 2003-02-07 |
JP3676317B2 true JP3676317B2 (ja) | 2005-07-27 |
Family
ID=19194483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002136687A Expired - Fee Related JP3676317B2 (ja) | 2002-05-13 | 2002-05-13 | マトリックス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3676317B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4561601B2 (ja) * | 2005-11-11 | 2010-10-13 | ソニー株式会社 | 表示駆動用信号処理装置、表示装置、表示駆動用信号処理方法 |
-
2002
- 2002-05-13 JP JP2002136687A patent/JP3676317B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003036066A (ja) | 2003-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205798B1 (en) | Phase error correction circuit for a high speed frequency synthesizer | |
JP3330812B2 (ja) | マトリックス型表示装置およびその駆動方法 | |
JP3786760B2 (ja) | ディジタルディスプレイ装置の画像サイズ調整方法及びその画像サイズ調整回路 | |
KR100223118B1 (ko) | 액정 표시 장치 | |
JPH08110764A (ja) | 表示制御方法及び装置 | |
US6128045A (en) | Flat-panel display device and display method | |
US5959691A (en) | Digital display apparatus having image size adjustment | |
US6194971B1 (en) | Method and apparatus for phase shifting a controlled oscillator and applications thereof | |
JP3676317B2 (ja) | マトリックス型表示装置 | |
JP3350302B2 (ja) | 平面表示装置の駆動装置 | |
JP2000003152A (ja) | 画像表示装置 | |
EP1109146A2 (en) | Sync frequency conversion circuit | |
JPH09146489A (ja) | 走査回路および画像表示装置 | |
JP3080697B2 (ja) | マルチプロセッサ,マルチスクリーンディスプレイ及びそれらを用いたマルチスクリーンディスプレイシステム | |
JP4910356B2 (ja) | 液晶表示装置 | |
KR100622351B1 (ko) | 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 | |
JPH07168542A (ja) | 液晶表示装置 | |
JPH10239661A (ja) | 液晶表示装置 | |
JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
JP4529443B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JPH0627903A (ja) | 液晶表示装置 | |
JP2001027886A (ja) | 高精細平面型表示装置の駆動回路 | |
JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
JPH05122641A (ja) | 液晶表示装置 | |
JPH08322024A (ja) | 表示装置及び表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |