JP2000003152A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ映像信号をディジタル映像信号に変
換し、画像を表示する画像表示装置において、アナログ
映像信号が各色の間でスキューを持っている場合にも色
の滲みを抑えることができるようにすること。 【解決手段】 色別のアナログ映像信号を色別に遅延さ
せる可変遅延手段またはドットクロックを遅延させて色
別のドットクロックを生成し、対応する色のアナログ・
ディジタル変換手段の変換タイミング信号として供給す
るクロック可変遅延手段を設け、色別にアナログ映像信
号の位相、またはドットクロックの位相を調整できるよ
うにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像表示装置に係
り、詳しくは、ブラウン管表示装置駆動用の水平同期信
号より生成したドットクロックのタイミングに同期して
アナログ映像信号をディジタル映像信号に変換し、その
ディジタル映像信号により液晶表示ユニットなどの表示
手段に画像を表示する画像表示装置に関するものであ
る。

【０００２】

【従来の技術】従来、例えば特開平７−１６０２２２号
公報に開示されているように、パーソナルコンピュー
タ，ワークステーション，ＶＴＲ等から出力されるブラ
ウン管表示装置駆動用の映像信号を用いて、画像を表示
するようにした液晶表示装置が知られている。

【０００３】この公報に開示されている液晶表示装置
は、図１３のブロック図で示すように、ブラウン管表示
装置駆動用の映像信号Ｒ１０１（Red），映像信号Ｇ１
０２（Green），映像信号Ｂ１０３（Blue）を、アナロ
グ・ディジタル変換手段であるＡＤ変換回路１０，１
１，１２にてディジタル映像データ１０６，１０７，１
０８に変換し、表示制御回路１３に出力する。表示制御
回路１３は、ディジタル映像データ１０６，１０７，１
０８と、ドットクロック１０９と、水平同期信号１０４
と、垂直同期信号１０５とを入力し、液晶表示ユニット
１４に適合した信号フォーマットにデータ変換し、液晶
表示ユニット１４に画像を表示させる。

【０００４】一方、可変遅延生成回路９は、水平同期信
号１０４を適切に遅延し、遅延水平同期信号１１０とし
てドットクロック生成手段であるＰＬＬ回路（フェイズ
ド・ループ・ロック）１５に出力する。

【０００５】ＰＬＬ回路１５は、遅延水平同期信号１１
０に同期した画素対応のドットクロック１０９を生成
し、ＡＤ変換回路１０，１１，１２の変換タイミング信
号としてとして出力する。可変遅延生成回路９の遅延量
を変化させた場合、可変遅延生成回路出力１１０に同期
して発生するクロック１０９の位相も同様に変化する。
この可変遅延生成回路９が出力する遅延水平同期信号１
１０の調整は、ドットクロック１０９の位相を変化さ
せ、ＡＤ変換回路１０，１１，１２のサンプリングタイ
ミングがアナログ映像信号１０１、１０２．１０３の中
心になるように調整する。この可変遅延生成回路９の調
整に関して図１４を用いて説明する。

【０００６】図１４において、（ａ）、（ｃ）はパーソ
ナルコンピュータやワークステーションが出力する信号
であり、（ａ）は水平同期信号１０４、（ｃ）はアナロ
グ映像信号Ｒ１０１である。なお、他のアナログ映像信
号Ｇ１０２，映像信号Ｂ１０３についても同様であるた
め、図示は省略する。また、（ｂ）はＰＬＬ回路１５が
出力するドットクロック１０９である。（ｄ）〜（ｇ）
はドットクロック１０９及び映像信号Ｒ１０１を時間軸
方向に拡大したものである。（ｅ）において、実線で示
す波形Ｂはパーソナルコンピュータやワークステーショ
ンから出力されるアナログ映像信号Ｒ１０１である。こ
のアナログ映像信号Ｒ１０１の周波数帯域が十分に高域
まで確保出来ている場合は、破線で示す波形Ａのような
矩形波状になるが、実際はパーソナルコンピュータやワ
ークステーションが出力するアナログ映像信号は、映像
出力回路や伝送ケーブルの高周波特性の劣化により、実
線で示す波形Ｂのように鈍った波形となる。

【０００７】ここで、可変遅延生成回路９の調整が正し
く行われていないドットクロックの例を（ｄ）に示す。
この場合、（ｅ）に示すように、例えばＳ１点に着目す
ると、鈍った波形Ｂのピークでない部分をサンプリング
することになる。従って、波形Ａをサンプリングした場
合とは異なる値になり、Ｖｅで示す誤差が生じる。この
場合、表示画質としてはコントラストの劣化として現れ
る。

【０００８】一方、可変遅延生成回路９の調整が正しく
行われているドットクロックの例を（ｆ）に示す。この
場合（ｇ）に示すように、鈍った波形Ｂのピークをサン
プリングすることになるので、波形Ａをサンプリングし
た場合とは同じディジタルデータ値を得ることができ、
コントラストの劣化など表示画質劣化を回避できる。

【０００９】

【発明が解決しようとする課題】図１３の構成からなる
従来の画像表示装置の問題点を図１５を用いて説明す
る。図１５において、（ａ）は図１３で説明したドット
クロック１０９であり、（ｂ）〜（ｄ）はそれぞれパー
ソナルコンピュータやワークステーションから出力され
るアナログ映像信号Ｒ１０１，Ｇ１０２，Ｂ１０３であ
る。同図（ａ）に示すドットクロック１０９の位相は、
可変遅延生成回路９の調整が同図（ｂ）に示すアナログ
映像信号Ｒ１０１に対して正しく行われている例であ
る。この場合、図１４で説明したように、アナログ映像
信号波形のピークであるＳＲ点でサンプリングすること
になるので、理想矩形波をサンプリングした場合と同じ
ディジタルデータ値を得ることができ、コントラストの
劣化など表示画質劣化を回避できる。

【００１０】しかし、実際にはパーソナルコンピュータ
やワークステーションが出力するアナログ映像信号は、
パーソナルコンピュータやワークステーション内部の映
像出力回路や伝送ケーブルの特性ばらつきによりRed，G
reen，Blueの間でスキューを持っている。図１５では説
明を判り易くするためにRed，Green，Blueがスキューを
除けば同一波形の場合を示しており、同図（ｃ）にアナ
ログ映像信号Ｇ１０２を、同図（ｄ）にアナログ映像信
号Ｂ１０３を示している。このアナログ映像信号Ｇ１０
２，映像信号Ｂ１０３を図１５（ａ）に示すドットクロ
ック１０９でサンプリングした場合、アナログ映像信号
Ｇ１０２，Ｂ１０３をそれぞれＳＧ，ＳＢ点でサンプリ
ングすることになるので、理想矩形波をサンプリングし
た場合に対してそれぞれＶｅＧ，ＶｅＢの誤差を持つこ
とになる。

【００１１】この結果、Red，Green，Blueのバランスが
崩れ、色の滲みが生じる。このようにアナログ映像信号
がRed，Green，Blueの間でスキューを持っている場合、
可変遅延生成回路９をどのように調整してもRed，Gree
n，Blue全ての色に対して、理想矩形波をサンプリング
した場合と同じディジタルデータ値を得ることは不可能
である。また、このような問題は、ドットクロック１０
９の周波数が高くなる高解像度の画像表示装置で顕著な
ものとなる。

【００１２】本発明の目的は、アナログ映像信号をディ
ジタル映像信号に変換し、画像を表示する画像表示装置
において、アナログ映像信号が各色の間でスキューを持
っている場合にも色の滲みを抑えることができる画像表
示装置を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の画像表示装置は、色別のアナログ映像信号
を色別に遅延させる可変遅延手段またはドットクロック
を遅延させて色別のドットクロックを生成し、対応する
色のアナログ・ディジタル変換手段の変換タイミング信
号として供給するクロック可変遅延手段を設け、色別に
アナログ映像信号の位相、またはドットクロックの位相
を調整できるようにしたものである。

【００１４】

【発明の実施の形態】以下に、本発明に係わる画像表示
装置の実施形態を、図面を参照しながら詳細に説明す
る。

【００１５】第１の実施形態 図１は、本発明に係わる画像表示装置の第１の実施形態
を示すブロック図である。本実施形態は、色別のＡＤ変
換回路１０〜１２と、変換クロック再生回路２１と、表
示制御回路１３と、画像表示ユニット１４と、調整スイ
ッチ回路１９と、制御回路２０とで構成され、変換クロ
ック再生回路２１はＰＬＬ回路１５と、可変遅延回路１
６〜１８とで構成される。

【００１６】この構成において、パーソナルコンピュー
タやワークステーションから出力されるブラウン管表示
装置駆動用の信号は、主に、アナログ映像信号Ｒ１０１
（Red），Ｇ１０２（Green），Ｂ１０３（Blue），水平
同期信号１０４，垂直同期信号１０５の５種類から構成
される。アナログ映像信号Ｒ１０１，Ｇ１０２，Ｂ１０
３は、アナログ・ディジタル変換手段であるＡＤ変換回
路１０，１１，１２にてディジタル映像データ１０６，
１０７，１０８に変換され、表示制御回路１３に出力さ
れる。

【００１７】表示制御回路１３は、ディジタル映像デー
タ１０６，１０７，１０８と、変換クロックＲ１１１
と、水平同期信号１０４と、垂直同期信号１０５とを入
力し、液晶表示ユニット１４に適合した信号フォーマッ
トにデータ変換し、画像表示ユニット１４に画像を表示
させる。

【００１８】本実施形態に示すようなディジタル信号で
表示する画像表示ユニットとしては、液晶ディスプレイ
やプラズマディスプレイなどが用いられる。

【００１９】ＰＬＬ回路１５は、水平同期信号１０４を
入力し、水平同期信号１０４のエッジに同期したドット
クロック１０９を、水平同期信号１０４を逓倍すること
で生成する。このドットクロック１０９は、可変遅延回
路１６〜１８によってさらに個別に遅延調整された後、
変換クロックＲ１１１，Ｇ１１２，Ｂ１１３として出力
される。この変換クロックＲ１１１，Ｇ１１２，Ｂ１１
３は、それぞれ、ＡＤ変換回路１０，１１，１２の変換
タイミングとなるクロックであり、ＡＤ変換回路１０，
１１，１２は変換クロックＲ１１１、Ｇ１１２，Ｂ１１
３にそれぞれ同期してアナログ映像信号Ｒ１０１，Ｇ１
０２，Ｂ１０３をディジタル映像データ１０６，１０
７，１０８に変換して出力する。

【００２０】可変遅延回路１６〜１８の遅延量調整は、
画像表示装置の使用者が調整スイッチ回路１９を操作す
ることで行う。その操作結果に基づいて制御回路２０が
色別の調整信号１１４〜１１６の値を変化させ、可変遅
延回路１６〜１８の遅延量を色別に調整する。

【００２１】以下、図１の詳細動作について図２の波形
図を用いて説明する。なお、図２では説明を簡略化する
ためにRed，Green，Blueのうち、Redについてのみ説明
する。図２において、（ａ）、（ｃ）はパーソナルコン
ピュータやワークステーションが出力する信号であり、
（ａ）は水平同期信号１０４、（ｃ）はアナログ映像信
号Ｒ１０１である。また、（ｂ）は水平同期信号１０４
を基にＰＬＬ回路１５によって生成したドットクロック
１０９である。

【００２２】ドットクロック１０９は、アナログ映像信
号Ｒ１０１を１ドット毎（１画素毎）にアナログ・ディ
ジタル変換するために、アナログ映像信号Ｒ１０１の送
信元であるパーソナルコンピュータやワークステーショ
ン内部のドットクロックと同じ周波数に設定される。

【００２３】図２の（ｄ）〜（ｇ）は一部を時間軸方向
に拡大して図示したものであり、（ｄ）はドットクロッ
ク１０９、（ｅ）はアナログ映像信号Ｒ１０１である。
前述したように、パーソナルコンピュータやワークステ
ーションが出力するアナログ映像信号は、周波数帯域が
十分に高域まで確保出来ている場合は、破線で示す波形
Ａの様な矩形波状になるが、実際は映像出力回路や伝送
ケーブルの高周波特性の劣化により、実線で示す波形Ｂ
のように鈍った波形となる。このとき、ドットクロック
１０９によるサンプリング点Ｓ２′に着目すれば、鈍っ
た波形Ｂのピーク値でないポイント（Ｓ２′）をサンプ
リングすると、波形Ａをサンプリングした場合とは異な
る値となり、アナログ・ディジタル変換の誤差Ｅｅが生
じる。

【００２４】一方、サンプリング点をＳ２に移動させる
ことができれば、鈍った波形Ｂのピーク値をサンプリン
グすることができるので、波形Ａをサンプリングした場
合と同じディジタルデータ値を得ることができる。即
ち、サンプリング点がＳ１〜Ｓ４に移動するように可変
遅延回路１８の遅延量ＤＲを調整して、図２（ｆ）に示
す位相の変換クロックＲ１１１を得ることで、波形Ａを
サンプリングした場合と同じディジタルデータ値を得る
ことができる。図２（ｇ）はそのディジタルデータ１０
６であり、Ｓ１の点でサンプリングした場合のデータ値
がＤＳ１、Ｓ２の点でサンプリングした場合のデータ値
がＤＳ２、Ｓ３の点でサンプリングした場合のデータ値
がＤＳ３であることを示している。

【００２５】色別のディジタル映像データ１０６〜１０
８は、表示制御回路１３を介して画像表示ユニット１４
に出力される。画像表示ユニット１４はディジタル映像
データ１０６〜１０８に基づいた画像を表示させる。

【００２６】次に、図３を用いて、パーソナルコンピュ
ータやワークステーションが出力するアナログ映像信号
Ｒ１０１〜Ｂ１０３が、パーソナルコンピュータやワー
クステーション内部の映像出力回路や伝送ケーブルの特
性ばらつきによりRed，Green，Blueの間でスキューを持
っている場合の動作を説明する。

【００２７】図３（ａ）はドットクロック１０９、
（ｂ）はアナログ映像信号Ｒ１０１、（ｃ）はアナログ
映像信号Ｇ１０２、（ｄ）はアナログ映像信号Ｂ１０３
である。図２で説明したように、実際の鈍った波形をサ
ンプリングした際に、理想矩形波をサンプリングした場
合と同じディジタルデータ値を得ることができるよう
に、サンプリング点がＳＲ，ＳＧ，ＳＢになるように調
整を行う必要がある。従来では、ドットクロック１０９
はRed，Green，Blueで共通であったため、サンプリング
点をRed，Green，Blue個別に調整することが出来なかっ
たが、本実施形態では可変遅延回路をRed，Green，Blue
の色別に設けたため、サンプリング点がそれぞれＳＲ，
ＳＧ，ＳＢになるように調整を行うことができる。その
調整は、図３（ｅ）〜（ｇ）に示すように、可変遅延回
路１６〜１８がそれぞれＤＲ，ＤＧ，ＤＢの遅延量を持
つように、調整スイッチ回路１９を操作し、色別の調整
信号１１４〜１１６を制御して行なう。

【００２８】図４に可変遅延回路１６〜１８のうち可変
遅延回路１８の構成を代表して示す。可変遅延回路１８
は、ロジックバッファ７０〜７６と、セレクタ回路７７
とで構成される。ロジックバッファ７０〜７６はドット
クロック１０９用の遅延素子として使用され、ロジック
バッファ７０〜７６を何段通過した信号を出力するかを
セレクタ回路７７で選択する。セレクタ回路７７の選択
は、調整信号１１６によって切り換えられ、例えば、調
整信号１１６が「０」の場合はロジックバッファを１段
も通過していないドットクロック１０９を選択し、調整
信号１１６が「１」の場合はロジックバッファ７０の出
力を選択し、調整信号１１６が「２」の場合はロジック
バッファ７１の出力を選択する、という様に制御する。
これにより、調整信号１１６が「７」の場合遅延量が最
大となり、調整信号１１６が「０」の場合遅延量が最小
となる８段階の可変遅延回路を構成することができる。

【００２９】図４では８段階の可変遅延回路であるが、
ロジックバッファの段数を増減することで様々な段数の
可変遅延回路が実現できる。

【００３０】一方、調整スイッチ回路１９は様々な構成
が考えられるが、一例としては図１に示すように３個の
スイッチＡ〜Ｃを設ければよい。３個のスイッチＡ〜Ｃ
は、画像表示装置の使用者が操作可能な位置に取り付け
る。例えば、スイッチＡはRedのサンプリングタイミン
グ調整、即ち可変遅延回路１８の遅延量調整に割り付
け、スイッチＢはGreenのサンプリングタイミング調
整、即ち可変遅延回路１７の遅延量調整に割り付け、ス
イッチＣはBlueのサンプリングタイミング調整、即ち可
変遅延回路１６の遅延量調整に割り付ける。

【００３１】スイッチＡ〜Ｃの制御は、それぞれ同一で
あるため、ここでは図５を用いてスイッチＡを用いたRe
dのサンプリングタイミング調整の動作のみを説明す
る。図５（ａ）は調整スイッチ回路１９のＡのスイッチ
の操作結果をタイミングチャートに示したものであり、
スイッチＡを押し、ｏｎ状態となった場合を「Ｈレベ
ル」とし、スイッチＡを押していないｏｆｆ状態を「Ｌ
レベル」として示したものである。図５（ｂ）はスイッ
チＡの出力信号１５１であり、スイッチＡを押し、ｏｎ
状態となった場合に「Ｌレベル」、スイッチＡを押して
いないｏｆｆ状態となった場合に「Ｈレベル」となる。

【００３２】マイクロコンピュータなどで構成される制
御回路２０は、調整スイッチ回路１９の出力信号１５１
〜１５３を入力し、それに基づいて調整信号１１４〜１
１６を変化させ、可変遅延回路１６〜１８の遅延量の設
定を行う。制御回路２０は、スイッチＡの出力信号１５
１の立ち下がりエッジを認識したときに、調整信号１１
６を「１」づつ増加させる。但し、調整信号１１６が最
大値である「７」の状態でスイッチＡの出力信号１５１
の立ち下がりエッジを認識したときには、調整信号１１
６を「０」に変化させる。

【００３３】以上により、スイッチＡを画像表示装置の
使用者が押したときに、可変遅延回路１８の遅延量が１
ステップづつ増加する制御が可能となり、Redのアナロ
グ映像信号Ｒ１０１のサンプリングタイミングの調整が
可能となる。他のスイッチＢ，ＣはスイッチＡと同様の
構成であるため、スイッチＢを操作することでGreenの
アナログ映像信号Ｇ１０２のサンプリングタイミングの
調整を、またスイッチＣを操作することでBlueのアナロ
グ映像信号Ｂ１０３のサンプリングタイミングの調整を
行うことができる。画像表示装置の使用者は、目視によ
り表示画像を見ながら調整スイッチ回路１９のスイッチ
Ａ〜Ｃを手動で操作し、最も色の滲みが少ないポイント
を探し当てることによって最適な画質に調整する。

【００３４】このように本実施形態では、パーソナルコ
ンピュータやワークステーションが出力するアナログ映
像信号が、映像出力回路や伝送ケーブルの特性ばらつき
によりRed，Green，Blueの間でスキューを持っている場
合でも、Red，Green，Blueの個別にドットクロック１０
９の位相調整を行うことができるので、色の滲みが少な
い表示画像を得ることができる。

【００３５】なお、本実施形態において、図６に示すよ
うに、ＡＤ変換回路と可変遅延回路とを一体化したアナ
ログ・ディジタル変換ＬＳＩ手段２７〜２９を用いるこ
とで、回路構成が簡単になる。また、高速なクロック信
号である変換クロックＲ１１１，変換クロックＧ１１
２，変換クロックＢ１１３がＬＳＩ内部で配線されるた
め可変遅延回路１６〜１８のロジックバッファ（図４の
７０〜７６）を低消費電力化できるという利点がある。
なお、図６はＡＤ変換回路と可変遅延回路とを一体化す
る以外は図１と同一構成であるのでその説明は省略す
る。

【００３６】また、図１における変換クロック再生回路
２１の他の構成例を図７に示す。図７の示す変換クロッ
ク再生回路２１は、ＰＬＬ回路１５と、可変遅延回路１
６〜１８と、可変遅延回路５０とで構成される。以下、
図７に示す変換クロック再生回路２１を用いた場合の画
像表示装置の動作を図８を用いて説明する。なお、図８
では、パーソナルコンピュータやワークステーションが
出力するアナログ映像信号Ｒ１０１〜Ｂ１０３が、映像
出力回路や伝送ケーブルの特性ばらつきによりRed，Gre
en，Blueの間でスキューを持つ場合の動作を示す。

【００３７】図８（ａ）は水平同期信号１０４、同図
（ｂ）は水平同期信号１０４を可変遅延回路５０で遅延
させた遅延水平同期信号１５０、同図（ｃ）は遅延水平
同期信号１５０を基準にＰＬＬ回路１５によって生成さ
れたドットクロック１０９である。このドットクロック
１０９のエッジは遅延水平同期信号１５０のエッジに同
期するため、可変遅延回路５０の遅延量調整を行い、遅
延水平同期信号１５０の位相を変化させることでドット
クロック１０９の位相を変化させることが出来る。同図
（ｄ）はアナログ映像信号Ｒ１０１、同図（ｅ）はアナ
ログ映像信号Ｇ１０２、同図（ｆ）はアナログ映像信号
Ｂ１０３である。

【００３８】図２で説明したように、実際の鈍った波形
をサンプリングした際に、理想矩形波をサンプリングし
た場合と同じディジタルデータ値を得ることができるよ
うに、サンプリング点がそれぞれＳＲ，ＳＧ，ＳＢにな
るように調整を行う必要がある。そのために、本例で
は、２段階の調整を行う。先ず、図８（ｂ）に示すよう
に、可変遅延回路５０の遅延量を変化させる粗調整を行
う。つまり、可変遅延回路５０が図８におけるD2の遅延
量を持つように調整スイッチ回路１９を操作し、調整信
号１５１を制御する。特に、アナログ映像信号Ｒ１０１
〜Ｂ１０３がRed，Green，Blueの間でスキューを持たな
い場合には、この粗調整のみで色の滲みを完全に抑える
ことができる。しかし、この調整だけではアナログ映像
信号Ｒ１０１〜Ｂ１０３がRed，Green，Blueの間でスキ
ューを持つ場合には、色の滲みを完全に抑えることはで
きない。

【００３９】そこで、次に図８（ｇ）〜（ｉ）に示すよ
うに、可変遅延回路１６〜１８がそれぞれＤＲ，ＤＧ，
ＤＢの遅延量を持つように、調整スイッチ回路１９を操
作し、調整信号１１４〜１１６を制御する。この２段階
の調整により、サンプリング点がそれぞれＳＲ，ＳＧ，
ＳＢになるように調整を行うことができる。

【００４０】図７に示した変換クロック再生回路２１を
用いた場合の画像表示装置では、図１に示した実施形態
と同様な効果が得られる。また、可変遅延回路５０でお
およその遅延量の調整を行い、可変遅延回路１６〜１８
ではRed，Green，Blueの間でのスキュー成分のみを調整
すればよいので、可変遅延回路１６〜１８の遅延量の可
変範囲を図１の実施形態に比べて小さくできるという利
点がある。

【００４１】第２の実施形態 図９は、本発明に係わる画像表示装置の第２の実施形態
を示すブロック図である。本実施形態は、アナログ可変
遅延回路３１〜３３と、ＡＤ変換回路１０〜１２と、Ｐ
ＬＬ回路１５と、表示制御回路１３と、画像表示ユニッ
ト１４と、調整スイッチ回路１９と、制御回路２０とで
構成される。

【００４２】この構成において、アナログ映像信号Ｒ１
０１，Ｇ１０２，Ｂ１０３は、アナログ可変遅延回路３
１〜３３で遅延調整された後に、アナログ・ディジタル
変換手段であるＡＤ変換回路１０，１１，１２にてディ
ジタル映像データ１０６，１０７，１０８に変換され、
表示制御回路１３に出力される。表示制御回路１３は、
ディジタル映像データ１０６，１０７，１０８と、ドッ
トクロック１０９と、水平同期信号１０４と、垂直同期
信号１０５とを入力し、液晶表示ユニット１４に適合し
たフォーマットにデータ変換し、画像表示ユニット１４
に画像を表示させる。本実施形態に示すようなディジタ
ル映像信号で表示する画像表示ユニットとしては、液晶
ディスプレイやプラズマディスプレイなどが用いられる。

【００４３】一方、ＰＬＬ回路１５は、水平同期信号１
０４を入力し、水平同期信号１０４のエッジに同期した
ドットクロック１０９を、水平同期信号１０４を逓倍す
ることで生成する。

【００４４】ドットクロック１０９は、ＡＤ変換回路１
０〜１２の変換タイミングを規定するクロックとして出
力される。ＡＤ変換回路１０，１１，１２はドットクロ
ック１０９に同期してアナログ映像信号Ｒ１０１，Ｇ１
０２，Ｂ１０３をディジタル映像データ１０６，１０
７，１０８に変換して出力する。

【００４５】アナログ可変遅延回路３１〜３３の遅延量
の調整は、画像表示装置の使用者が調整スイッチ回路１
９を操作することで行う。その操作結果に基づいて制御
回路２０が色別の調整信号１１４〜１１６の値を変化さ
せ、アナログ可変遅延回路３１〜３３の遅延量を調整す
る。

【００４６】以下、図９の実施形態の詳細動作について
図１０を用いて説明する。図１０において、（ａ）は水
平同期信号１０４、（ｃ）はアナログ映像信号Ｒ１０１
である。また、（ｂ）は水平同期信号１０４を基にＰＬ
Ｌ回路１５によって生成されたドットクロック１０９で
ある。ドットクロック１０９は、映像信号Ｒ１０１を１
ドット毎にアナログ・ディジタル変換するために、アナ
ログ映像信号Ｒ１０１，Ｇ１０２，Ｂ１０３の送信元で
あるパーソナルコンピュータやワークステーション内部
のドットクロックと同じ周波数に設定される。

【００４７】図１０（ｄ）〜（ｊ）は一部を時間軸方向
に拡大して示したものであり、ここではパーソナルコン
ピュータやワークステーションが出力するアナログ映像
信号Ｒ１０１〜Ｂ１０３が、映像出力回路や伝送ケーブ
ルの特性ばらつきによりRed，Green，Blueの間でスキュ
ーを持つ場合の動作を示している。同図（ｄ）〜（ｆ）
はパーソナルコンピュータやワークステーションが出力
するアナログ映像信号Ｒ１０１，Ｇ１０２，Ｂ１０３で
ある。

【００４８】図１０（ｇ）〜（ｉ）は、アナログ映像信
号Ｒ１０１，Ｇ１０２，Ｂ１０３をそれぞれアナログ可
変遅延回路３１〜３３によって遅延させた遅延映像信号
Ｒ１３１，Ｇ１３２，Ｂ１３３である。（ｊ）はドット
クロック１０９である。

【００４９】アナログ可変遅延回路３１〜３３の調整
は、実際の鈍った波形Ｂをサンプリングした際に、理想
矩形波である波形Ａをサンプリングした場合と同じディ
ジタルデータ値を得ることができる様に、サンプリング
点ＳＲ，ＳＧ，ＳＢがそれぞれ波形のピーク値になるよ
うに調整を行う必要がある。そこで、本実施形態では、
ドットクロックの位相を調整する代わりに、アナログ映
像信号Ｒ１０１，Ｇ１０２，Ｂ１０３を個別のタイミン
グで遅延させるようにしたものである。

【００５０】図１０（ｇ）〜（ｉ）に、アナログ可変遅
延回路３１〜３３でアナログ映像信号Ｒ１０１，Ｇ１０
２，Ｂ１０３を個別に遅延させ、サンプリング点ＳＲ，
ＳＧ，ＳＢがそれぞれ波形のピークになるように調整し
た遅延映像信号Ｒ１３１、Ｇ１３２，Ｂ１３３を示す。

【００５１】画像表示装置の使用者は、調整スイッチ回
路１９を操作することにより調整信号１１４〜１１６を
制御し、アナログ可変遅延回路３１〜３３がそれぞれＤ
Ｒ，ＤＧ，ＤＢの遅延量を持つように調整することで、
サンプリング点ＳＲ，ＳＧ，ＳＢがそれぞれ波形のピー
クになるように調整することができる。

【００５２】アナログ可変遅延回路３１〜３３の構成
は、図４で説明した可変遅延回路１８と基本的に同一で
ある。但し、図４におけるロジックバッファ７０〜７６
をアナログバッファに置き換え、ロジックのセレクタ回
路７７をアナログのセレクタ回路に置き換える必要があ
る。このとき、アナログバッファは映像信号Ｒ〜Ｂ用の
遅延素子として使用され、アナログバッファを何段通過
した信号を出力するかをセレクタ回路７７で選択する。

【００５３】セレクタ回路７７の選択は、調整信号１１
４〜１１６によって切り換えられ、例えば、調整信号が
「０」の場合はアナログバッファを１段も通過していな
い映像信号Ｒ〜Ｂを選択し、調整信号が「１」の場合は
アナログバッファ７０の出力を選択し、調整信号が
「２」の場合はアナログバッファ７１の出力を選択す
る、という様に制御する。これにより、調整信号が
「７」の場合遅延量が最大となり、調整信号が「０」の
場合遅延量が最小となる８段階の可変遅延回路が構成で
きる。この場合、アナログバッファの段数を増減するこ
とで様々な段数の可変遅延回路が実現できる。

【００５４】調整スイッチ回路１９は、図１の実施形態
と同様の構成であるので、その説明は省略する。また、
スイッチＡ〜Ｃについては、図５を参照して説明した可
変遅延回路１６〜１８の調整方法と同一であるため、そ
の動作説明を省略する。

【００５５】以上のように、本実施形態では、パーソナ
ルコンピュータやワークステーションが出力する映像信
号が、映像出力回路や伝送ケーブルの特性ばらつきによ
りRed，Green，Blueの間でスキューを持っている場合で
も、Red，Green，Blue個別にスキューの補償を行うこと
ができるので、色の滲みが少ない表示画像を得ることが
できる。

【００５６】なお、本実施形態において、図１１に示す
ようにＡＤ変換回路とアナログ可変遅延回路とを一体化
したアナログ・ディジタル変換ＬＳＩ手段４０〜４２を
用いることで、回路構成が簡単になる。また、高帯域な
アナログ信号である遅延映像信号Ｒ１３１，Ｇ１３２，
Ｂ１３３がＬＳＩ内部で配線されるため、アナログ可変
遅延回路３１〜３３のアナログバッファを低消費電力化
できるという利点がある。なお、図１１の構成はＡＤ変
換回路とアナログ可変遅延回路とを一体化する以外は図
９と同一構成であるので、その説明は省略する。

【００５７】第３の実施形態 図１２は、本発明に係わる画像表示装置の第３の実施形
態を示すブロック図である。本実施形態は、アナログ可
変遅延回路３１〜３３と、調整スイッチ回路１９と、制
御回路２０と、ＣＲＴ表示装置６２で構成される。ＣＲ
Ｔ表示装置６２は、パーソナルコンピュータ等の外部表
示装置として一般に用いられているものであり、アナロ
グ映像信号Ｒ１０１，Ｇ１０２，Ｂ１０３，水平同期信
号１０４，垂直同期信号１０５の５種類の信号を入力し
画像を表示するものでる。ＣＲＴ表示装置６２は、ＣＲ
Ｔ（ブラウン管）表示制御回路６０と、ＣＲＴ（ブラウ
ン管）６１とで構成される。

【００５８】ブラウン管表示装置駆動用のアナログ映像
信号Ｒ１０１，Ｇ１０２，Ｂ１０３は、アナログ可変遅
延回路３１〜３３で遅延調整された後に、ＣＲＴ表示制
御回路６０に出力される。ＣＲＴ表示制御回路６０は、
遅延映像信号Ｒ１３１，Ｇ１３２，Ｂ１３３，水平同期
信号１０４，垂直同期信号１０５を入力し、ＣＲＴ６１
に画像を表示させる。

【００５９】本実施形態におけるアナログ可変遅延回路
３１〜３３，調整スイッチ回路１９、制御回路２０の動
作及び調整操作は図９に示した実施形態と同一であるの
で、その説明を省略する。アナログ可変遅延回路３１〜
３３，調整スイッチ回路１９、制御回路２０は、ＣＲＴ
表示装置６２の外部に設けても構わないが、ＣＲＴ表示
装置６２に内蔵しても構わない。

【００６０】本実施形態では、パーソナルコンピュータ
やワークステーションが出力するアナログ映像信号Ｒ１
０１，Ｇ１０２，Ｂ１０３が、映像出力回路や伝送ケー
ブルの特性ばらつきによりRed，Green，Blueの間でスキ
ューを持っている場合でも、Red，Green，Blue個別にス
キューの補償を行うことができるので、ＣＲＴ表示装置
において色の滲みが少ない表示画像を得ることができ
る。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
色別のアナログ映像信号を色別に遅延させる可変遅延手
段またはドットクロックを遅延させて色別のドットクロ
ックを生成し、対応する色のアナログ・ディジタル変換
手段の変換タイミング信号として供給するクロック可変
遅延手段を設け、色別にアナログ映像信号の位相、また
はドットクロックの位相を調整できるようにしたため、
アナログ映像信号をディジタル映像信号に変換し、画像
を表示する画像表示装置において、アナログ映像信号が
各色の間でスキューを持っている場合にも色の滲みを抑
え、画質を向上させることができる。

【図面の簡単な説明】

【図１】本発明の画像表示装置の第１の実施形態を示す
ブロック構成図である。

【図２】図１の実施形態の動作を説明するための波形図
である。

【図３】図１の実施形態の動作を説明するための波形図
である。

【図４】可変遅延回路の詳細構成例を示すブロック構成
図である。

【図５】調整スイッチ回路の動作を説明するための波形
図である。

【図６】図１の構成においてＡＤ変換回路と可変遅延回
路とを１つのＬＳＩ内部に組み込んだ例を示すブロック
構成図である。

【図７】図１の変換クロック再生回路の他の構成例を示
すブロック構成図である。

【図８】図７の変換クロック再生回路の動作を説明する
ための波形図である。

【図９】本発明の画像表示装置の第２の実施形態を示す
ブロック構成図である。

【図１０】図９の実施形態の動作を説明するための波形
図である。

【図１１】本発明の画像表示装置の第３の実施形態を示
すブロック構成図である。

【図１２】本発明の画像表示装置の第４の実施形態を示
すブロック構成図である。

【図１３】従来の画像表示装置のブロック構成図であ
る。

【図１４】従来の画像表示装置の動作を説明するための
波形図である。

【図１５】従来の画像表示装置の問題点を説明するため
の波形図である。

【符号の説明】

１０〜１２…ＡＤ変換回路、１３…表示制御回路、１４
…画像表示ユニット、１５…ＰＬＬ回路、１６〜１８…
可変遅延回路、１９…調整スイッチ回路、２０…制御回
路、２７〜２９…ＡＤ変換回路、３１〜３３…アナログ
可変遅延回路、５０…可変遅延回路、６０…ＣＲＴ表示
制御回路、６１…ＣＲＴ、６２…ＣＲＴ表示装置、７０
〜７６…ロジックバッファ、７７…セレクタ回路、１０
１…映像信号Ｒ、１０２…映像信号Ｇ、１０３…映像信
号Ｂ、１０４…水平同期信号、１０５…垂直同期信号、
１０６〜１０８…ディジタル映像データ、１１４〜１１
６…調整信号、１３１…遅延映像信号Ｒ、１３２…遅延
映像信号Ｇ、１３３…遅延映像信号Ｂ、１５０…遅延水
平同期信号、１５１…調整信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 立美 神奈川県海老名市下今泉810番地 株式会 社日立製作所ＰＣ事業部内 (72)発明者 西谷 茂之 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 栗原 博司 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 蛭田 幸男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 大原 寿幸 神奈川県海老名市下今泉810番地 株式会 社日立製作所ＰＣ事業部内 Ｆターム(参考） 5C006 AA01 AA02 AA22 AC02 AF72 AF81 AF85 BB11 BC12 BC16 BF24 FA02 FA16 5C080 AA05 AA10 BB05 CC03 DD07 EE01 EE17 EE19 EE29 EE30 FF09 GG02 GG08 GG09 JJ02 JJ04 KK02 KK43

Claims (1)

【特許請求の範囲】
1. 【請求項１】 色別のアナログ映像信号をディジタル映
   像信号に変換する色別のアナログ・ディジタル変換手段
   と、前記アナログ映像信号の同期信号により画素対応の
   ドットクロックを生成し、前記アナログ・ディジタル変
   換手段の変換タイミング信号として供給するクロック生
   成手段と、前記色別のディジタル映像信号により画像を
   表示する画像表示手段とを備えた画像表示装置におい
   て、 前記色別のアナログ映像信号を色別に遅延させる可変遅
   延手段または前記ドットクロックを遅延させて色別のド
   ットクロックを生成し、対応する色のアナログ・ディジ
   タル変換手段の変換タイミング信号として供給するクロ
   ック可変遅延手段を備えることを特徴とする画像表示装
   置。