JPH08110764A - 表示制御方法及び装置 - Google Patents

表示制御方法及び装置

Info

Publication number
JPH08110764A
JPH08110764A JP6246465A JP24646594A JPH08110764A JP H08110764 A JPH08110764 A JP H08110764A JP 6246465 A JP6246465 A JP 6246465A JP 24646594 A JP24646594 A JP 24646594A JP H08110764 A JPH08110764 A JP H08110764A
Authority
JP
Japan
Prior art keywords
display
signal
video signal
display mode
display control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6246465A
Other languages
English (en)
Inventor
Masayuki Sawada
昌幸 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6246465A priority Critical patent/JPH08110764A/ja
Priority to US08/540,226 priority patent/US6078317A/en
Priority to EP95116047A priority patent/EP0707305A3/en
Publication of JPH08110764A publication Critical patent/JPH08110764A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4092—Image resolution transcoding, e.g. client/server architecture
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0478—Horizontal positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Abstract

(57)【要約】 【目的】 種々の表示モードに対応して画像を表示でき
る表示制御方法及び装置を提供することを目的とする。 【構成】 画像信号と同期信号とを含むＲＧＢビデオ信
号を入力して表示する表示制御装置であって、ＲＧＢビ
デオ信号の水平同期信号と垂直同期信号を入力し表示モ
ード検出部１５により現在の表示モードを検知する。こ
の検知された表示モードに応じて、クロック発生回路１
４により画素同期クロック信号４１を発生し、その表示
モードとＦＬＣＤパネル２４の表示画面サイズに応じて
ＲＧＢビデオ信号を補間処理回路１６に補間する。この
補間処理回路１６により補間されたビデオ信号に画像処
理を施してＦＬＣＤパネル２４に出力する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、表示装置への表示制御
を行う表示制御方法及び装置に関するものである。
【０００２】
【従来の技術】近年、パーソナル・コンピュータは、科
学技術データ処理ばかりでなく、ＣＡＤやデザインなど
のグラフィック表示を必要とする用途に幅広く使用され
ている。それに伴ってコンピュータ・ディスプレイのグ
ラフィック表示の画質の向上・高品位化が求められてい
る。このような要望を満たす方法として、 （１）表示解像度を高くする。 （２）フレーム（フィールド）周波数を高くする。 などがあり、前者（１）の手法により、きめ細かい画像
が得られ、後者（２）の手法により、ちらつきの少ない
画像表示が可能となる。
【０００３】そのため、パーソナルコンピュータでは、
以前主流だった６４０×４８０の解像度のＶＧＡモード
に加え、８００×６００，１０２４×７６８、更には１
２８０×１０２４の高解像度ＳＶＧＡモードでの表示が
できるディスプレイを用いることが一般的になりつつあ
り、しかも垂直同期周波数が６０Ｈｚから７０Ｈｚへと
高くなる傾向にある。このようにして、パーソナル・コ
ンピュータの表示能力は、ワークステーションのそれと
遜色ないほど向上しつつある。
【０００４】一方、ディスプレイ・デバイスとして、液
晶等を用いたフラットパネル・ディスプレイが近年注目
を集めている。このようなフラットパネル・ディスプレ
イは、コンパクトであり電磁波の放出が極めて低いこと
などにより、ラップトップ・コンピュータやノートブッ
ク・コンピュータはもとより、デスクトップ・コンピュ
ータ用のモニタとして、これまでのＣＲＴに代わって今
後広く使用されると予想される。
【０００５】そのようなフラットパネル・ディスプレイ
の一つに、強誘電性液晶（ＦＬＣ）を用いたディスプレ
イ（以下、ＦＬＣＤと略す）が実用化されている。この
ようなＦＬＣＤは、メモリ性と呼ばれる性質（スイッチ
ングに必要な電界を取り去っても液晶のオン／オフ状態
が保たれるという性質）を持っており、この特性を生か
すことで、従来の液晶技術では非常に困難であった大画
面フラット・ディスプレイを実現することができる。即
ち、表示すべき画像データの内、変化のあったラインだ
けを選択してディスプレイ上で優先的に走査するという
部分書換走査を用いることにより、画面の効率的にリフ
レッシュすることができる。これによりディスプレイの
大型／高精細化に伴う表示ライン数の増加に伴って、フ
レーム全面を書き換える上限周波数（以降、簡単のため
単にフレーム周波数と呼ぶ）が低下傾向に陥っても、コ
ンピュータ画面としては十分な応答速度を実現できる。
【０００６】現在のＦＬＣＤの技術では、表示される各
画素はオン状態かオフ状態のいずれかの状態しか取り得
ないため、基本的には２値表示となる。そのため、より
多くの表示色数を得るためには、 （１）画素分割を行い、サブピクセルの組合せによる面
積階調を行う。 （２）「ディザ法」、「誤差拡散法」などのディジタル
中間調処理を行って疑似中間調表現を行う。 といった方法を個別に、或は組み合わせる必要がある。
リアルタイムで表示が変化するディスプレイの場合、サ
ブピクセルの駆動やディジタル中間調処理も、それに匹
敵する高速処理が要求されるが、高度な半導体技術を用
いて、これらの手法を実現するためのＬＳＩを製造する
ことができる。
【０００７】これまで、高精細ＦＬＣＤの上に、ワーク
ステーションのビデオ信号を表示することは、以下のよ
うにして実現されていた。即ち、ＦＬＣＤの画素数がコ
ンピュータの出力する画素数と同じ１２８０×１０２４
であれば、コンピュータからの画像／同期信号を入力し
て、まず同期信号から水平および垂直同期信号を分離す
る。次に、この分離された水平同期信号を用いてワーク
ステーションのドットクロックと同期しているＦＬＣＤ
用ドットクロックを再生し、そのＦＬＣＤ用ドットクロ
ックを用いて画像信号をＡ／Ｄ（アナログ／デジタル）
変換する。それによって得られたディジタル・データに
γ特性調整と中間調処理を施し、ＦＬＣＤの出力コント
ローラにディジタル画像データを転送することにより表
示が可能となる。この場合、水平及び垂直同期信号、更
に画素に同期したドットクロックのタイミングは、各機
器に固有となっている。それゆえ、接続する対象となる
機器に依存したＦＬＣＤインターフェース基板を用いる
ことにより、ワークステーション画像データをＦＬＣＤ
に表示できるようにしていた。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
方法によってパーソナル・コンピュータのビデオ信号を
ＦＬＣＤ上に表示するには、以下のような問題がある。 （１）ＶＧＡやＳＶＧＡなどの表示モードがあるため
に、各表示モードに対応して画像データをＡ／Ｄ変換す
るためのＦＬＣＤ用ドットクロックを再生しなければい
けない。そのためには、各表示モードに依存した複数の
ビデオカードが必要となり、ユーザに経済的に、かつ使
用上の負担を与えることになる。 （２）ビットマップディスプレイであるＦＬＣＤ上に各
モードでの表示を行うと、例えばＶＧＡモードであれ
ば、１２８０×１０２４のＦＬＣＤディスプレイの約１
／４程度の部分にしか表示されない。即ち、大画面でか
つ高精細が特徴であるＦＬＣＤを十分に生かしきれない
ことになる。
【０００９】本発明は上記従来例に鑑みてなされたもの
で、種々の表示モードに対応して画像を表示できる表示
制御方法及び装置を提供することを目的とする。
【００１０】本発明の他の目的は、表示器の表示画面を
最大限有効に活用して画像を表示できる表示制御方法及
び装置を提供することにある。
【００１１】本発明の他の目的は、１つの表示インター
フェース回路で、種々の表示モードに対応した表示制御
を行うことができる表示制御方法及び装置を提供するこ
とにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明の表示制御装置は以下のような構成を備える。
即ち、画像信号と同期信号とを含むビデオ信号を入力し
て表示する表示制御装置であって、前記ビデオ信号の水
平同期信号と垂直同期信号より現在の表示モードを検知
する表示モード検知手段と、前記表示モード検知手段に
より検知された表示モードに応じて画素同期クロック信
号を発生するクロック信号発生手段と、前記表示モード
と表示器の表示画面サイズに応じて前記ビデオ信号を補
間する補間手段と、前記補間手段により補間されたビデ
オ信号を前記表示器に出力する出力手段とを有する。
【００１３】上記目的を達成するために本発明の表示制
御方法は以下のような工程を備える。即ち、画像信号と
同期信号とを含むビデオ信号を入力して表示する表示制
御方法であって、前記ビデオ信号の水平同期信号と垂直
同期信号より現在の表示モードを検知する工程と、検知
された表示モードに応じて画素同期クロック信号を発生
する工程と、前記表示モードと表示器の表示画面サイズ
に応じて前記ビデオ信号を補間する工程と、補間された
ビデオ信号を前記表示器に出力する工程とを有する。
【００１４】
【作用】以上の構成において、ビデオ信号の水平同期信
号と垂直同期信号より現在の表示モードを検知し、その
検知された表示モードに応じて画素同期クロック信号を
発生する。そして、その表示モードと表示器の表示画面
サイズに応じて前記ビデオ信号を補間し、その補間され
たビデオ信号を表示器に出力するように動作する。
【００１５】
【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。
【００１６】図１は、本発明の一実施例の表示制御装置
の構成を示すブロック図である。
【００１７】図１において、１はディスプレイ・インタ
ーフェース部、２はビデオ信号処理部、３はディジタル
画像処理部、４はＦＬＣディスプレイ・ユニットであ
る。１１は、例えばワークステーションやパーソナルコ
ンピュータなどからのＲＧＢ信号を入力する入力端子で
あり、１２は入力端子１１と同様に、例えばコンピュー
タなどからの画像同期信号を入力する端子である。１０
０はコンピュータ機器で、コンピュータ機器１００より
出力されるビデオ信号及び同期信号がディスプレイ・イ
ンターフェース部１に入力されて処理された後、ディス
プレイ・ユニット４に表示される。
【００１８】表示モード検出部１５は、端子１２から入
力されるコンピュータ同期信号の中の垂直および水平同
期信号を入力し、それら同期信号のタイミングや極性な
どから現在の表示モードを識別する。そして、その検知
結果を表示モード依存制御部１７に送る。クロック発生
回路１４は、コンピュータ同期信号のうちの水平同期信
号を入力し、表示モード依存制御部１７より送られてく
る表示モードの識別結果に応じてドットクロックを生成
する。
【００１９】ＡＤＣ（Ａ／Ｄ変換器）１３は、入力端子
１１からのコンピュータＲＧＢアナログ信号をクロック
発生回路１４よりのドットクロックのタイミングでサン
プリングし、１ライン当たり１２８０ピクセルの量子化
されたデジタルＲＧＢ信号を生成する。補間処理回路１
６は、ＡＤＣ１３より入力されたディジタルＲＧＢ信号
の画像を、表示モードに応じて垂直方向に引き伸ばす。
この補間処理回路１６は、ラインバッファ或はフレーム
バッファを備えており、線形補間法、即ち、隣り合う２
つのピクセルの平均を、それらの間の画素値として得て
いる。しかし、補間方法はコスト／パフォーマンスを考
慮して他の手法を用いてももちろん構わない。垂直方向
の補間を行うか否かは、表示モード依存制御部１７によ
って指定される。
【００２０】入力端子１１よりのコンピュータ・ビデオ
信号は、特定の、或は典型的なＣＲＴの有する非線形な
入力／輝度特性（γ特性）を考慮して、予めそれを打ち
消すような特性が含まれていることが多い。γ特性調整
回路１９は、画像データ中に含まれたこのような特性
を、ディスプレイ・ユニット４のＦＬＣＤパネル２４の
特性に応じて調整し、ＦＬＣＤパネル２４上で適切な輝
度を得られるようにする回路である。このγ特性調整回
路１９は、高速のＳＲＡＭを用いたＬＵＴ（ルックアッ
プテーブル）によって構成されており、その設定は表示
モード依存制御部１７によって行われるようになってい
る。中間調処理回路２１はγ特性調整回路１９から送ら
れてくる画像データに、例えばディザ処理等の中間調処
理を施している。
【００２１】フレーム変化検出回路２０は、補間処理回
路１６より送られてくるディジタル画像データをフレー
ム単位で比較し、どのラインに変化が生じたかを検出
し、その検出結果を走査制御回路２２に通知する。この
走査制御回路２２は、中間調処理回路２１で中間調処理
された画像データをディスプレイ上に表示するようにデ
ィスプレイ・ユニット４に指示を与える。即ち、表示す
べきライン番号をまず出力し、それに続いて１ライン分
の画像データを転送する。その後、ディスプレイ・ユニ
ット４から、そのラインの表示が完了した旨の通知を受
けてから、その次に表示すべきラインのライン番号及び
画像データの出力を開始する。さらに、必要に応じて２
ライン同時駆動を行うよう指示する信号を発生する。走
査制御回路２２は、表示モードに応じて表示モード依存
制御部１７の指示のもとに、以下のように走査方法を変
更している。
【００２２】即ち、ＶＧＡモードでは、２ライン同時駆
動を行ないながら、インターレースを基調にフレーム変
化検出回路２０によって変化が検知されたラインを優先
的に走査する。一方、ＦＬＣＤパネル２４の表示可能な
画素数より少ない画素数、例えば８００×６００、ある
いは１０２４×７６８の解像度であるＳＶＧＡモードで
は、インターレースを基調とした通常の１ライン駆動を
行い、補間処理が施された画像において、フレーム変化
検出回路２０によって変化の検知されたラインを優先的
に走査する。また、前述したＶＧＡモードとＳＶＧＡモ
ードは、ＦＬＣＤパネル２４に表示される画素数が１２
８０×９６０であるので、画像がＦＬＣＤパネル２４の
ほぼ中央に表示されるように制御する。ディスプレイ・
コントローラ２３は、走査制御回路２２によって指定さ
れたラインの画像データをＦＬＣＤパネル２４に表示し
ている。
【００２３】図２は本実施例のクロック発生回路１４の
構成を示すブロック図である。
【００２４】３２は位相比較器で、水平同期信号３１と
プログラマブル分周器４０よりの信号との位相差を検知
する。３６から３８で示されたＶＣＯ（Voltage-contro
lledOscillator：電圧制御発振器）およびＶＣＸＯは、
各表示モードに応じたドットクロック４１を発生する発
振器である。３３から３５で示されたＬＰＦは、各表示
モードの水平周波数に応じた高入力インピーダンス・ロ
ーパスフィルタである。３９は、低インピーダンスのア
ナログスイッチあるいはＥＣＬなどの高速動作が可能な
回路で構成される切替スイッチであり、表示モード依存
制御部１７から送られてくる選択信号４２によってロー
パス・フィルタ（３３〜３５）およびＶＣＯ（３６〜３
８）を切り替えている。
【００２５】図３は、ビデオ信号とドットクロック４１
との関係を示すタイミング図である。
【００２６】プログラマブル分周器４０の分周値は、図
３に示すように、水平表示期間中、ＦＬＣＤパネル２４
の水平解像度に対応する１２８０個のクロックを発生す
るように分周値４３が決定され、表示モード依存制御部
１７により設定される。
【００２７】尚、表示モード依存制御部１７は、表示モ
ード検出部１５の識別結果に応じて上述のようにビデオ
信号処理部２とディジタル画像処理部３に制御信号を与
えている。
【００２８】次に、図１〜図４を参照して、各表示モー
ドに対応するビデオ入力信号タイミングの一例、及び各
モードにおけるクロック発生回路１５と補間処理回路１
６と走査制御回路２２の制御方法を説明する。
【００２９】例えば、画素数が６４０×４８０のＶＧＡ
モードが入力された場合、水平表示期間を１２８０個で
サンプリングするために、ＬＰＦ３３とＶＣＯ３６とを
選択する選択信号４２を出力する。このときのドットク
ロック４１の周波数は５０ＭＨｚとなる。水平方向表示
画素数は、送られてくる画素数の２倍になっているため
に、アスペクト比を守る上で、垂直方向の表示画素数も
同様に２倍にする。この場合は、走査制御回路２２の２
ライン同時駆動を行う制御信号を送る。
【００３０】一方、画像数が１０２４×７６８のＳＶＧ
Ａモードが入力された場合は、ＬＰＦ３５とＶＣＸＯ３
８を選択する選択信号４２を送る。このときのドットク
ロック４１の周波数は６５ＭＨｚとなる。このとき水平
方向の表示画素数は、送られてくる画素数の１．２５倍
になっているため、ＶＧＡモードのときと同様にアスペ
クト比を守るために、垂直方向の表示画素数も１．２５
倍にする。この場合の垂直方向の画像データの拡大は補
間処理回路１６により行ない、モードに対応する縦補間
制御信号を送る。
【００３１】さらに、同じ表示モードにおいても、垂直
・水平周波数やピクセルクロックなどの画像同期信号タ
イミングが異なることがあるために、表示位置がＦＬＣ
Ｄパネル２４の中央部からずれる場合が生じる。そのた
め表示モード依存制御部１７は、ユーザによる表示位置
微調整信号１８にも応じて、ビデオ信号処理部２とディ
ジタル画像処理部３に制御信号を与える。例えば、ピク
セルクロックの周波数が異なると水平表示期間が異なる
ので、画像の横幅が拡大または縮小したりする。これを
これを補正するためにはドットクロック４１の周波数を
変える必要があり、ユーザによる微調節（信号１８）に
応じてプログラマブル分周器４０の分周値４１の設定を
行う。また、水平Ｐｒｅ−Ｂｌａｎｋｉｎｇ期間が異な
ると、水平方向の表示開始位置が異なるようになる。こ
れを補正するためには、ユーザによる微調整に応じて、
走査制御回路２２の画像データ転送開始位置を変えるた
めの制御信号を送る。
【００３２】図５は本実施例の表示モード依存制御部１
７の処理を示すフローチャートである。
【００３３】まずステップＳ１で、表示モード検出１５
より出力される、検出された表示モード情報を入力する
とステップＳ２に進み、その検出された表示モードが何
であるかを判別する。６４０×４８０のＶＧＡモードの
ときはステップＳ３に進み、クロック発生器１４のＬＰ
Ｆ３３、ＶＣＯ３６を選択するように切替スイッチ３９
を切り替える。そして、水平同期信号の周波数３１．５
ＫＨｚに対応して５０ＭＨｚのドットクロック４１を出
力するように分周値４３をプログラマブル分周器４０に
セットする。そしてステップＳ４で、補間処理回路１６
に２倍の補間を行うように指示する。
【００３４】一方、８００×６００のＳＶＧＡモードの
ときはステップＳ５に進み、クロック発生器１４のＬＰ
Ｆ３４、ＶＣＯ３７を選択するように切替スイッチ３９
を切り替える。そして、水平同期信号の周波数３７．８
ＫＨｚに対応して６４ＭＨｚのドットクロック４１を出
力するように、分周値４３をプログラマブル分周器４０
にセットする。そしてステップＳ６で、補間処理回路１
６に１．６倍の補間を行うように指示する。
【００３５】更に、１０２４×７６８のＳＶＧＡモード
のときはステップＳ７に進み、クロック発生器１４のＬ
ＰＦ３５、ＶＣＯ３８を選択するように切替スイッチ３
９を切り替える。そして、水平同期信号の周波数４８．
３ＫＨｚに対応して８１．３ＭＨｚのドットクロック４
１を出力するように、分周値４３をプログラマブル分周
器４０にセットする。そしてステップＳ８で、補間処理
回路１６に１．２５倍の補間を行うように指示する。
【００３６】こうしてクロック発生回路１４と補間処理
回路１６へのデータの設定が終了するとステップＳ９に
進み、オペレータにより指示される表示位置微調節信号
１８を入力し、ステップＳ１０で、その信号１８に応じ
て表示位置を決定する。そしてステップＳ１１に進み、
その決定したＦＬＣＤ２４の表示位置に画像を表示する
ように走査制御回路２２に制御信号を出力して制御す
る。尚、このフローチャートでは、γ特性調整回路１９
及び中間調処理回路２１への指示出力は省略して示して
いる。
【００３７】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置に本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できる。
【００３８】以上説明したように本実施例によれば、Ｖ
ＧＡやＳＶＧＡなど様々な表示モードを有するパーソナ
ル・コンピュータの画像を、それぞれの信号の特徴に適
した方法で表示装置に表示することができる。
【００３９】かつ、一枚のインターフェース制御基板で
各種表示モードに対応できるため、表示装置全体を低コ
ストに実現できる。
【００４０】
【発明の効果】以上説明したように本発明によれば、種
々の表示モードに対応して画像を表示できる効果があ
る。
【００４１】本発明によれば、表示器の表示画面を最大
限有効に活用して画像を表示できる効果がある。
【００４２】また本発明によれば、１つの表示インター
フェース回路で、種々の表示モードに対応した表示制御
を行うことができる。
【００４３】
【図面の簡単な説明】
【図１】本発明を一実施例の表示制御装置の構成を示す
ブロック図である。
【図２】本実施例のクロック発生回路の構成を示すブロ
ック図である。
【図３】本実施例のコンピュータ・ビデオ信号とドット
クロックとのタイミングの一例を示すタイミング図であ
る。
【図４】本実施例の表示制御装置において、各表示モー
ドにおけるデジタル画像処理の各モジュールの動作条件
を説明する図である。
【図５】本実施例の表示モード依存制御部の処理を示す
フローチャートである。
【符号の説明】
１ ディスプレイ・インターフェース ２ ビデオ信号処理部 ３ ディジタル画像処理部 ４ ディスプレイ・ユニット １４ クロック発生回路 １５ 表示モード検出部 １７ 表示モード依存制御部 １８ 表示位置微調節信号 ２０ フレーム変化検出回路 ２２ 走査制御回路 ２３ ディスプレイ・コントローラ ２４ ＦＬＣＤパネル ３２ 位相比較器 ３３〜３５ ローパスフィルタ（ＬＰＦ） ３６〜３８ 電圧制御発振器（ＶＣＯ） ３９ 切替スイッチ ４０ プログラマブル分周器 ４１ ドットクロック ４２ 選択信号 ４３ 分周値

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 画像信号と同期信号とを含むビデオ信号
    を入力して表示する表示制御装置であって、 前記ビデオ信号の水平同期信号と垂直同期信号より現在
    の表示モードを検知する表示モード検知手段と、 前記表示モード検知手段により検知された表示モードに
    応じて画素同期クロック信号を発生するクロック信号発
    生手段と、 前記表示モードと表示器の表示画面サイズに応じて前記
    ビデオ信号を補間する補間手段と、 前記補間手段により補間されたビデオ信号を前記表示器
    に出力する出力手段と、を有することを特徴とする表示
    制御装置。
  2. 【請求項２】 前記クロック信号発生手段は、各々が異
    なる発振周波数を有する複数の発振手段と、前記複数の
    発振手段より出力されるクロック信号の１つを前記表示
    モードに応じて選択して画素同期クロック信号として出
    力する選択手段と、前記選択手段により選択された画素
    同期クロック信号を分周する分周手段とを有し、前記分
    周手段により分周されたクロック信号と前記水平同期信
    号との位相をロックして前記画素同期クロック信号を出
    力することを特徴とする請求項１に記載の表示制御装
    置。
  3. 【請求項３】 前記画素同期クロック信号に同期して前
    記ビデオ信号をサンプリングしてデジタル信号に変換す
    るＡ／Ｄ変換手段を更に有することを特徴とする請求項
    １に記載の表示制御装置。
  4. 【請求項４】 前記発振手段は電圧制御発振器であるこ
    とを特徴とする請求項２に記載の表示制御装置。
  5. 【請求項５】 前記分周手段は、前記表示モード検知手
    段により検知された表示モードまたはオペレータによる
    手動操作に応じて分周比を変更することを特徴とする請
    求項２に記載の表示制御装置。
  6. 【請求項６】 前記ビデオ信号はコンピュータ機器のビ
    デオ端子から出力されるビデオ信号であることを特徴と
    する請求項１に記載の表示制御装置。
  7. 【請求項７】 画像信号と同期信号とを含むビデオ信号
    を入力して表示する表示制御方法であって、 前記ビデオ信号の水平同期信号と垂直同期信号より現在
    の表示モードを検知する工程と、 検知された表示モードに応じて画素同期クロック信号を
    発生する工程と、 前記表示モードと表示器の表示画面サイズに応じて前記
    ビデオ信号を補間する工程と、 補間されたビデオ信号を前記表示器に出力する工程と、
    を有することを特徴とする表示制御方法。
JP6246465A 1994-10-12 1994-10-12 表示制御方法及び装置 Pending JPH08110764A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6246465A JPH08110764A (ja) 1994-10-12 1994-10-12 表示制御方法及び装置
US08/540,226 US6078317A (en) 1994-10-12 1995-10-06 Display device, and display control method and apparatus therefor
EP95116047A EP0707305A3 (en) 1994-10-12 1995-10-11 Display mode detector, pixel clock synchronizer and interpolator for ferroelectric liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6246465A JPH08110764A (ja) 1994-10-12 1994-10-12 表示制御方法及び装置

Publications (1)

Publication Number Publication Date
JPH08110764A true JPH08110764A (ja) 1996-04-30

Family

ID=17148827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6246465A Pending JPH08110764A (ja) 1994-10-12 1994-10-12 表示制御方法及び装置

Country Status (3)

Country Link
US (1) US6078317A (ja)
EP (1) EP0707305A3 (ja)
JP (1) JPH08110764A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098992A (ja) * 2001-09-19 2003-04-04 Nec Corp ディスプレイの駆動方法、その回路及び携帯用電子機器
KR100521268B1 (ko) * 1998-07-06 2005-12-29 삼성전자주식회사 비디오용 액정 표시 장치
JP2007178986A (ja) * 2005-12-28 2007-07-12 Lg Phillips Lcd Co Ltd ディスプレー装置及びその駆動方法
USRE40201E1 (en) 1996-04-17 2008-04-01 Samsung Electronics Co., Ltd. Video signal converting apparatus and display device having the same
KR101231630B1 (ko) * 2005-12-28 2013-02-08 엘지디스플레이 주식회사 디스플레이장치 및 그 구동방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
JPH1042204A (ja) * 1996-07-25 1998-02-13 Hitachi Ltd 映像信号処理装置
US6373497B1 (en) 1999-05-14 2002-04-16 Zight Corporation Time sequential lookup table arrangement for a display
US5796392A (en) 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
DE69841818D1 (de) * 1997-05-22 2010-09-23 Panasonic Corp Schaltungsanordnung zur Abtastumsetzung für eine Flüssigkristallanzeige
US6348931B1 (en) * 1997-06-10 2002-02-19 Canon Kabushiki Kaisha Display control device
WO1999010801A1 (en) * 1997-08-22 1999-03-04 Apex Inc. Remote computer control system
US6304304B1 (en) 1997-11-20 2001-10-16 Sanyo Electric Co., Ltd. Liquid crystal display having an off driving voltage greater than either zero or an optical characteristics changing voltage
US7034785B2 (en) * 1997-11-20 2006-04-25 Sanyo Electric Co., Ltd. Color liquid crystal display
KR200160668Y1 (ko) * 1997-12-16 1999-11-15 윤종용 평판 디스플레이 장치 및 이를 사용하는 디지탈 데이터 처리 장치
US6288713B1 (en) * 1997-12-29 2001-09-11 Hyundai Electronics Industries Co., Ltd. Auto mode detection circuit in liquid crystal display
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法
US6337676B1 (en) * 1998-03-30 2002-01-08 Kabushiki Kaisha Toshiba Flat-panel display device
EP0961259B1 (de) * 1998-05-29 2009-03-25 Continental Automotive GmbH Ansteuersystem eines Flüssigkristallbildschirms
US6329981B1 (en) * 1998-07-01 2001-12-11 Neoparadigm Labs, Inc. Intelligent video mode detection circuit
GB9815907D0 (en) * 1998-07-21 1998-09-16 British Broadcasting Corp Improvements in colour displays
JP2000056729A (ja) * 1998-08-05 2000-02-25 Matsushita Electric Ind Co Ltd 自動表示幅調整回路
JP3638443B2 (ja) * 1998-08-27 2005-04-13 株式会社東芝 ディジタル放送用テレビジョン受信機
US6894706B1 (en) * 1998-09-18 2005-05-17 Hewlett-Packard Development Company, L.P. Automatic resolution detection
AU2361600A (en) * 1998-12-14 2000-07-03 Kopin Corporation Portable microdisplay system
TW417080B (en) * 1998-12-21 2001-01-01 Acer Comm & Multimedia Inc Display with automatic resolution adjustment
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
DE20001953U1 (de) * 2000-02-03 2000-04-27 Grundig Ag Vorrichtung zur Darstellung von in einem Graphikprozessor generierten analogen Graphiksignalen auf einer Anzeige
JP2001251602A (ja) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd 番組受信装置および送信装置
JP2002149152A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd 画像表示制御装置
TW558712B (en) * 2001-01-05 2003-10-21 Benq Corp Method for automatically adjusting display quality
US20020158882A1 (en) * 2001-03-23 2002-10-31 Ming-Jiun Liaw Auto gamma correction system and method for displays with adjusting reference voltages of data drivers
KR100433520B1 (ko) * 2001-07-11 2004-05-31 삼성전자주식회사 Ｏｕｔ－ｏｆ 레인지 모드 디스플레이 장치 및 방법
US6862022B2 (en) * 2001-07-20 2005-03-01 Hewlett-Packard Development Company, L.P. Method and system for automatically selecting a vertical refresh rate for a video display monitor
KR100815893B1 (ko) * 2001-09-12 2008-03-24 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
KR100769174B1 (ko) * 2001-09-17 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
JP3805668B2 (ja) * 2001-11-27 2006-08-02 Ｎｅｃディスプレイソリューションズ株式会社 画像表示システム及び画像表示装置
TW583641B (en) * 2003-03-07 2004-04-11 Via Tech Inc Method for setting pixel clock of a display driving circuit
US20050057442A1 (en) * 2003-08-28 2005-03-17 Olan Way Adjacent display of sequential sub-images
KR100805243B1 (ko) * 2003-11-06 2008-02-21 삼성전자주식회사 디스플레이장치 및 그 제어방법
US6954091B2 (en) * 2003-11-25 2005-10-11 Lsi Logic Corporation Programmable phase-locked loop
US7456853B1 (en) 2004-10-22 2008-11-25 Analog Devices, Inc. Analog interface structures and methods that reduce display artifacts in digital displays
JP2008278209A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 放送受信装置及び放送受信装置の信号処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261082A (en) * 1987-11-20 1993-11-09 Hitachi, Ltd. Semiconductor integrated circuit having a plurality of oscillation circuits
JPH0752327B2 (ja) * 1988-04-22 1995-06-05 三菱電機株式会社 画像表示装置
DE3918007A1 (de) * 1989-06-02 1990-12-06 Grundig Emv Schaltungsanordnung zur normwandlung von videosignalen fuer die darstellung an einem wiedergabegeraet mit einer matrixfoermigen anzeigeeinrichtung
US5216417A (en) * 1990-05-22 1993-06-01 Seiko Epson Corporation Multi-tone level displaying method by bi-level display devices and multi-tone level displaying unit
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
JP2715671B2 (ja) * 1991-01-30 1998-02-18 三菱電機株式会社 表示制御装置
US5185817A (en) * 1991-05-14 1993-02-09 Hewlett-Packard Company Image processor
JP3143493B2 (ja) * 1991-06-21 2001-03-07 キヤノン株式会社 表示制御装置
US5598184A (en) * 1992-03-27 1997-01-28 Hewlett-Packard Company Method and apparatus for improved color recovery in a computer graphics system
JP3014566B2 (ja) * 1992-06-22 2000-02-28 松下電器産業株式会社 Ｐｌｌ回路
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
US5481275A (en) * 1992-11-02 1996-01-02 The 3Do Company Resolution enhancement for video display using multi-line interpolation
JP2531426B2 (ja) * 1993-02-01 1996-09-04 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置
US5521614A (en) * 1994-04-29 1996-05-28 Cirrus Logic, Inc. Method and apparatus for expanding and centering VGA text and graphics

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40201E1 (en) 1996-04-17 2008-04-01 Samsung Electronics Co., Ltd. Video signal converting apparatus and display device having the same
USRE40905E1 (en) 1996-04-17 2009-09-08 Samsung Electronics Co., Ltd. Video signal converting apparatus and display device having the same
USRE40906E1 (en) 1996-04-17 2009-09-08 Samsung Electronics Co., Ltd. Video signal converting apparatus and display device having the same
USRE41564E1 (en) 1996-04-17 2010-08-24 Samsung Electronics Co., Ltd., Video signal converting apparatus and a display device having the same
USRE41600E1 (en) 1996-04-17 2010-08-31 Samsung Electronics Co., Ltd. Video signal converting apparatus and a display device having the same
KR100521268B1 (ko) * 1998-07-06 2005-12-29 삼성전자주식회사 비디오용 액정 표시 장치
JP2003098992A (ja) * 2001-09-19 2003-04-04 Nec Corp ディスプレイの駆動方法、その回路及び携帯用電子機器
JP2007178986A (ja) * 2005-12-28 2007-07-12 Lg Phillips Lcd Co Ltd ディスプレー装置及びその駆動方法
KR101231630B1 (ko) * 2005-12-28 2013-02-08 엘지디스플레이 주식회사 디스플레이장치 및 그 구동방법

Also Published As

Publication number Publication date
US6078317A (en) 2000-06-20
EP0707305A3 (en) 1997-09-03
EP0707305A2 (en) 1996-04-17

Similar Documents

Publication Publication Date Title
JPH08110764A (ja) 表示制御方法及び装置
KR100853210B1 (ko) 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
US6331862B1 (en) Image expansion display and driver
JP2616652B2 (ja) 液晶駆動方法及び液晶表示装置
KR100220134B1 (ko) 디스플레이 장치용 데이터 프로세싱 방법 및 디바이스
JPH089411A (ja) ピクセルデータの処理システムと方法
JP2001042852A (ja) 表示装置、方法及びコンピュータ読み取り可能な記憶媒体
US6404459B1 (en) Display with scan converter for converting scanning frequency of input video signal
JPH06230750A (ja) マトリクス表示装置
EP1109146A2 (en) Sync frequency conversion circuit
US6337676B1 (en) Flat-panel display device
JP3529617B2 (ja) 画像表示装置の駆動回路および駆動方法
JPH09101764A (ja) マトリクス型映像表示装置の駆動方法
KR100255987B1 (ko) 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로
JPH07319420A (ja) 画素同期装置
JP3122950B2 (ja) 液晶制御装置、液晶表示装置及びプロジェクション装置
JPH11327499A (ja) 画像表示装置およびその駆動方法
JPH08190083A (ja) 液晶表示装置及びその駆動方法
JP2000032296A (ja) 平面表示装置
JPH0573001A (ja) 液晶表示装置の駆動方法
JPH07129124A (ja) 画素配列表示装置
JP2504331B2 (ja) 液晶表示装置
Greenberg et al. High‐performance system‐on‐silicon pixelated‐display‐controller IC
JP3109897B2 (ja) マトリクス表示装置
JP2000020009A (ja) クロック調整回路及びそれを用いた画像表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040301