KR100255987B1 - 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로 - Google Patents

특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로 Download PDF

Info

Publication number
KR100255987B1
KR100255987B1 KR1019970023479A KR19970023479A KR100255987B1 KR 100255987 B1 KR100255987 B1 KR 100255987B1 KR 1019970023479 A KR1019970023479 A KR 1019970023479A KR 19970023479 A KR19970023479 A KR 19970023479A KR 100255987 B1 KR100255987 B1 KR 100255987B1
Authority
KR
South Korea
Prior art keywords
signal
sample
liquid crystal
crystal display
image
Prior art date
Application number
KR1019970023479A
Other languages
English (en)
Other versions
KR980006859A (ko
Inventor
다쓰야 시끼
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR980006859A publication Critical patent/KR980006859A/ko
Application granted granted Critical
Publication of KR100255987B1 publication Critical patent/KR100255987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

구동 회로는 액정 디스플레이 패널의 데이터 버스에 접속된 복수개의 샘플 앤드 홀드 회로를 갖는다. 데이터 버스는 복수개의 그룹으로 분리된다. 각 그룹은 화상 신호를 수신하여 데이터 버스를 구동한다. 타이밍 제어기는 동기 신호 및 클록 신호에 반응하여 그룹의 동작 타이밍을 제어하여 각 그룹을 서로 독립적으로 제어한다.

Description

특별한 신호 처리기없이 확대 화상을 표시하도록 하는 액정 디스플레이 장치의 구동회로{DRIVING CIRCUIT CAPABLE OF MAKING A LIQUID CRYSTAL DISPLAY PANEL DISPLAY AN EXPANDED PICTURE WITHOUT SPECIAL SIGNAL PROCESSOR}
본 발명은 화상 신호에 반응하여 액티브 매트릭스형의 액정 디스플레이 패널을 구동하여 확대 화상을 표시하는 구동 회로에 관한 것이다.
최근에, 평판 디스플레이가 종종 퍼스널 컴퓨터, 시청각 기기 등의 디스플레이 장치에 사용되고 있다. 일반적으로 액정 디스플레이 (LCD) 가 평판 디스플레이로서 알려져 있다.
액정 디스플레이는 동일한 크기의 화면을 갖는 CRT 디스플레이보다 현저하게 얇다. 또한, 액정 디스플레이는 CRT 디스플레이보다 전력 소모가 현저하게 낮다. 즉, 액정 디스플레이는 CRT 디스플레이보다 더 선호되고 있다.
하지만, 액정 디스플레이를 한층더 범용적으로 사용하기 위해서는, 액정 디스플레이는 CRT 디스플레이와 같이 다양한 종류의 규격화된 화상 신호를 취급할 수 있어야 한다. 다시 말하면, 액정 디스플레이는 다양한 규격화된 해상도를 갖는 다양한 화상을 표시할 수 있어야 한다.
액정 디스플레이의 해상도는 화소의 수에 의해 결정된다. 따라서, 화소의 수는 액정 디스플레이상에 표시된 규격화된 화상 신호의 최대 해상도를 고려하여 결정된다. 이 경우에, 화소의 수는 화상 신호의 각 프레임의 화상 데이터의 수와 동일하다.
화상 데이터의 수가 화소의 수보다 작을 경우, 액정 디스플레이는 각 프레임의 화상 데이터를 보간하여 화상 신호에 대응하는 원 화상을 확대해야 한다.
종래의 구동 회로는 특정한 신호 처리기를 구비하여 원 화상을 확대하였다. 특정한 신호 처리기는, 각각 화상 프레임과 상이하며 각 화상 프레임의 화상 신호에 보간 데이터를 추가한 복수개의 구동 프레임을 정의한다. 종래의 구동 회로는 각 구동 프레임내에서의 액정 디스플레이 패널상의 보간 데이터 및 화상 신호를 표시한다.
하지만, 종래의 구동 회로에서는 화상 신호의 각 프레임으로부터 복수개의 구동 프레임을 생성하기 위하여 특정한 신호 처리기가 필요하다. 또한, 종래의 구동 회로에서 복수개의 프레임을 표시하기 위해 매우 복잡한 제어가 요구되었다.
또다른 종래의 구동 회로는 시스템 클록 신호를 승산하여 승산된 시스템 클록 신호를 생성하는 클록 승산 회로를 갖는다. 종래의 구동 회로는 승산된 시스템 클록 신호를 사용하여 화상 신호를 샘플링하여 화소의 수와 동일한 수의 화상 데이터를 생성하였다.
하지만, 종래의 구동 회로는 아날로그 화상 신호는 처리할 수 있지만, 디지털 화상 신호는 처리할 수 없다.
본 발명의 목적은 특별한 신호 처리 장치없이 액정 디스플레이 패널을 구동하여 확대 화상이 액정 디스플레이 패널상에 표시될 수 있는 구동 회로를 제공하는 것이다.
본 발명의 또다른 목적은 디지털 화상 신호를 취급할 수 있는 구동 회로를 제공하는 것이다.
본 발명의 또다른 목적은 보간 데이터용의 고가의 프레임 버퍼 또는 고가의 라인 버퍼없이 액정 디스플레이 패널을 구동하여 확대 화상이 액정 디스플레이 패널상에 표시되도록 하는 구동 회로를 제공하는 것이다.
본 발명의 또다른 목적은 단순한 구조에도 불구하고 양질의 디스플레이를 성취할 수 있는 구동 회로를 제공하는 것이다.
도 1 은 LCD 패널의 규격에 대응하지 않는 원 화상을 표시하는 LCD 패널.
도 2 는 종래의 구동회로의 블록도.
도 3a 내지 도 3e 는 도 2 의 구동회로의 보간동작을 도시하는 도면.
도 4a 는 또다른 종래의 구동회로의 블록도.
도 4b 는 도 4a 의 구동회로에 의해 확대되는 확대 화상을 표시하는 LCD 패널.
도 5 는 본 발명의 바람직한 실시예에 따른 구동회로의 블록도.
도 6 은 도 5 의 구동회로의 신호선 드라이버의 블록도.
도 7a 는 제 1 샘플 앤드 홀드 스위치 신호를 생성하는 회로의 블록도.
도 7b 는 제 1 샘플 앤드 홀드 스위치 신호를 생성하는 또다른 회로의 블록도.
도 8 은 도 6 의 샘플 앤드 홀드 회로의 블록도.
도 9a 는 도 8 의 시프트 레지스터 회로의 블록도.
도 9b 는 마스크 신호를 생성하는 회로의 블록도.
도 9c 는 마스크 신호를 생성하는 또다른 회로의 블록도.
도 10a 는 원 화상이 표시될 경우 화소와 데이터 사이의 관계를 도시하는 도면.
도 10b 는 확대 화상이 표시될 경우 화소와 데이터 사이의 관계를 도시하는 도면.
도 11 은 도 6 의 샘플 앤드 홀드 회로 블록의 동작을 도시하는 타이밍도.
도 12 는 도 6 의 샘플 앤드 홀드 회로 블록의 또다른 동작을 도시하는 타이밍도.
도 13a 는 제 1 프레임에서 화소와 데이터 사이의 관계를 도시하는 도면.
도 13b 는 제 2 프레임에서 화소와 데이터 사이의 관계를 도시하는 도면.
※ 도면의 주요부분에 대한 부호의 설명
51: LCD 패널 52: 신호 처리기
53: 신호선 드라이버 54: 주사선 드라이버
55: 타이밍 제어기
본 발명의 다른 목적들은 다음의 설명으로부터 명백하게 될 것이다.
본 발명의 취지를 이해하기 위해, 구동 회로는 화상 신호, 동기 신호, 및 시스템 클록 신호에 반응하여 동작가능하여 복수개의 데이터 버스를 갖는 액정 디스플레이 패널을 구동한다는 것을 알아야 한다.
본 발명의 일 태양에 따르면, 구동 회로는, 각각 데이터 버스에 접속되며 복수개의 그룹으로 분리되는 복수개의 샘플 앤드 홀드 회로를 구비한다. 각 그룹은 화상 신호를 수신하여 데이터 버스를 구동한다. 타이밍 제어 수단은 동기 신호 및 시스템 클록 신호에 반응하여 샘플 앤드 홀드 회로의 동작 타이밍을 제어함으로써 서로 독립적으로 샘플 앤드 홀드 회로의 각 그룹을 제어한다.
본 발명을 더욱 잘 이해하기 위하여, 먼저 도 1 내지 도 4를 참조하여 종래의 구동 회로에 대하여 설명한다.
도 1에서, 액정 디스플레이 패널 (10) 은 특정 규격에 기초한 소정의 화소수를 갖는다. 원 화상은 각 프레임의 화소수보다 작은 수의 화상 데이터에 의해 표시된다는 것을 가정한다. 원 화상이 화상 데이터의 보간없이 디스플레이 패널 (10) 상에 표시될 경우, 임의의 여백이 도 1에서 빗금으로 도시된 바와 같이 디스플레이 패널 (10) 상에 남겨진다. 또한, 원 화상이 여백 대신에 부분적으로 표시되는 일도 종종 발생한다. 예를 들면, 디스플레이 패널 (10) 이 퍼스널 컴퓨터 디스플레이용의 VGA (비디오 그래픽 어레이) 규격 등의 임의의 규격을 기초로 하며 원 화상이 VGA 규격을 기초로 할 경우 그러한 부분적인 표시가 발생된다. 상기한 상황의 발생을 피하기 위해, 구동 회로에 의해 보간이 실행된다. 즉, 원 화상이 확대되며 디스플레이 패널 (10) 상에 표시된다.
도 2에서, 종래의 구동 회로 (20) 는 화상 데이터를 생성하는 화상 데이터 발생기 (22)를 갖는다. 데이터 출력 회로 (24) 는 화상 데이터를 보간 화상 데이터로 보간한다. LCD 드라이버 (26) 는 보간된 화상 데이터에 반응하여 LCD 패널 (28)을 구동한다.
종래의 구동 회로 (20) 가 수평방향으로 원 화상을 확대할 경우, 데이터 출력 회로 (24) 및 LCD 드라이버 (26) 는 도 3 에 도시한 바와 같이 동작한다.
화상 데이터 발생기 (22) 가 도 3a 에 도시된 바와 같이 5 개의 화상 데이터로 이루어지는 프레임을 생성한다고 가정한다. 데이터 출력 회로 (24) 는 예를 들면, 도 3b 에 도시된 바와 같이 7 개의 화상 데이터로 이루어지는 2 개이상의 확대된 프레임을 생성한다. 이 경우에, 데이터 출력 회로 (24) 는 도 3c 및 도 3d 에 도시된 바와 같이 2 개의 확대 프레임을 생성해야 한다. 또한, LCD 드라이버 (26) 는 확대된 프레임에 반응하여 LCD 패널 (28)을 구동함으로써 확대된 프레임에 대응하는 확대 화상을 LCD 패널 (28) 상에 교대로 표시한다. 결과적으로, 도 3e 에 도시된 프레임에 대응하는 확대 화상이 잔상에 의해 LCD 패널 (28) 상에 표시된다. 그러므로, LCD 패널 (28) 의 7 개의 화소가 5 개의 화상 데이터를 사용하여 구동된다. 즉, 원 화상이 수평 방향으로 1.4 배로 확대되며 LCD 패널 (28) 상에 표시된다.
결국, 출력 회로 (24) 는 1 프레임으로부터 2 이상의 확대된 프레임을 생성해야 한다. 그러므로, 이 회로 (24) 는 구조 및 동작이 복잡하게 된다.
그러한 종래의 구동 회로가 일본 특허 공개 공보 제 114359 호(1995년)에 개시된다.
도 4a를 참조하면, 또다른 종래의 드라이버는 아날로그 화상 신호를 LCD 패널 (도시하지 않음)을 위해 처리되는 화상 신호로 변환하는 신호 처리기 (41)를 갖는다. 타이밍 제어기 (43) 는 동기 신호 및 클록 신호에 반응하여 신호 처리기 (41) 의 동작 타이밍을 제어한다. 위상 동기 루프 (PLL) 회로 (45) 가 시스템 클록 신호를 승산하여 승산된 클록 신호를 클록 신호로서 타이밍 제어기 (43) 에 공급한다.
LCD 패널이 퍼스널 컴퓨터 디스플레이용의 XGA (확대된 그래픽 어레이) 규격에 대응할 경우, LCD 패널은 1024×768개의 화소를 갖는다. 반면에, 화상 신호가 퍼스널 컴퓨터 디스플레이용의 VGA (비디오 그래픽 어레이) 규격에 대응할 경우, 각 화상 신호는 각 프레임에 640×480개의 화상 데이터를 갖는다. 이러한 조건에서, 구동 회로는 원 화상을 수평 방향 및 수직 방향으로 1.6 배로 확대하여 화상이 최대로 LCD 패널상에 표시되도록 해야 한다. 따라서, PLL 회로 (45) 는 시스템 클록 신호를 1.6 배로 승산하며 승산된 시스템 클록 신호를 타이밍 제어기 (43) 에 공급한다. 타이밍 제어기는 신호 처리기 (41) 의 동작 타이밍을 제어하여 화상을 수평 방향으로 1.6 배 확대한다. 신호 처리기 (41) 는 640 개의 화상 데이터를 갖는 화상 신호로부터 1024 개의 화상 데이터를 갖는 처리된 화상 신호를 생성한다. 하지만, 신호 처리기 (41) 는 디지털 화상 신호를 취급하지 못한다.
수직 방향에 관해서는, 일본 특허 공개 공보 제 158490 (1989년)에 개시된 확대 방법이 사용될 수 있다. 이 확대 방법에서는, 타이밍 제어기 (43) 가 주사선 드라이버 (도시되지 않음)를 제어하여 주사선 드라이버에 의해 소정의 선이 다른 선보다 더 빨라지게 된다. 결국, 동일한 데이터가 소정의 각 선상에 배열된 화소와 각각의 소정 선에 인접한 인접선상에 배열된 화소에 공급된다. 그러므로, 원 화상이 신호 처리기 (41) 의 라인 버퍼 또는 프레임 버퍼를 사용하지 않고 수직 방향으로 1.6 배 확대된다.
아무튼, 원 화상이 수평 및 수직 방향으로 1.6 배 확대되어 도 4b에 도시된 바와 같이 최대 크기로 LCD 패널상에 표시된다.
도 5 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 따른 구동 회로에 관하여 설명한다.
도 5에서, 드라이버 회로는 수직으로 확대된 복수개의 데이터 버스 (또는 신호선) 및 수평으로 확대된 복수개의 게이트 버스 (또는 주사선)를 갖는 LCD 패널 (51) 에 접속된다. 데이터 버스 및 게이트 버스는 교차점에 배열된 화소를 제공한다. 예를 들면, 수퍼 VGA 1 규격에 따라 데이터 버스의 수는 800 개이며, 게이트 버스의 수는 600 개다.
드라이버 회로는 화상 신호, 즉, R (적색) 신호, G (녹색) 신호, 및 B (청색) 신호를 LCD 패널 (51) 의 전압-투과율 특성에 대응하는 보정된 R, G, B 화상 신호로 보정하는 신호 처리기 (52)를 갖는다. 신호선 드라이버 (53) 는 데이터 버스의 일측단부에 접속되어 보정된 화상 신호에 반응하여 데이터 버스를 구동한다. 주사선 드라이버 (54) 는 게이트 버스의 일측단부에 접속되어 게이트 버스를 구동한다. 타이밍 제어기는 신호 처리기 (52), 신호선 드라이버 (53) 및 주사선 드라이버 (54) 에 접속되어 외부 회로 (도시하지 않음) 로부터 공급되는 수평 동기 신호, 수직 동기 신호, 및 시스템 클록 신호에 반응하여 신호 처리기 (52), 신호선 드라이버 (53) 및 주사선 드라이버 (54) 의 동작 타이밍을 제어한다.
도 6을 참조하면, 도 5 에 도시된 신호선 드라이버 (53) 는 R 신호에 대한 2 개의 샘플 앤드 홀드 회로 블록 (61, 62)을 갖는다. 마찬가지로, 신호선 드라이버 (53) 는 또다른 샘플 앤드 홀드 회로 블록이 샘플 앤드 홀드 회로 블록 (61, 62) 과 구조가 동일하기 때문에, 도 6 에 도시되지는 않지만, G 신호 및 B 신호 각각에 대한 두 개의 또다른 샘플 앤드 홀드 회로 블록을 갖는다. 그러므로, 다음의 설명은 도시된 샘플 앤드 홀드 회로 블록 (61, 62) 에 관한 것으로 제한된다.
샘플 앤드 홀드 회로 블록 (61) 은 신호 처리기 (52), 타이밍 제어기 (55) 및 홀수 데이터 버스 (S1, S3, …, S799) 에 접속되어, 제 1 샘플링 개시 위치 신호 (SP1 신호), 제 1 샘플 앤드 홀드 스위치 신호 (S/H SW1 신호) 및 보정된 R 신호에 반응하여 홀수 데이터 버스를 구동한다. 반면에, 샘플 앤드 홀드 회로 블록 (62) 은 신호 처리기 (52), 타이밍 제어기 (55) 및 짝수 데이터 버스 (S2, S4, …, S800) 에 접속되어 제 2 샘플링 개시 위치 신호 (SP2), 제 2 샘플 앤드 홀드 스위치 신호 (S/H SW2 신호) 및 보정된 R 신호에 반응하여 짝수 데이터 버스를 구동한다.
SP1 및 SP2 신호 및 S/H SW1, S/H SW2 신호는 타이밍 제어기 (55) 로부터 공급된다. 예를 들면, 타이밍 제어기 (55) 는 도 7a 및 도 7b 에 도시된 바와 같이 카운터 회로 및 디코더 또는 메모리로 구성되며, 수평 동기 신호 (Hsync), 수직 동기 신호 (Vsync), 시스템 클록 (CLK)를 입력 신호로 하여 제어 신호 (SP1, S/H SW1, SP2, S/H SW2)를 생성하고 있다.
SP1 신호는 홀수 데이터 버스로부터 한 개를 선택하는데 사용된다. 마찬가지로, SP2 신호는 짝수 데이터 버스로부터 한 개를 선택하는데 사용된다. S/H SW1 및 S/H SW2 신호는 샘플링 가능 상태와 샘플링 불가능 상태 사이에서 샘플 앤드 홀드 회로 블록 (61, 62) 의 동작 상태를 스위칭한다.
이후에 더욱 상세하게 설명하는 바와 같이, 신호선 드라이버 (53) 는 데이터 버스를 구동하여 원 화상을 수평 방향에서 최대로 2 배로 확대 또는 확장시키며 확대된 화상을 LCD 패널 (51) 상에 표시할 수 있다. 각 화상 신호의 샘플 앤드 홀드 회로 블록의 수는 수평 방향으로의 확대비의 최대값을 결정한다.
도 8에서, 샘플 앤드 홀드 회로 블록 (61) 은 시프트 레지스터 회로 (81) 및 도시된 방식으로 시프트 레지스터 회로 (81) 에 접속된 복수의 샘플 앤드 홀드 회로 (82)를 포함한다. 시프트 레지스터 회로 (81) 는 복수개의 레지스터부를 갖는다. 샘플 앤드 홀드 회로 (82) 의 수는 레지스터부 및 홀수 데이터 버스의 수와 동일하다. 샘플 앤드 홀드 회로 (82) 는 시프트 레지스터 회로 (81) 의 레지스터부와 홀수 데이터 버스에 선택적으로 접속된다.
시프트 레지스터 회로 (81) 는 SP1 신호를 수신하며 SP1 신호를 도 9a 에 도시된 AND 회로에 의해 생성된 제 1 시프트 펄스의 시퀀스에 반응하여 다음의 레지스터부를 향해 SP1 신호를 시프트한다. AND 회로는 타이밍 제어기 (55) 로부터 전송된 시스템 클록 신호 및 제 1 마스크 신호 (MSK1)를 수신한다. 타이밍 제어기 (55) 는 예를 들면, 도 9b 및 도 9c 에 도시된 회로를 구비하여 제 1 마스크 신호 (MSK1)를 생성한다.
레지스터부 각각은 레지스터부 각각이 SP1 신호를 수신할 경우 각 샘플 앤드 홀드 회로 (82) 에 선택 신호를 공급한다.
각 샘플 앤드 홀드 회로 (82) 가 고레벨의 선택 신호 및 S/H SW1 신호를 수신하면, 각 샘플 앤드 홀드 회로는 보정된 R 신호를 샘플링하고 보정된 R 신호를 유지하여 홀수 데이터 버스 각각을 구동한다.
샘플 앤드 홀드 회로 블록 (62) 은 구조 및 동작이 샘플 앤드 홀드 회로 블록 (61) 과 유사하며 SP2 신호 및 S/H SW2 신호에 반응하여 보정된 R 신호를 샘플링 및 유지하여 짝수 데이터 버스를 구동한다.
이하 도 10a 및 도 10b를 참조하여 구동 회로의 동작을 설명한다.
우선, 원 화상이 일련의 D1, D2, D3, …, D11, …의 형태로 주어지며 LCD 패널 (51) 의 규격에 대응하는 것으로 가정한다. 도 10a에서, 원 화상이 확대되지 않으면서 LCD 패널 (51) 상에 표시된다고 가정한다. 이 경우에, 신호선 드라이버 (53) 는 클록 주기를 갖는 클록 신호 (항상 시스템 클록인 것은 아니다) 와 동기화한 화상 신호를 샘플링하여야 한다. 즉, 샘플 앤드 홀드 회로 (61, 62) 는 클록 신호의 1/2 클록 주기마다 교대로 보정된 R 신호를 샘플링하여야 한다.
반면에, 원 화상이 LCD 패널 (51) 의 규격에 대응하지 않을 경우, 원 화상은 확대되어 LCD 패널 (51) 상에 표시되어야 한다. 예를 들면, LCD (51) 이 수평 방향으로 800 화소를 가지며 원 화상은 각 주사선을 따라 640 개의 일련의 데이터를 갖는다는 것으로 가정한다. 이 경우에, 원 화상은 도 10b 에 도시된 바와 같이 수평 방향으로 1.25 배만큼 확대된다. 도 10b 에 도시된 바와 같이, 데이터 버스의 다섯 번째마다 D4, D8 과 같은 데이터로 주어지며, 그것은 S4, S9 와 같은 선행하는 데이터 버스상의 데이터와 동일하다. 이것은 이후에 기술되는 방식으로 데이터 버스의 동작 타이밍을 변경함으로써 실행된다.
도 11을 참조하면, 일련의 데이터 (D1, D2, D3, …) 가 신호 처리기 (52) 로부터 신호선 드라이버로 클록 신호에 동기하여 계속적으로 공급된다. SP1 신호 및 SP2 신호는 타이밍 제어기로부터 샘플 앤드 홀드 회로 블록 (61, 62) 에 각각 공급된다. SP2 신호는 도 11 에 도시된 바와 같이, SP1 신호에 대해 클록 신호의 1 클록 주기만큼 지연된다. SP1 신호 및 SP2 신호는 샘플 앤드 홀드 회로 블록 (61, 62) 에 의해 일단 래치되어, 홀수 데이터 및 짝수 데이터의 개시를 각각 나타내며 데이터 D1 및 D2 로 각각 동기화되는 SP1' 신호 및 SP2' 신호로 제공된다. SP1' 신호는 제 1 시프트 펄스에 반응하여 시프트 레지스터 회로 (81) 에 의해 시프트된다. 또한, SP2' 신호는 제 2 시프트 펄스에 반응하여 샘플 앤드 홀드 회로 블록 (62) 의 시프트 레지스터 회로에 의해 시프트된다.
샘플 앤드 홀드 회로 블록 (61) 은 SP1' 신호 및 S/H SW1 신호에 반응하여 데이터 (D1, D3, D4, D6, D8, D9, D11, …)를 샘플링 및 유지하며, 샘플 앤드 홀드 회로 블록 (62) 은 SP2' 신호 및 S/H SW2 신호에 반응하여 데이터 (D2, D4, D5, D7, D8, D10, …)를 샘플링 및 유지한다. S/H SW1 신호 및 S/H SW2 신호는 데이터의 샘플링 레이트를 결정하여 확대비를 제어한다. 샘플 앤드 홀드 회로 블록 (61) 은 홀수 데이터 버스 (S1, S3, S5, S7, S9, S11, S13, …) 에 유지된 데이터 (D1, D3, D4, D6, D8, D9, D11, …)를 각각 공급한다. 마찬가지로, 샘플 앤드 홀드 회로 블록 (62) 은 홀수 데이터 버스 (S2, S4, S6, S8, S10, S12) 에 유지된 데이터 (D2, D4, D5, D7, D8, D10, …)를 각각 공급한다. 여기에서, 짝수 데이터 (D4) 및 홀수 데이터 (D5) 는 각각 홀수 데이터 버스 (S5) 및 짝수 데이터 버스 (S8) 로 전송된다. 그러므로, 구동 회로는 4 개의 데이터를 사용하여 5 개의 버스를 구동한다. 이런 방법으로, 원 화상은 수평 방향으로 1.25배만큼 확대되며 도 10b 에 도시된 바와 같이 LCD 패널 (51) 상에 표시된다.
상기한 바와 같이, 본 발명은 특별한 신호 처리기, 프레임 버퍼 및 라인 버퍼없이 확대된 화상을 디스플레이할 수 있다. 또한, 본 발명은 디지털 화상 신호를 처리할 수 있으며 간단한 구조에도 불구하고 양질의 디스플레이를 달성할 수있다.
본 발명은 실시예와 결합하여 기술되었지만, 당업자는 본 발명을 다양한 방법으로 실용화할 수 있다.
예를 들면, S/H SW1 신호 및 S/H SW2 신호는 도 12 에 도시된 바와 같이 화상 프레임마다 변화시킬 수 있다. 이 경우에, 제 1 및 제 2 시프트 펄스가 S/H SW1 및 S/H SW2 신호의 변화로 변화될 수 있다. 그러므로, 확대 화상이 도 13a 및 도 13b 에 도시된 바와 같이 표시된다. 본 방법이 LCD 패널상에 플리커를 발생시키는 경우, S/H SW1 신호 및 S/H SW2 신호를 세 번째 화상 프레임마다 변경시킴으로써 해결될 수 있다. 그러므로, 구동 회로는 2 개의 데이터로부터 보간 데이터를 생성한다. 예를 들면, (D4+D5)/2 의 보간 데이터는 D4 와 D5 의 데이터로부터 생성되며 (D8+D9)/2 의 보간 데이터는 데이터 D8 과 D9 로부터 생성된다.
상술한 바와 같이, 본 발명에 의하면, 특별한 신호 처리 장치없이 액정 디스플레이 패널을 구동하여 확대 화상이 액정 디스플레이 패널상에 표시될 수 있는 구동 회로를 제공할 수 있는 효과가 있다.

Claims (3)

  1. 액티브 매트릭스형 액정 디스플레이 패널과, 상기 액정 디스플레이 패널의 게이트 버스를 구동하는 주사선 드라이버와, 상기 액정 디스플레이 패널의 데이터 버스를 구동하는 신호선 드라이버와, 화상 신호를 상기 신호선 드라이버가 구동시킬 수 있는 신호로 변환하는 신호 처리 회로와, 상기 주사선 드라이버와 상기 신호선 드라이버와 상기 신호 처리 회로에 필요한 타이밍 신호를 발생하는 타이밍 제어 수단을 구비한 액정 디스플레이 장치에 있어서, 상기 데이터 버스에 화상 신호를 공급하는 상기 신호선 드라이버는 n 개 (n은 n≥4 의 정수)의 샘플 앤드 홀드 회로를 가지며, 그 n 개의 샘플 앤드 홀드 회로는 m 조 (m 은 m≥2 의 정수)의 샘플 앤드 홀드 회로 블록으로 나누어 구성되고, 상기 샘플 홀드 회로 블록에는 동일한 화상 신호를 입력하고, 상기 m 조의 샘플 앤드 홀드 회로 블록을 각각 상이한 타이밍으로 샘플링하고, 그 출력을 신호선 드라이버의 출력 단자에 샘플 앤드 홀드 회로 블록마다 순차적으로 출력함으로써, 출력측에서 보아 연속하는 2개이상의 샘플 앤드 홀드 회로에 동일한 화상 신호를 넣을 수 있도록 하여, 수평 방향의 표시를 등배 또는 실수배로 확대하여 표시할 수 있는 것을 특징으로 하는 액정 디스플레이 장치의 구동 회로.
  2. 제 1 항에 있어서, 상기 타이밍 제어 수단은 상기 샘플 앤드 홀드 회로 블록의 동작 타이밍을 상기 화상 신호의 일프레임마다 변경시키고, 확대 표시가 되는 화소에 입력하는 화상 신호를 프레임마다 변화시킴으로써 액정 디스플레이상에서는 상이한 화상 신호가 그 화소에 프레임마다 교호로 공급되도록 하여, 그 결과 이들의 상이한 화상 신호의 중간적인 데이터를 액정 패널상에서 생성할 수 있도록 하는 것을 특징으로 하는 액정 디스플레이 장치의 구동 회로.
  3. 제 1 항에 있어서, 상기 타이밍 제어 수단은 상기 샘플 앤드 홀드 회로 블록 각각의 상기 샘플 앤드 홀드 회로중 한 개를 선택하는 샘플링 개시 신호를 생성하며 샘플 앤드 홀드 회로 블록 각각의 상기 샘플 앤드 홀드 회로중 선택된 한 개에 대한 스위칭 신호를 생성하여 상기 동작 타이밍을 제어하는 것을 특징으로 하는 액정 디스플레이 장치의 구동 회로.
KR1019970023479A 1996-06-07 1997-06-05 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로 KR100255987B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8145649A JP2923906B2 (ja) 1996-06-07 1996-06-07 液晶表示装置の駆動回路
JP96-145649 1996-06-07

Publications (2)

Publication Number Publication Date
KR980006859A KR980006859A (ko) 1998-03-30
KR100255987B1 true KR100255987B1 (ko) 2000-05-01

Family

ID=15389902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023479A KR100255987B1 (ko) 1996-06-07 1997-06-05 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로

Country Status (4)

Country Link
US (1) US6292162B1 (ko)
JP (1) JP2923906B2 (ko)
KR (1) KR100255987B1 (ko)
TW (1) TW352430B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200160668Y1 (ko) * 1997-12-16 1999-11-15 윤종용 평판 디스플레이 장치 및 이를 사용하는 디지탈 데이터 처리 장치
US6400644B1 (en) * 1999-07-21 2002-06-04 Matsushita Electric Industrial Co., Ltd. Semiconductor control unit
TW586102B (en) * 2000-02-23 2004-05-01 Chi Mei Optoelectronics Corp Flicker compensation device of LCD panel
JP4646556B2 (ja) * 2004-06-25 2011-03-09 三洋電機株式会社 ディスプレイ駆動装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2519326B1 (fr) * 1981-12-31 1985-08-30 Europ Composants Electron Appareil de stockage et de transfert mecanique de condensateurs electriques meres
GB2118346B (en) * 1982-04-01 1985-07-24 Standard Telephones Cables Ltd Scanning liquid crystal display cells
JPH0654960B2 (ja) * 1983-10-20 1994-07-20 シチズン時計株式会社 液晶表示装置の駆動方法
JPS63279293A (ja) * 1987-05-11 1988-11-16 三菱電機株式会社 画像表示装置
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
US4851826A (en) * 1987-05-29 1989-07-25 Commodore Business Machines, Inc. Computer video demultiplexer
JP2523823B2 (ja) 1987-09-30 1996-08-14 株式会社日立製作所 液晶駆動回路
JP2702941B2 (ja) * 1987-10-28 1998-01-26 株式会社日立製作所 液晶表示装置
EP0382567B1 (en) * 1989-02-10 1996-05-29 Sharp Kabushiki Kaisha Liquid crystal display device and driving method therefor
JPH03198087A (ja) * 1989-12-27 1991-08-29 Sharp Corp 表示装置の列電極駆動回路
JPH0420551A (ja) 1990-05-15 1992-01-24 Toagosei Chem Ind Co Ltd 樹脂組成物
JP2892444B2 (ja) * 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
JP2799095B2 (ja) * 1991-12-02 1998-09-17 株式会社東芝 液晶表示器駆動装置
JP2618156B2 (ja) * 1992-06-08 1997-06-11 インターナショナル・ビジネス・マシーンズ・コーポレイション ドット・マトリックス表示パネルの駆動方法、ドット・マトリックス表示パネル用駆動回路、ドット・マトリックス表示装置、及び、ドット・マトリックス表示装置を備えた情報処理システム
JP2911089B2 (ja) * 1993-08-24 1999-06-23 シャープ株式会社 液晶表示装置の列電極駆動回路
JP2659900B2 (ja) 1993-10-14 1997-09-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 画像表示装置の表示方法
JP2827867B2 (ja) * 1993-12-27 1998-11-25 日本電気株式会社 マトリックス表示装置のデータドライバ
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
KR0130368B1 (ko) * 1994-07-21 1998-04-09 구자홍 액정 디스플레이의 구동장치
KR970005937B1 (ko) * 1994-08-26 1997-04-22 삼성전자 주식회사 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
US5748167A (en) * 1995-04-21 1998-05-05 Canon Kabushiki Kaisha Display device for sampling input image signals

Also Published As

Publication number Publication date
JPH09325740A (ja) 1997-12-16
TW352430B (en) 1999-02-11
US6292162B1 (en) 2001-09-18
JP2923906B2 (ja) 1999-07-26
KR980006859A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6331862B1 (en) Image expansion display and driver
EP0730258A1 (en) Matrix display apparatus working with different video standards
JP2002132224A (ja) 液晶表示装置および液晶駆動方法
EP1001405A1 (en) Image processing method and image display
KR100255987B1 (ko) 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JP3270809B2 (ja) 液晶表示装置および液晶表示装置の表示方法
JPH05303362A (ja) 表示装置
JPH1083168A (ja) 液晶表示装置
WO2000045364A1 (fr) Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides
JP3623304B2 (ja) 液晶表示装置
KR100516065B1 (ko) 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법
JPH11296133A (ja) 画像表示装置の駆動回路
JP3826930B2 (ja) 液晶表示装置
JPH11327499A (ja) 画像表示装置およびその駆動方法
JP2006184619A (ja) 映像表示装置
JP2001154639A (ja) 液晶表示装置及びその駆動方法
JP3408507B2 (ja) 液晶表示装置及びその駆動方法
JP2000122594A (ja) 画像表示方法と画像表示装置
JP2001042838A (ja) 液晶表示装置とその駆動方法
JP3058002B2 (ja) Ｌｃｄマルチシンク駆動装置及び駆動方法
JPH01218183A (ja) 画像表示装置
JP2000314869A (ja) アクティブマトリックス型液晶表示装置と表示方法
JPH09214864A (ja) 液晶表示装置及び液晶表示方法
JP2000267620A (ja) 平面表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee