KR970005937B1 - 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 - Google Patents
데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 Download PDFInfo
- Publication number
- KR970005937B1 KR970005937B1 KR1019940021197A KR19940021197A KR970005937B1 KR 970005937 B1 KR970005937 B1 KR 970005937B1 KR 1019940021197 A KR1019940021197 A KR 1019940021197A KR 19940021197 A KR19940021197 A KR 19940021197A KR 970005937 B1 KR970005937 B1 KR 970005937B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- data enable
- input
- enable signal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
내용 없음.
Description
제1도는 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 엘.씨.디. 제어신호 출력회로의 블럭 다이어그램.
제2도는 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 엘.씨.디. 제어신호 출력회로의 데이타 인에이블 신호 제어부를 상세하게 나타낸 도면.
제3도는 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 엘.씨.디. 제어신호 출력회로의 데이타 인에이블 신호 제어부의 각 출력 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 데이타 인에이블 신호 제어부 12 : 먹스
이발명은 데이타 인에이블(DE : Data Enable) 신호 입력시 엘.씨.디.(이하 LCD : Liquid Cystal Display라고함) 제어신호 출력회로에 관한 것으로서, 도욱 상세하게 말하자면 데이타 인에이블 신호 입력되었을 때 LCD를 제어하기 위한 출력을 만들어 주는 회로에 관한 것이다.
종래에는 HSYNC(Horizontal Synchronous) 신호에 의하여 LCD 드라이브 IC(Integrated Circuit)를 제어하는 회로부와 데이타 인에이블 신호에 의하여 LCD 드라이브 IC를 제어하는 회로부를 따로 설계하였다.
그러나 상기한 종래의 방식은 에이직(ASIC : Application Specific Integrated Circuit)으로 회로를 구성할 때 HSYNC 신호와 데이타 인에이블 신호를 각각의 핀(Pin)으로 사용하게 됨으로 에이직의 핀수를 증가시키고 게이트 수를 증가시킨다는 단점이 있다.
따라서 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 데이타 인에이블 신호의 입력과 HSYNC 신호의 입력을 하나의 핀으로 하고, 데이타 인에이블 신호를 이용하여 HSYNC 신호를 만들어서 데이타 인에이블 신호에 의한 LCD 드라이브 IC를 제어하는 회로부를 사용하지 않고 HSYNC 신호에 의한 LCD 드라이브 IC를 제어하는 회로부만을 사용함으로서 게이트 수의 감소 및 회로의 최적화(Optimization)를 실현한 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로를 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 데이타 인에이블 신호를 입력받아서 HSYNC 신호를 만들어내는 데이타 인에이블 신호 제어부와, 본래의 HSYNC 신호와 데이타 인에이블 신호 제어부에서 출력된 HSYNC 신호를 입력받아 하나를 선택하여 출력하는 먹스(Multiplexer ; 이하 먹스라 함)와, 먹스에서 입력된 HSYNC 신호를 이용해서 LCD 드라이브 IC를 제어하고 LCD 제어신호를 출력하는 LCD 제어부로 이루어진다.
상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
제1도는 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로의 블록 다이아그램이다.
제1도에 도시되어 있듯이 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로의 구성은, MCLK이 클럭으로 입력되고 VSYNC 신호와 RST 신호와 데이타 인에이블 신호를 입력으로 하는 데이타 인에이블 신호 제어부(11)와, 본래의 HSYNC 신호와 데이타 인에이블 신호 제어부(11)에서 출력된 HSYNC 신호를 입력받아 DE_Mode Sel 신호에 의해서 하나를 선택하여 출력하는 먹스(12)와, 먹스(12)에서 출력된 신호를 받아 LCD 제어신호를 출력하는 LCD 제어부(13)로 이루어진다.
제2도는 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로의 데이타 인에이블 신호 제어부(11)를 상세하게 나타낸 도면이다.
제2도에 도시되어 있듯이 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로의 데이타 인에이블 신호 제어부(11)의 구성은, VSYNC 신호와 RST 신호를 입력으로 하는 게이트(G111)와, MCLK 신호를 클럭(CLK)의 입력으로 하고 게이트(G111)의 출력을 RST단자의 입력으로 하는 31_CNT(111)와, 31_CNT(111)의 출력 A,B,C,D,E,F를 각각 입력 A,B,C,D,E,F로 받는 6B_dec(112)와, 게이트(G111)의 출력을 입력으로 하는 인버터(I111)와, 데이타 인에이블 신호를 SET 단자의 입력으로 받고 인버터(I111)의 출력을 RESET 단자의 입력으로 하는 R/S FF(115)과, 데이타 인에이블 신호를 입력으로 하는 인버터(I112)와, 인버터(I112)의 출력과 R/S FF(115)의 출력을 입력으로 하는 게이트(G116)와, 6B_dec의 OUT 단자출력을 SET 단자의 입력으로 하고 인버터(I111)의 출력을 RESET 단자의 입력으로 하는 R/S FF(113)과, 데이타 인에이블 신호를 SET 단자의 입력으로 하고 인버터(I111)의 출력을 RESET 단자의 입력으로 하는 R/S FF(114)과, MCLK 신호를 클럭의 입력으로 하고 게이트(G116)의 출력을 RST 단자의 입력으로 하는 31_CNT(116)와, 31_CNT(116)의 출력 A,B,C,D,E,F를 각각 입력 A,B,C,D,E,F로 받는 6B_dec(117)와, 6B_dec(117)의 OUT 단자 출력을 SET 단자의 입력으로 받고 데이타 인에이블 신호를 RESET 단자의 입력으로 하는 R/S FF(118)과, R/S FF(113,114)의 OUT 단자 출력을 입력으로 하는 게이트(G112)와, 게이트(G112)의 출력과 데이타 인에이블 신호를 입력으로 하는 게이트(G113)와, 데이타 인에이블 신호와 R/S FF(118)의 OUT 단자출력을 입력으로 하는 게이트(G117)와, 게이트(G113,G117)의 출력을 입력을 하는 게이트(G114)와, 게이트(G114)의 출력과 R/S FF(113)의 OUT 단자출력을 입력으로 하고 OUT 단자의 출력으로 HSYNC 신호와 같은 파형을 출력하는 게이트(G115)로 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로의 작용은 다음과 같다.
제1도에 도시되어 있듯이 HSYNC 신호와 데이타 인에이블 신호가 하나의 핀에 연결되어 이 핀에 HSYNC 신호가 인가되면 DE_Mode Sel이 입력되는 먹스(12) 단자가 하이(high)가 되게하여 먹스(12)의 입력단자 1에 입력된 신호(HSYNC)가 먹스(12)의 출력단자 OUT을 통해 LCD 제어부(13)에 출력되고, 이 핀에 데이타 인에이블 신호가 인가되면 이 신호는 데이타 인에이블 신호 제어부(11)에 입력되며 DE_Mode Sel이 입력되는 먹스(12) 단자가 로우(low)가 되게 하여 먹스(12)의 입력단자 0에 입력된 신호(데이타 인에이블 신로 제어부(11)에서 만들어 출력한 HSYNC)가 먹스(12)의 출력단자 OUT을 통해 LCD 제어부(13)에 출력되어 LCD 제어부(13)에서 이 신호(HSYNC)를 입력하여 LCD 제어 신호를 출력하게 된다. 즉, HSYNC 신호와 데이타 인에이블 신호중에서 어떤 신호가 인가되더라도 먹스(12)의 출력은 HSYNC가 된다.
제2도와 제3도에 도시되어 있듯이, 31_CNT(111,116)는 MCLK를 31까지 카운트하는 곳이다. 6B_dec(112,117)는 31까지 카운트된 값(0011 1111B)에서 MCLK의 한 클럭 크기의 펄스를 발생시키는 곳으로 입력(A,B,C,D,E,F)이 전부 0011 1111B가 들어오면 한 펄스를 띄운다. R/S FF(113,114,115,118)는 R/S Fip Flop으로 SET 단자를 1이 입력되면 OUT 단자가 하이(high)를 유지하고 RESET 단자에 1이 들어오면 OUT 단자가 로우(low)를 유지한다. VSYNC 신호는 LCD 패널(Panel)의 수직동기신호이다. 데이타 인에이블 신호 데이타가 있는 부분에서만 인에이블 되는 신호이다.
31_CNT(111)는 VSYNC 신호의 로우레벨시 리셋된후 하이레벨시부터 카운트한다. 31까지 카운트하면 6B_dec(112)가 31번째 클럭이 입력되었을 때 한펄스만 출력시킨다. 이 펄스가 R/S FF(113)의 SET 단자에 연결되어 VSYNC 신호의 인버트된 신호 하이가 들어오면 113출력을 발생한다. R/S FF(114)는 데이타 인에이블 신호가 입력되면 하이 레벨을 유지하다가 VSYNC 신호의 하이레벨이 들어오면 114출력을 발생하고 이 114출력이 게이트(G112)에서 R/S FF(113)의 출력과 익스크루시브 오아(Exclusive-Or)되어 파형 G112 출력을 발생한다. 이렇게 발생된 출력은 첫 번째 데이타 인에이블 신호가 들어올 때 이 신호 앞에서 더미(dummy) 파형을 형성하고 데이타 인에이블 신호와 논리합하여 첫 번째 들어오는 데이타 인에이블 신호를 이용한 첫 번째 HSYNC 신호와 같은 파형을 형성한다. 그 이후에는 R/S FF(115), 게이트(G116), 31_CNT(116), 6B_dec(117), R/S FF(118), 게이트(G117)들을 이용하여 HSYNC 신호와 같은 파형을 만들고 R/S FF(113)의 출력과 게이트(G114)의 출력을 논리곱하면 최종적으로 게이트(G115)의 출력을 발생한다. 이 게이트(G115)의 출력을 먹스(12)를 통해 LCD 제어부(13 : HSYNC를 이용하여 LCD 드라이브 IC를 제어하는 회로부)에 연결하면 데이타 인에이블 신호를 이용하여 HSYNC 신호 입력시에 제어회로에서 발생하는 신호와 같은 제어신호를 얻을 수 있다.
즉, 31_CNT(111), 6B_dec(112), R/S FF(113,114), 그리고 게이트(G112,G113)는 첫 번째 데이타 인에이블 신호가 들어 왔을 때 첫 번째 HSYNC 신호와 같은 출력을 발생시키는 부분이고, R/S FF(115), 게이트(G116), 31_CNT(116), 6B_dec(117), R/S FF(118), 그리고 게이트(117)는 두 번째 데이타 인에이블 신호부터 VSYNC 신호가 로우될 때(1 플레임이 끝날 때)까지 계속적으로 HSYNC 신호와 같은 출력을 발생시켜 주는 부분이며 게이트(G114)의 논리합은 첫번째 출력과 두번째 이후의 출력을 합해주기 위한 것이다.
이상에서와 같이 이 발명의 실시예에서, 데이타 인에이블 신호의 입력과 HSYNC 신호의 입력을 하나의 핀으로 하고, 데이타 인에이블 신호를 이용하여 HSYNC 신호를 만들어서 데이타 인에이블 신호에 의한 LCD 드라이브 IC를 제어하는 회로부를 사용하지 않고 HSYNC 신호에 의한 LCD 드라이브 IC를 제어하는 회로부만을 사용함으로 게이트 수의 감소 및 회로의 최적화(Optimization)를 실현한 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로를 제공할 수가 있다.
이 발명의 이러한 효과는 XGA용 LCD를 제어하는 모든 분야에서 이용될 수 있다.
Claims (2)
- 데이타 인에이블 신호를 입력받아서 HSYNC 신호를 만들어내는 데이타 인에이블 신호제어부와, 본래의 HSYNC 신호와 데이타 인에이블 신호 제어부에서 출력된 HSYNC 신호를 입력받아 하나를 선택하여 출력하는 먹스와, 먹스에서 입력된 HSYNC 신호를 이용해서 LCD 드라이브 IC를 제어하고 LCD 제어신호를 출력하는 LCD 제어부로 이루어지는 것을 특징으로 하는 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로.
- 제1항에 있어서, 상기한 데이타 인에이블 신호 제어부는 VSYNC 신호와 RST 신호를 입력으로 하는 게이트(G111)와, MCLK 신호를 클럭(CLK)의 입력으로 하고 게이트(G111)의 출력을 RST 단자의 입력으로 하는 31_CNT(111)와, 31_CNT(111)의 출력 A,B,C,D,E,F를 각각 입력 A,B,C,D,E,F로 받는 6B_dec(112)와, 게이트(G111)의 출력을 입력으로 하는 인버터(I111)와, 데이타 인에이블 신호를 SET 단자의 입력으로 받고 인버터(I111)의 출력을 RESET 단자의 입력으로 하는 R/S FF(115)과, 데이타 인에이블 신호를 입력으로 하는 인버터(I112)와, 인버터(I112)의 출력과 R/S FF(115)의 출력을 입력으로 하는 게이트(G116)와, 6B_dec의 OUT 단자출력을 SET 단자의 입력으로 하고 인버터(I111)의 출력을 RESET 단자의 입력으로 하는 R/S FF(113)과, 데이타 인에이블 신호를 SET 단자의 입력으로 하고 인버터(I111)의 출력을 RESET 단자의 입력으로 하는 R/S FF(114)과, MCLK 신호를 클럭의 입력으로 하고 게이트(G116)의 출력을 RST 단자의 입력으로 하는 31_CNT(116)와, 31_CNT(116)의 출력 A,B,C,D,E,F를 각각 입력 A,B,C,D,E,F로 받는 6B_dec(117)와, 6B_dec(117)의 OUT 단자출력을 SET 단자의 입력으로 받고 데이타 인에이블 신호를 RESET 단자의 입력으로 하는 R/S FF(118)과, R/S FF(113,114)의 OUT 단자출력을 입력으로 하는 게이트(G112)와, 게이트(G112)의 출력과 데이타 인에이블 신호를 입력으로 하는 게이트(G113)와, 데이타 인에이블 신호와 R/S FF(118)의 OUT 단자출력을 입력으로 하는 게이트(G117)와, 게이트(G113,117)의 출력을 입력으로 하는 게이트(G114)와, 게이트(G114)의 출력과 R/S FF(113)의 OUT 단자출력을 입력으로 하고 OUT 단자의 출력으로 HSYNC 신호와 같은 파형을 출력하는 게이트(G115)로 이루어지는 것을 특징으로 하는 데이타 인에이블 신호 입력시 LCD 제어신호 출력회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940021197A KR970005937B1 (ko) | 1994-08-26 | 1994-08-26 | 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 |
US08/519,613 US5731798A (en) | 1994-08-26 | 1995-08-25 | Circuit for outputting a liquid crystal display-controlling signal in inputting data enable signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940021197A KR970005937B1 (ko) | 1994-08-26 | 1994-08-26 | 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960008489A KR960008489A (ko) | 1996-03-22 |
KR970005937B1 true KR970005937B1 (ko) | 1997-04-22 |
Family
ID=19391226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940021197A KR970005937B1 (ko) | 1994-08-26 | 1994-08-26 | 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5731798A (ko) |
KR (1) | KR970005937B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100775219B1 (ko) * | 2006-03-10 | 2007-11-12 | 엘지이노텍 주식회사 | 인터페이스 장치 및 인터페이스 방법 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944113A (ja) * | 1995-07-28 | 1997-02-14 | Sony Corp | Lcd駆動用タイミングジェネレータ |
TW326517B (en) * | 1995-12-13 | 1998-02-11 | Samsung Electronics Co Ltd | The timing control device for liquid crystal display |
JP2809180B2 (ja) | 1996-03-22 | 1998-10-08 | 日本電気株式会社 | 液晶表示装置 |
JP2923906B2 (ja) * | 1996-06-07 | 1999-07-26 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
US6791518B2 (en) * | 1997-04-18 | 2004-09-14 | Fujitsu Display Technologies Corporation | Controller and control method for liquid-crystal display panel, and liquid-crystal display device |
JP3432747B2 (ja) * | 1998-07-14 | 2003-08-04 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
JP2001109437A (ja) * | 1999-10-12 | 2001-04-20 | Fujitsu Ltd | 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法 |
US6778170B1 (en) * | 2000-04-07 | 2004-08-17 | Genesis Microchip Inc. | Generating high quality images in a display unit without being affected by error conditions in synchronization signals contained in display signals |
KR20010096878A (ko) * | 2000-04-15 | 2001-11-08 | 변무원 | 수팽창 기능을 가지는 지수용 패킹 |
KR100333969B1 (ko) * | 2000-06-28 | 2002-04-22 | 구본준, 론 위라하디락사 | 멀티 타이밍 컨트롤러를 가지는 액정표시장치 |
KR100330037B1 (ko) * | 2000-07-06 | 2002-03-27 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 구동방법 |
JP3911141B2 (ja) * | 2001-09-18 | 2007-05-09 | 株式会社日立製作所 | 液晶表示装置およびその駆動方法 |
KR100923498B1 (ko) * | 2003-03-06 | 2009-10-27 | 엘지디스플레이 주식회사 | 액티브 매트릭스형 액정표시장치 및 그 구동방법 |
KR101319088B1 (ko) * | 2006-11-30 | 2013-10-17 | 엘지디스플레이 주식회사 | 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치 |
TWI406222B (zh) * | 2009-05-26 | 2013-08-21 | Chunghwa Picture Tubes Ltd | 具有輸出致能控制電路之閘極驅動器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4486779A (en) * | 1982-07-02 | 1984-12-04 | L'Etat Francais, represente par le Ministre des P.T.T. (Centre National d'Et | Apparatus to display graphic messages transmitted by videotext systems |
DE3508321A1 (de) * | 1985-03-06 | 1986-09-11 | CREATEC Gesellschaft für Elektrotechnik mbH, 1000 Berlin | Programmierbare schaltung zur steuerung einer fluessigkristallanzeige |
KR930001466B1 (ko) * | 1990-09-04 | 1993-02-27 | 삼성전자 주식회사 | 비데오 카드의 동기신호 극성 변환회로 |
KR940002290B1 (ko) * | 1991-09-28 | 1994-03-21 | 삼성전관 주식회사 | 평판형 화상 표시장치 |
-
1994
- 1994-08-26 KR KR1019940021197A patent/KR970005937B1/ko not_active IP Right Cessation
-
1995
- 1995-08-25 US US08/519,613 patent/US5731798A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100775219B1 (ko) * | 2006-03-10 | 2007-11-12 | 엘지이노텍 주식회사 | 인터페이스 장치 및 인터페이스 방법 |
Also Published As
Publication number | Publication date |
---|---|
US5731798A (en) | 1998-03-24 |
KR960008489A (ko) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970005937B1 (ko) | 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 | |
KR100859666B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
US5781185A (en) | Display device capable of mode detection and automatic centering | |
KR20020061234A (ko) | 액정 표시 장치의 패널 구동 장치 및 패널 구동 시스템 | |
KR100821016B1 (ko) | 액정 표시 장치 | |
KR100744135B1 (ko) | 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법 | |
KR100494713B1 (ko) | 액정표시장치 | |
KR0142468B1 (ko) | 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 | |
KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
KR100537886B1 (ko) | 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치 | |
KR100433239B1 (ko) | 데이터 전송장치 및 방법과 이를 이용한 액정디스플레이의 구동장치 및 방법 | |
KR0158646B1 (ko) | 액정표시장치의 모드 자동 검출회로 | |
KR100405024B1 (ko) | 2 포트 데이터극성반전기를 가지는 액정표시장치 및 그구동방법 | |
KR100206583B1 (ko) | 액정 표시 장치용 동기신호의 극성 감지회로 | |
JP2785327B2 (ja) | 表示制御装置及びこれを用いる表示装置 | |
KR100319197B1 (ko) | 평판 디스플레이 장치 | |
KR100480559B1 (ko) | 색블링킹기능을구비한문자표시장치 | |
KR19990066406A (ko) | 액정표시장치 구동에 필요한 제어신호 생성장치 | |
KR100619161B1 (ko) | 액정표시장치의 구동회로 | |
KR910008976Y1 (ko) | 프로그램 가능한 톤 제너레이터 | |
KR100429394B1 (ko) | 액정표시소자의 자동 모드 검출 회로 | |
KR200274435Y1 (ko) | 로우 이엠아이를 위한 트랜지션 디펜던트 데이타 인버젼프레임 인버젼 구동 회로 | |
KR100200345B1 (ko) | 수직 동기 신호의 극성 판별 및 정극성 신호 발생 장치 | |
KR970071443A (ko) | 액정표시장치의 출력인에이블 신호 발생회로 | |
SU805402A1 (ru) | Устройство дл отображени гра-фичЕСКОй иНфОРМАции HA эКРАНЕэлЕКТРОННО-лучЕВОй ТРубКи |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 17 |
|
EXPY | Expiration of term |