KR101319088B1 - 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치 - Google Patents

평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치 Download PDF

Info

Publication number
KR101319088B1
KR101319088B1 KR1020060119911A KR20060119911A KR101319088B1 KR 101319088 B1 KR101319088 B1 KR 101319088B1 KR 1020060119911 A KR1020060119911 A KR 1020060119911A KR 20060119911 A KR20060119911 A KR 20060119911A KR 101319088 B1 KR101319088 B1 KR 101319088B1
Authority
KR
South Korea
Prior art keywords
signal
timing signal
unit
timing
pseudo
Prior art date
Application number
KR1020060119911A
Other languages
English (en)
Other versions
KR20080049397A (ko
Inventor
김진성
김민기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119911A priority Critical patent/KR101319088B1/ko
Publication of KR20080049397A publication Critical patent/KR20080049397A/ko
Application granted granted Critical
Publication of KR101319088B1 publication Critical patent/KR101319088B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery

Abstract

평판 표시 장치의 신뢰성을 향상시킬 수 있는 화상 모드 제어기가 개시된다.
화상 모드 제어기는, 화소 데이터들의 전송 구간을 지시하는 제1 타이밍 신호 및 상기 화소 데이터들 각각의 전송 시간을 지시하는 제2 타이밍 신호를 입력하는 입력부; 상기 제1 타이밍 신호로서 사용될 의사 타이밍 신호를 발생하는 의사 타이밍 신호 발생부; 상기 제1 타이밍 신호 및 상기 의사 타이밍 신호를 선택적으로 출력하여 비디오 화상 모드 및 블랙 화상 모드가 지정되게 하는 선택부; 및 상기 입력부로부터의 제1 타이밍 신호의 존재 여부 및 상기 제2 타이밍 신호의 주기 변화 여부에 근거하여 상기 선택부의 선택 동작을 제어하는 선택 제어부를 구비한다.
Figure R1020060119911
블랙 화상, 비디오 화상, 의사 인에이블 신호, 이상 화상, 무신호, 변동.

Description

평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시 장치{Picture Mode Controller for Flat Panel and Flat Panel Display Device Including the same}

도 1 은 본 발명의 실시 예에 따른 화상 모드 제어기를 포함하는 액정 표시 장치를 설명하는 블럭도이다.

도 2 는 도 1에 도시된 신호 복원부를 상세하게 설명하는 상세 블럭도이다.

도 3 은 도 2에 도시된 기준 인에이블 신호 발생기를 상세하게 설명하는 상세 블럭도이다.

도 4 는 도 1에 도시된 의사 인에이블 신호 발생부를 상세하게 설명하는 상세 블럭도이다.

도 5 는 도 1에 도시된 비정상 클럭 검출부를 상세하게 설명하는 상세 블럭도이다.

도 6 은 도 1에 도시된 무신호 검출부를 상세하게 설명하는 상세 블럭도이다.

≪도면의 주요부분에 대한 간단한 설명≫

10 : 액정 패널 12 : 게이트 드라이버

14 : 데이터 드라이버 16 : 타이밍 컨트롤러

18 : 화상 모드 제어기 20 : 신호 복원부

22 : 의사 인에이블 신호 발생부 24 : 제1 선택기

26 : 비정상 클럭 검출부 28 : 무신호 검출부

본 발명은 평판 패널 상에 화상을 표시하는 평판 표시 장치에 관한 것으로, 특히 평판 패널 상에 비디오 화상 및 블랙 화상이 선택적으로 표시되게 하는 화상 모드 제어기와 그를 포함하는 평판 표시 장치 및 그 구동 방법에 관한 것이다.

통상의 액정 패널, 플라즈마 표시 패널 및 전계-발광 표시 패널 등과 같은 평판 패널(Flat Panel)은 스캔 라인(게이트 라인)들 및 데이터 라인들에 의하여 구분된 단위 영역들 각각에 형성된 화소들이 포함한다. 이에 따라, 평판 패널은 두께를 얇게 하면서도 화면의 사이즈를 한계 이상으로 크게 할 수 있다. 실제로, 평판 패널은 기존의 표시 소자인 음극선관에 비하여 현저하게 얇은 두께를 가지면서도 큰 화면을 제공하고 있다. 나아가, 평판 패널은 화상 표시 장치의 슬림화 및 경량화를 가능케 한다.

이러한 평판 패널 상에 표시될 화상에 해당하는 비디오 데이터는 비디오 소스(예를 들면, 컴퓨터 시스템의 그래픽 카드 또는 텔레비전 수신기의 영상 복조부) 로부터 화소 데이터 스트림 형태로 평판 표시 장치에 공급된다. 이러한 스트림 형태의 비디오 데이터와 함께 데이터 클럭(Data Clock) 및 데이터 인에이블(Data Enable)신호 등과 같은 타이밍 신호들도 전송된다. 이들 타이밍 신호들은 화소 데이터의 주기 및 화소 데이터의 존재 구간 등을 지시하여 평판 표시 장치가 비디오 데이터를 정확하게 수신할 수 있게 한다.

비디오 소스가 초기화되지 않은 초기 부팅(Booting) 시, 타이밍 신호들 중 일부는 일정한 기간 동안 발생되지 않거나 나머지는 비디오 데이터의 타이밍과 일치되지 않는 상태로(즉, 비정상적인 형태로) 발생될 수 있다. 실제로, 데이터 인에이블 신호는 초기 부팅 기간 동안에, 데이터 인에이블 신호는 발생되지 않는 반면에 데이터 클럭은 그 주기가 비디오 데이터의 타이밍과 일치되지 않는 상태(즉, 비정상적인 형태로) 발생된다. 일부 타이밍 신호의 결여는 평판 표시 장치로 하여금 비디오 데이터를 정확하게 수신할 수 없게 한다. 이로 인하여, 평판 패널 상에는 원래의 화상과는 전혀 다른 비정상적인 화상이 표시될 수밖에 없다.

또한, 평판 패널에 표시될 화상의 해상도 모드가 변경되는 경우에도, 타이밍 신호들은 일시적으로 비디오 데이터과 일치되지 않는 비정상적인 형태로 가지게 된다. 실제로, 데이터 인에이블 신호 및 데이터 클럭 모두가 일시적으로 비디오 데이터의 타이밍과 일치되지 않게 된다. 이러한 비정상적인 타이밍 신호들은 평판 표시 장치로 하여금 비디오 데이터를 정확하게 수신할 수 없게 한다. 이로 인하여, 평판 패널 상에는 원래의 화상과는 전혀 다른 비정상적인 화상이 표시될 수밖에 없다.

나아가, 비디오 데이터와 함께 전송되는 타이밍 신호들은 비디오 소스로부터 평판 표시 장치 쪽으로 전송되는 도중에 잡음의 영향을 받아 왜곡될 수 있다. 타이밍 신호의 왜곡으로 인하여, 평판 표시 장치가 비디오 데이터를 정확하게 수신할 수 없게 한다. 이로 인하여, 평판 표시 패널 상에는 원래의 화상과는 전혀 다른 비정상적인 화상이 표시될 수 있다.

이와 같은 비정상적인 화상의 표시를 방지하기 위하여, 기존의 평판 표시 장치에는 블랙 화상을 표시하는 방안이 사용되고 있다. 블랙 화상의 표시 방안에 따르면, 비디오 소스로부터의 타이밍 신호들 중 데이터 인에이블 신호의 존재 여부에 따라 수신된 데이터 인에이블 신호 또는 의사 인에이블 신호에 근거하여 비디오 데이터의 수신 및 액정 패널의 구동이 진행되게 한다. 다시 말하여, 데이터 인에이블 신호가 수신되는 경우에는 수신된 데이터 인에이블 신호에 근거하여 화상의 표시가 진행된다. 반면, 데이터 인에이블 신호가 수신되지 않는 경우에는 의사 인에이블 신호에 근거하여 블랙 화상의 표시가 진행된다.

이렇게 일부 타이밍 신호의 존재 여부에 의존하여 비디오 화상과 블랙 화상의 표시가 선택적으로 수행되기 때문에, 화상의 해상도 모드가 변경되는 경우에 평판 패널에는 비정상적인 화상이 표시될 수밖에 없다. 이에 더하여, 타이밍 신호들(특히, 데이터 인에이블 신호)이 잡음으로 인하여 왜곡되는 경우에도, 평판 패널에는 비정상적인 화상이 표시될 수 있다. 이러한 비정상적인 화상은 평판 표시 장치의 신뢰성을 크게 떨어뜨리는 원인으로 작용하고 있다.

본 발명의 목적은 평판 표시 장치의 신뢰성을 향상시킬 수 있는 화상 모드 제어기를 제공함에 있다.

본 발명의 다른 목적은 비정상적인 화상의 표시를 방지할 수 있는 평판 표시 장치 및 그 구동 방법을 제공함에 있다.

본 발명의 또 다른 목적은 타이밍 신호가 왜곡되더라도 화상의 정상적인 표시를 가능하게 하는 평판 표시 장치 및 그 구동 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 일면의 실시 예에 따른 화상 모드 제어기는, 화소 데이터들의 전송 구간을 지시하는 제1 타이밍 신호 및 상기 화소 데이터들 각각의 전송 시간을 지시하는 제2 타이밍 신호를 입력하는 입력부; 상기 제1 타이밍 신호로서 사용될 제1 의사 타이밍 신호를 발생하는 제1 의사 타이밍 신호 발생부; 상기 제1 타이밍 신호 및 상기 제1 의사 타이밍 신호를 선택적으로 출력하여 비디오 화상 모드 및 블랙 화상 모드가 지정되게 하는 제1 선택부; 및 상기 입력부로부터의 제1 타이밍 신호의 존재 여부 및 상기 제2 타이밍 신호의 주기 변화 여부에 근거하여 상기 제1 선택부의 선택 동작을 제어하는 선택 제어부를 구비한다.

상기의 선택 제어부는 상기 제1 타이밍 신호가 수신됨과 아울러 상기 제2 타이밍 신호의 주기가 일정하게 유지되는 경우에 상기 제1 타이밍 신호가 출력되게 상기 제1 선택부를 제어한다.

상기의 선택 제어부가, 상기 입력부로부터 상기 제1 타이밍 신호의 수신 여부를 검출하는 무 신호 검출부; 상기 입력부로부터의 상기 제2 타이밍 신호의 주기 변화 여부를 검출하는 비정상 신호 검출부; 및 상기 무 신호 검출부 및 상기 비정상 신호 검출부의 출력 신호들을 합성하여 그 합성된 신호를 선택 신호로서 상기 제1 선택부에 공급하는 신호 합성부를 구비할 수 있다.

상기의 비정상 신호 검출부가, 상기 제2 타이밍 신호에 대응하는 제2 의사 타이밍 신호를 발생하는 제2 의사 타이밍 신호 발생부; 및 상기 입력부로부터의 상기 제2 타이밍 신호와 상기 제2 의사 타이밍 신호 발생부로부터의 상기 제2 의사 타이밍 신호와 주기를 비교하여 비교 결과에 따라 다른 논리 값을 가지는 타이밍 모니터링 신호를 상기 신호 합성부에 공급하는 제1 비교부를 구비할 것이다.

상기의 타이밍 모니터링 신호는 상기 제2 타이밍 신호와 상기 제2 의사 타이밍 신호의 주기가 일치하지 않는 경우에 특정 논리를 그리고 상기 타이밍 신호와 상기 제2 의사 타이밍 신호의 주기가 일치하는 경우에는 기저 논리를 각각 가질 것이다.

상기의 비정상 신호 검출부는, 상기 제1 비교기와 상기 신호 합성부 사이에 접속되어 상기 제2 타이밍 신호와 상기 제2 의사 타이밍 신호의 주기가 일정한 기간 이상 지속적으로 다른 경우에 상기 타이밍 모니터링 신호가 상기 특정논리를 가지게 제1 타임 카운터를 추가로 구비할 수 있다.

상기의 제1 타임 카운터가 상기 제2 의사 타이밍 신호 발생부로부터의 상기 제2 의사 타이밍 신호를 이용하여 상기 일정한 기간을 카운트할 것이다.

상기 비정상 신호 검출부가 상기 입력부로부터 상기 제1 비교기 쪽으로 공급될 상기 제1 타이밍 신호를 주파수 분주하는 분주기를 추가로 구비할 수도 있다.

상기의 분주기의 주파수 분주비 및 상기의 제2 의사 타이밍 신호 발생부의 발진 주파수 중 어느 하나가 화상의 해상도에 따라 변경될 수 있다.

상기의 비정상 신호 검출부는, 상기 타임 카운터로부터의 상기 타이밍 모니터링 신호의 논리 값에 응답하여 상기 입력부로부터의 상기 제2 타이밍 신호 및 상기 제2 의사 타이밍 신호 발생부로부터의 상기 제2 의사 타이밍 신호를 선택적으로 출력하는 제2 선택부를 추가로 구비할 수 있다.

상기의 선택 제어부가, 상기 무 신호 검출부에 의하여 상기 제1 타이밍 신호가 일정한 기간 이상 지속적을 검출되지 않을 경우에 상기 무 신호 검출부의 출력을 상기 신호 합성부 쪽으로 전달하는 제2 타임 카운터를 추가로 구비할 수도 있다.

상기 신호 합성부가, 상기 무 신호 검출부 및 상기 비정상 신호 검출부의 출력 신호들을 논리 합 연산하는 제1 논리 소자를 구비할 것이다.

상기의 화상 모드 제어기는, 상기 입력부로부터 상기 제1 선택부로 공급될 상기 제1 타이밍 신호를 복원하는 신호 복원부를 추가로 구비할 수 있다.

상기의 신호 복원부가, 상기 입력부로부터의 제2 타이밍 신호를 이용하여 상기 제1 타이밍 신호의 인에이블 구간을 카운트하는 제3 타임 카운터; 및 상기 입력부로부터의 상기 제1 타이밍 신호 및 상기 제3 타임 카운터의 출력 신호를 이용하 여 상기 제1 타이밍 신호와 동기된 기준 타이밍 신호를 발생하여 복원된 제1 타이밍 신호로서 상기 제1 선택부에 공급하는 논리 조합 소자를 구비한다.

상기의 신호 복원부는, 상기 입력부로부터의 상기 제2 타이밍 신호를 이용하여 상기 제1 타이밍 신호의 디스에이블 구간의 일부를 카운트하는 제4 타임 카운터; 및 상기 제3 및 제4 타임 카운터와 상기 제1 논리 조합 소자의 사이에 접속되어 상기 제3 및 제4 타임 카운터들의 출력 신호들을 논리 조합하고 그 논리 조합된 신호를 상기 제1 논리 조합 소자에 공급하는 제2 논리 조합 소자를 추가로 구비할 수 있다.

상기의 제1 논리 조합 소자가 상기 제1 타이밍 신호의 특정 에지에 응답하여 상기 기준 타이밍 신호를 세트한 후 상기 제2 논리 조합 소자의 출력 신호에 응답하여 상기 기준 타이밍 신호를 리세트하는 동기식 기억 소자를 구비할 것이다.

상기의 제2 논리 조합 소자가 상기 제3 타임 카운터로부터의 출력 신호의 특정 논리에 응답하여 상기 동기식 기억 소자에 공급될 신호를 세트한 후 상기 제4 타임 카운터의 출력 신호의 특정 논리에 응답하여 상기 동기식 기억 소자에 공급될 신호를 리세트하는 논리식 기억 소자를 구비할 것이다.

상기의 제3 타임 카운터가 상기 동기식 기억 소자로부터의 상기 기준 타이밍 신호에 응답하여 카운트 동작을 수행하고, 상기 제4 타임 카운터가 상기 논리식 기억 소자의 출력 신호에 응답하여 카운트 동작을 수행하는 것이 바람직하다.

상기 동기식 기억 소자가 플립 플롭을 구비하고, 상기 논리식 기억 소자가 래치를 구비하는 것이 바람직하다.

상기의 제1 및 제2 타이밍 신호가 각각 데이터 인에이블 신호 및 데이터 클럭에 대응할 것이다.

본 발명의 다른 일면의 실시 예에 따른 평판 표시 장치는, 평판 패널; 화소 데이터 스트림, 상기 화소 데이터 스트림에 포함된 화소 데이터들의 전송 구간을 지시하는 제1 타이밍 신호, 및 상기 화소 데이터들 각각의 전송 시간을 지시하는 제2 타이밍 신호를 입력하는 입력부; 상기 입력부로부터의 상기 화소 데이터 스트림과 제1 및 제2 타이밍 신호를 이용하여 상기 평판 패널을 구동하여 상기 화소 데이터 스트림에 해당하는 화상을 표시하는 구동 회로; 상기 제1 타이밍 신호에 대응하는 의사 타이밍 신호를 발생하는 의사 타이밍 신호 발생부; 상기 입력부로부터의 상기 제1 타이밍 신호 및 상기 제1 의사 타이밍 신호를 선택적으로 상기 구동 회로에 공급하여 상기 비디오 데이터 스트림에 해당하는 비디오 화상 및 블랙 화상이 선택적으로 상기 평판 패널 상에 표시되게 하는 선택부; 및 상기 입력부로부터의 제1 타이밍 신호의 존재 여부 및 상기 제2 타이밍 신호의 주기 변화 여부에 근거하여 상기 선택부의 선택 동작을 제어하는 선택 제어부를 구비한다.

상기의 평판 표시 장치는 상기 입력부로부터 상기 선택부로 공급될 상기 제1 타이밍 신호를 복원하는 신호 복원부를 추가로 구비할 수 있다.

상기의 평판 패널이 액정 패널을 구비할 것이다.

본 발명의 또 다른 일면의 실시 예에 따른 평판 표시 장치의 구동 방법은, 화소 데이터 스트림, 상기 화소 데이터 스트림에 포함된 화소 데이터들의 전송 구간을 지시하는 제1 타이밍 신호, 및 상기 화소 데이터들 각각의 전송 시간을 지시 하는 제2 타이밍 신호를 입력하는 입력부; 평판 패널; 상기 입력부로부터의 상기 화소 데이터 스트림과 제1 및 제2 타이밍 신호를 이용하여 상기 평판 패널을 구동하여 상기 화소 데이터 스트림에 해당하는 화상을 표시하는 구동 회로; 및 상기 제1 타이밍 신호에 대응하는 의사 타이밍 신호를 발생하는 의사 타이밍 신호 발생부를 구비하는 평판 표시 장치에 관한 것이다. 상기의 구동 방법은, 상기 입력부로부터 상기 제1 타이밍 신호의 수신 여부를 검출하는 단계; 상기 입력부로부터의 상기 제2 타이밍 신호의 주기 변동 여부를 검출하는 단계; 및 상기 제1 타이밍 신호의 수신 여부 및 상기 제2 타이밍 신호의 주기 변동 여부에 따라 상기 입력부로부터의 제1 타이밍 신호 및 상기 의사 타이밍 신호를 선택적으로 상기 구동 회로에 공급하여 상기 비디오 데이터 스트림에 해당하는 비디오 화상 및 블랙 화상이 선택적으로 상기 평판 패널 상에 표시되게 하는 단계를 포함한다.

상기의 제1 타이밍 신호의 절환 단계는, 상기 제1 타이밍 신호가 수신됨과 아울러 상기 제2 타이밍 신호의 주기가 일정하게 유지되는 경우에 상기 제1 타이밍 신호가 상기 구동 회로에 공급하여 상기 비디오 화상이 상기 평판 패널 상에 표시되게 하는 단계를 포함한다.

상기의 제1 타이밍 신호의 공급 단계는 상기 입력부로부터 상기 구동 회로로 공급될 상기 제1 타이밍 신호의 파형을 복원하는 단계를 포함하는 것이 바람직하다.

상기 목적 외에 본 발명의 다른 목적들, 다른 특징들 및 다른 이점들은 첨부한 도면과 결부된 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시 예가 첨부된 도면들과 결부되어 상세하게 설명될 것이다.

도 1은 본 발명의 실시 예에 따른 화상 모드 제어기가 포함된 액정 표시 장치를 개략적으로 설명하는 블럭도이다. 도 1에 도시된 액정 표시 장치가 실시 예로서 설명되더라도, 본 발명이 속하는 기술에 대한 통상의 지식을 가진 자라면 본 발명의 사상 및 범위를 일탈하지 않으면서 다양한 형태로 변형 또는 변경할 수 있음을 알 수 있을 것이다. 예를 들면, 플라즈마 표시 장치 및 전계-발광 표시 장치에도 본 발명이 적용될 수 있을 것이다.

도 1을 참조하면, 액정 표시 장치는 액정 패널(10) 상의 다수의 게이트 라인(GL1~GLn)에 접속된 게이트 드라이버(12) 및 액정 패널(10) 상의 다수의 데이터 라인(DL1~DLm)에 접속된 데이터 드라이버(14)를 구비한다. 다수의 게이트 라인(GL1~GLn) 및 다수의 데이터 라인(DL1~DLm)은 서로 교차하게끔 액정 패널(10) 상에 형성되어 다수의 화소 영역이 구분되게 한다. 다수의 화소 영역 각각에는 화소가 형성된다.

액정 패널(10) 상의 화소들 각각은, 대응하는 데이터 라인(DL)과 공통 전압 라인(도시하지 않음) 사이에 직렬 접속된 박막 트랜지스터(도시하지 않음) 및 액정 셀(도시하지 않음)을 구비한다. 박막 트랜지스터는 대응하는 게이트 라인(GL) 상의 스캔 신호에 응답하여 대응하는 데이터 라인(DL)으로부터 대응하는 액정 셀에 공급될 화소 구동 신호를 절환한다. 대응하는 박막 트랜지스터가 턴-온(Turn-on)된 때에, 액정 셀은 대응하는 데이터 라인(DL)으로부터의 화소 구동 신호를 충전한 다. 액정 셀은 충전된 화소 구동 신호를 대응하는 박막 트랜지스터가 다시 턴-온 될 때까지 유지한다. 액정 셀은 화소 구동 신호와 공통 전압과의 전위 차에 따라 광 투과량을 조절하여 화상이 액정 패널(10) 상에 표시되게 한다.

게이트 드라이버(12)는 1 프레임 동안 다수의 게이트 라인(GL1~GLn)을 순차적으로 일정한 기간(예를 들면, 하나의 수평 동기 신호의 기간)만큼씩 인에이블(Enable) 시킨다. 이를 위하여, 게이트 드라이버(12)는 수평 동기 신호의 주기마다 순차적으로 쉬프트(Shift) 되는 인에이블 펄스를 서로 배타적으로 가지는 다수의 스캔 신호를 발생한다. 다수의 스캔 신호 각각에 포함된 게이트 인에이블 펄스는 수평 동기 신호의 기간과 동일한 폭을 가진다. 다수의 스캔 신호 각각에 포함된 인에이블 펄스는 프레임 주기마다 한번 씩 발생 된다. 이러한 다수의 스캔 신호를 발생하기 위하여, 게이트 드라이버(12)는 타이밍 컨트롤러(16)로부터의 게이트 제어 신호들(GCS)에 응답한다. 게이트 제어 신호들(GCS)에는 게이트 스타트 펄스 및 게이트 클럭이 포함된다. 게이트 스타트 펄스는 프레임 기간의 시작 시점으로부터 하나의 수평 동기 신호의 기간에 해당하는 특정 논리(예를 들면, 하이 논리)의 펄스를 가진다. 게이트 클럭은 수평 동기 신호와 동일한 주기를 가진다.

데이터 드라이버(14)는 다수의 게이트 라인(GL1~GLn) 중 어느 하나가 인에이블 될 때마다 데이터 라인(DL1~DLm)의 수에 해당하는 (즉, 1 게이트 라인에 배열된 화소들의 수에 해당하는) 화소 구동 신호들을 발생한다. 1 라인 분의 화소 구동 신호들 각각은 대응하는 데이터 라인(DL)을 경유하여 액정 패널(10) 상의 대응하는 화소(즉, 액정 셀)에 공급된다. 1 라인 분의 화소 구동 신호를 발생하기 위하여, 데이터 드라이버(14)는 스캔 신호에 포함된 인에이블 펄스의 기간마다 1 라인 분의 화소 데이터를 순차적으로 입력한다. 데이터 드라이버(14)는 그 순차 입력된 1 라인 분의 화소 데이터를 동시에 아날로그 형태의 화소 구동 신호로 변환한다. 화소 데이터의 입력 및 화소 구동 신호들의 출력을 위하여, 데이터 드라이버(14)는 타이밍 컨트롤러(16)로부터의 데이터 제어 신호들(DCS)에 응답한다.

게이트 드라이버(12) 및 데이터 드라이버(14)를 제어하기 위하여, 타이밍 컨트롤러(16)는 도시하지 않은 외부의 비디오 데이터 소스(예를 들면, 텔레비전 수신기의 영상신호 복조부 또는 컴퓨터 시스템의 그래픽 카드)로부터 타이밍 신호들에 응답한다. 외부의 비디오 데이터 소스에서 공급되는 타이밍 신호들에는 데이터 인에이블 신호(DE), 데이터 클럭(DCLK), 수평 동기 신호(Hsync) 및 수직 동기 신호(Vsync) 등이 포함된다. 타이밍 컨트롤러(16)는 타이밍 신호들을 이용하여 게이트 드라이버(12)가 매 프레임마다 액정 패널(10) 상의 다수의 게이트 라인(GL1~GLn)이 순차적으로 스캔되게 하는 다수의 스캔 신호를 발생하는데 필요한 게이트 제어 신호들(GCS)을 생성한다. 또한, 타이밍 컨트롤러(16)는 데이터 드라이버(12)로 하여금 게이트 라인(GL)이 인에이블 되는 주기마다 1 라인 분의 화소 데이터를 순차적으로 입력하고 그 순차 입력된 1 라인 분의 화소 데이터를 아날로그 형태의 화소 구동 신호로 변환 및 출력하게 하는데 필요한 데이터 제어 신호들(DCS)을 발생한다. 나아가, 타이밍 컨트롤러(16)는 비디오 데이터 소스로부터 프레임 단위(1장의 화상 단위)로 구분된 화소 데이터 스트림(VDi)을 입력한다. 타이밍 컨트롤러(16)는 화소 데이터 스트림(VDi)을 1라인 분씩 화소 데이터(VDd)로 구분하고 그 구분된 1라인 분씩의 화소 데이터(VDd)를 데이터 드라이버(14)에 공급한다.

도 1의 액정 표시 장치는 외부의 비디오 소스와 타이밍 컨트롤러(16) 사이에 접속되는 화상 모드 제어기(18)를 구비한다. 화상 모드 제어기(18)는, 외부의 비디오 소스로부터 데이터 인에이블 신호(EDE) 및 데이터 클럭(DCLK)이 정상적으로 수신되는가에 따라, 타이밍 컨트롤러(16)로 하여금 비디오 데이터에 해당하는 화상 또는 블랙 화상의 표시를 수행하게 한다. 데이터 인에이블 신호(EDE) 및 데이터 클럭(DCLK)가 정상적으로 수신되는 경우, 화상 모드 제어기(18)는 수신된 데이터 인에이블 신호(EDE) 및 데이터 클럭(DCLK)을 내부 데이터 인에이블 신호(IDE) 및 내부 데이터 클럭(ICLK)로서 타이밍 컨트롤러(16)에 공급하여 타이밍 컨트롤러(16)로 하여금 비디오 데이터에 해당하는 비디오 화상의 표시를 수행하게 한다. 이와는 달리, 데이터 인에이블 신호(EDE)가 수신되지 않거나 또는 데이터 클럭(DCLK)이 정상적으로 수신되지 않은 경우에는, 화상 모드 제어기(18)는 데이터 인에이블 신호(EDE) 대신에 의사 인에이블 신호(PDE)를 내부 데이터 인에이블 신호(IDE)로서 타이밍 컨트롤러(16)에 공급하여 타이밍 컨트롤러(16)로 하여금 블랙 화상의 표시를 수행하게 한다. 특히, 데이터 클럭(DCLK)이 정상적으로 수신되는 경우에는, 데이터 클럭(DCLK) 대신에 의사 데이터 클럭(PCLK)이 의사 인에이블 신호(PDE)와 함께 내부 데이터 클럭(ICLK) 및 내부 데이터 인에이블 신호(IDE)로서 타이밍 컨트롤러(16)에 공급된다.

화상 모드 제어기(18)는 신호 복원부(20)로부터의 복원된 데이터 인에이블 신호(GDE) 및 의사 인에이블 신호 발생부(22)로부터의 의사 인에이블 신호(PDE)를 입력하는 제1 선택기(24)를 구비한다. 신호 복원부(20)는 외부의 비디오 소스로부터의 데이터 인에이블 신호(EDE)를 원래의 상태로 복원하여 그 복원된 데이터 인에이블 신호(GDE)를 제1 선택기(24)에 공급한다. 신호 복원부(20)에 입력되는 데이터 인에이블 신호(EDE)는 잡음의 영향으로 인하여 인에이블 주기가 변경될 수 있다. 신호 복원부(20)는 데이터 인에이블 신호(EDE)의 변경된 인에이블 주기가 원래의 해상도에 해당하는 인에이블 주기를 가지게끔 데이터 인에이블 신호(EDE)를 복원하여 복원된 데이터 인에이블 신호(GDE)를 발생한다. 의사 인에이블 신호 발생부(22)는 일정한 인에이블 주기의 의사 인에이블 신호(PDE)를 발생한다. 제1 선택기(24)는 신호 복원부(20)로부터의 복원된 데이터 인에이블 신호(GDE) 또는 의사 인에이블 신호 발생부(22)로부터의 의사 인에이블 신호(PDE)를 내부 데이터 인에이블 신호(IDE)로서 타이밍 컨트롤러(16)에 공급한다. 복원된 데이터 인에이블 신호(GDE)를 포함하는 내부 데이터 인에이블 신호(IDE)가 타이밍 컨트롤러(16)에 공급되면, 타이밍 컨트롤러(16)는 비디오 데이터에 해당하는 비디오 화상이 액정 패널(10) 상에 표시되게끔 게이트 드라이버(12) 및 데이터 드라이버(14)를 제어한다. 반대로, 의사 인에이블 신호(PDE)를 포함하는 내부 데이터 인에이블 신호(IDE)가 타이밍 컨트롤러(16)에 공급되는 경우, 타이밍 컨트롤러(16)은 블랙 화상이 액정 패널(10) 상에 표시되게끔 게이트 드라이버(12) 및 데이터 드라이버(14)를 제어한다. 블랙 화상을 액정 패널(10) 상에 표시하기 위한 다른 방법으로, 타이밍 컨트롤러(16)는 의사 인에이블 신호(PDE)를 포함하는 내부 데이터 인에이블 신호(IDE) 에 응답하여 도시하지 않은 백 라이트 유닛을 턴-오프 시킬 수도 있다.

화상 모드 제어기(18)에는, 비정상 클럭 검출부(26) 및 제1 선택기(24) 사이에 접속된 무신호 검출부(28)가 포함된다. 비정상 검출부(26)는 외부의 비디오 소스로부터의 데이터 클럭(DCLK)이 정상적인 주기를 가지는가를 검출한다. 비정상 클럭 검출부(26)에 입력되는 데이터 클럭(DCLK)의 주기는 외부의 비디오 소스의 초기 부팅 시 또는 화상의 해상도 모드가 변경되는 경우에 일시적으로 변하게 된다. 데이터 클럭(DCLK)의 주기가 변하는 경우, 타이밍 컨트롤러(16)가 비디오 데이터(VDi)를 정확하게 수신할 수 없기 때문에, 비디오 데이터(VDi)에 해당하는 화상이 정상적으로 액정 패널(10) 상에 표시될 수 없다. 데이터 클럭(DCLK)이 정상적인 주기를 가지는 경우, 비정상 클럭 검출부(26)은 수신된 데이터 클럭(DCLK)를 내부 데이터 클럭(ICLK)으로서 타이밍 컨트롤러(16)에 공급함과 아울러 기저 논리(예를 들면, 로우 논리)의 클럭 모니터링 신호(CMS)를 무신호 검출부(28)에 공급한다. 반대로, 데이터 클럭(DCLK)이 정상적인 주기와 다른 주기를 가지면, 비정상 클럭 검출부(26)는 데이터 클럭(DCLK) 대신 의사 데이터 클럭을 내부 데이터 클럭(ICLK)으로서 타이밍 컨트롤러(16)에 공급함과 동시에 특정 논리(예를 들면, 하이 논리)의 클럭 모니터링 신호(CMS)를 무신호 검출부(28)에 공급한다. 무신호 검출부(28)는 외부의 비디오 소스로부터 데이터 인에이블 신호(EDE)가 입력되고 있는가의 여부를 검출한다. 이 데이터 인에이블 신호(EDE)의 수신 여부와 비정상 클럭 검출부(26)로부터의 클럭 모니터링 신호(CMS)의 논리 값에 근거하여, 무신호 검출부(28)는 제1 선택기(24)의 선택 동작을 제어하기 위한 선택 제어 신호(SMS)를 발 생한다. 무신호 검출부(28)에서 출력되는 선택 제어 신호(SMS)는 데이터 인에이블 신호(EDE)가 수신되지 않거나 비정상적인 주기의 데이터 클럭(DCLK)이 비정상 클럭 검출부(26)에 입력되는 경우(즉, 클럭 모니터링 신호(CMS)가 특정 논리를 가지는 경우)에 특정 논리(예를 들면, 하이 논리)를 가진다. 특정 논리의 선택 제어 신호(SMS)에 응답하는 제1 선택기(24)는 의사 인에이블 신호 발생부(22)로부터의 의사 인에이블 신호(PDE)를 내부 인에이블 신호(IDE)로서 타이밍 컨트롤러(16)에 공급한다. 반대로, 데이터 인에이블 신호(EDE)가 수신됨과 아울러 정상적인 주기의 데이터 클럭(DCLK)이 비정상 클럭 검출부(26)에 입력되는 경우(즉, 클럭 모니터링 신호(CMS)가 기저 논리를 가지는 경우), 무신호 검출부(SMS)에서 출력되는 선택 제어 신호(SMS)는 기저 논리(예를 들면, 로우 논리)를 가진다. 기저 논리의 선택 제어 신호(SMS)에 의하여, 제1 선택기(24)는 신호 복원부(20)로부터의 복원된 데이터 인에이블 신호(GDE)를 내부 인에이블 신호(IDE)로서 타이밍 컨트롤러(16)에 공급한다.

이상과 같이, 화상 모드 제어기(18)는 데이터 인에이블 신호(EDE)의 수신 여부 뿐만 아니라 데이터 클럭(DCLK)의 주기 변화에 근거하여 외부의 데이터 인에이블 신호(EDE) 및 외부 데이터 클럭(DCLK)와 같은 수신된 타이밍 신호들과 의사 인에이블 신호(PDE) 및 의사 데이터 클럭(PCLK)와 같은 의사 타이밍 신호를 선택적으로 출력한다. 이러한 화상 모드 제어기(18)를 포함하는 액정 표시 장치는 비디오 데이터에 해당하는 비디오 화상 및 블랙 화상만이 타이밍 신호들의 수신 상태에 따라 교번적으로 액정 패널 상에 표시된다. 이에 따라, 본 발명에 따른 액정 표시 장치에서는 이상 화상이 표시되는 현상이 발생되지 않게 된다. 이 결과, 본 발명에 따른 화상 모드 제어기 및 그를 포함한 액정 표시 장치의 신뢰성이 향상될 수 있다.

도 2는 도 1에 도시된 신호 복원부(20)를 상세하게 설명하는 상세 블럭도이다. 도 2의 신호 복원부(20)는 외부의 비디오 소스로부터의 데이터 인에이블 신호(EDE)를 입력하는 기준 인에이블 신호 발생기(30), 제2 선택기(32) 및 제1 신호 비교기(34)를 구비한다. 기준 인에이블 신호 발생기(30)는 외부의 비디오 소스로부터의 데이터 인에이블 신호(EDE)에 동기된 기준 인에이블 신호(RDE)를 발생한다. 이를 위하여, 화상의 해상도에 대한 해상도 데이터(RNA)와 외부의 비디오 소스로부터의 데이터 클럭(DCLK)를 입력한다. 해상도 데이터(RNA)는 화상의 해상도 모드가 변경될 때마다 외부의 비디오 소스에서 발생되어 도 1에 도시된 타이밍 컨트롤러(16)에 포함된 레지스터들 중 어느 하나에 저장된다. 또한, 해상도 데이터(RNA)는 타이밍 컨트롤러(16) 내의 레지스터로부터 기준 인에이블 신호 발생기(30)에 공급된다. 기준 인에이블 신호 발생기(30)는 해상도 데이터(RNA) 및 데이터 클럭(DCLK)을 이용하여 외부 데이터 인에이블 신호(EDE)에 동기된 기준 인에이블 신호(RDE)를 발생한다.

제2 선택기(32)는 외부의 비디오 소스로부터의 외부 데이터 인에이블 신호(EDE) 및 기준 인에이블 신호 발생기(30)로부터의 기준 인에이블 신호(RDE) 중 어느 하나를 선택한다. 제2 선택기(32)에 의해 선택된 외부 데이터 인에이블 신호(EDE) 또는 기준 인에이블 신호(RDE)는 복원된 데이터 인에이블 신호(GDE)로서 도 1에 도시된 제1 선택기(24)에 공급된다.

제1 신호 비교기(34)는 외부의 비디오 소스로부터의 외부 데이터 인에이블 신호(EDE)의 논리 값과 기준 인에이블 신호 발생기(30)로부터의 기준 인에이블 신호(RDE)의 논리 값을 실시간적으로 비교하고 그 비교 결과에 따른 비교 신호를 제2 선택기(32)에 공급한다. 외부 데이터 인에이블 신호(EDE)가 논리 값에 있어서 기준 인에이블 신호(RDE)와 동일하면, 제1 신호 비교기(34)는 기저 논리(예를 들면, 로우 논리)의 비교 신호를 발생한다. 이 기저 논리의 비교 신호에 응답하는 제2 선택기(32)는 외부 데이터 인에이블 신호(EDE)를 복원된 데이터 인에이블 신호(GDE)로서 도 1의 제1 선택기(32)에 공급한다. 반대로, 외부 데이터 인에이블 신호(EDE)가 논리 값에 있어서 기준 인에이블 신호(RDE)와 일치하지 않으면, 제1 신호 비교기(34)는 특정 논리(예를 들면, 하이 논리)의 비교 신호를 발생한다. 특정 논리의 비교 신호에 의하여, 제2 선택기(32)는 기준 인에이블 신호 발생기(30)로부터의 기준 인에이블 신호(RDE)를 복원된 데이터 인에이블 신호(GDE)로서 도 1의 제1 선택기(24)에 공급한다.

도 3은 도 2에 도시된 기준 인에이블 신호 발생기(30)를 상세하게 설명하는 상세 블럭도이다. 도 3을 참조하면, 기준 인에이블 신호 발생기(30)는 외부의 비디오 소스로부터의 외부 데이터 인에이블 신호(EDE)에 응답하는 플립플롭(40)을 구비한다. 플립 플롭(40)은 외부 데이터 인에이블 신호(EDE)의 특정 에지(예를 들면, 상승 에지(Rising Edge))에 응답하여 인버터(41)로부터의 반전된 외부 데이터 인에이블 신호의 특정 논리 값(즉, 하이 논리)를 출력단자 쪽으로 래치한다. 인버 터(41)는 외부의 비디오 소스로부터의 외부 데이터 인에이블 신호(EDE)를 반전시키고 그 반전된 외부 데이터 인에이블 신호를 플립 플롭(40)의 입력단자에 공급한다. 또한, 플립 플롭(40)은 제1 래치(46)로부터 귀환되는 특정 논리(예를 들면, 하이 논리)의 펄스 형태의 래치 신호에 응답하여 자신의 출력단자 상의 논리 값을 초기화한다. 이에 따라, 플립 플롭(40)의 출력 단자에서는 기준 데이터 인에이블 신호(RDE)가 발생된다. 플립 플롭(40)의 출력 단자에서 발생되는 기준 데이터 인에이블 신호(RDE)의 인에이블 구간(즉, 화소 데이터들이 전송되는 기간을 나타내는 구간)은 제1 래치(46)로부터 특정 논리의 펄스 형태의 래치 신호가 발생될 때까지 외부의 데이터 인에이블 신호(EDE)의 논리 값이 여러 번 변경될지라도(즉, 외부 데이터 인에이블 신호(EDE)에 잡음이 있더라도) 특정 논리 값을 일정하게 유지한다. 플립플롭(40)에 의하여, 외부 데이터 인에이블 신호(EDE)의 특정 논리의 인에이블 구간에 포함된 잡음 성분이 제거된다. 또한, 기준 데이터 인에이블 신호(RDE)의 디스에이블 구간(즉, 데이터 휴지 기간을 나타내는 구간)은 래치 신호의 특정 논리의 펄스 구간 이후에 외부 데이터 인에이블 신호(EDE)의 특정 에지(즉, 상승 에지)까지 기저 논리를 유지한다. 다시 말하여, 기준 데이터 인에이블 신호(RDE)의 디스에이블 구간은 적어도 래치 신호의 특정 논리의 펄스 폭 이상을 유지하여 외부의 데이터 인에이블 신호(EDE)의 디스에이블 구간에 포함될 수 있는 잡음 성분이 제거되게 한다. 결과적으로, 플립 플롭(40)은 외부의 데이터 인에이블 신호(EDE)와 동기됨과 아울러 인에이블 구간 및 디스에이블 구간에서 잡음 성분이 제거된 기준 데이터 인에이블 신호(RDE)를 발생한다. 이렇게 플립 플롭(40)에서 발생된 기준 데 이터 인에이블 신호(RDE)는 도 2의 제2 선택기(32)에 공급된다.

도 3의 기준 데이터 인에이블 신호 발생기(30)는 플립 플롭(40) 및 제1 래치(46) 사이에 직렬 접속된 제1 카운터(42) 및 제1 비교기(44)를 구비한다. 제1 카운터(42)는 외부 데이터 인에이블 신호(EDE)의 인에이블 시작 시간으로부터의 경과 시간을 카운트한다. 이를 위하여, 제1 카운터(42)는 플립플롭(40)으로부터 특정 논리의 기준 데이터 인에이블 신호(RDE)가 공급되는 동안 외부의 비디오 소스로부터 자신의 클럭 단자 쪽으로 데이터 클럭(DCLK)이 공급될 때마다 "1"씩 가산-카운트를 수행한다. 또한, 제1 카운터(42)는 플립 플롭(40)으로부터 기저 논리의 기준 데이터 인에이블 신호(RDE)가 공급되는 동안 초기화되어 카운트 동작을 중지한다. 제1 카운터(42)에서 발생된 카운트 값(즉, 데이터 인에이블 시점으로부터의 경과 시간)은, 제1 비교기(44)에 의하여, 도 1의 타이밍 컨트롤러(16) 내의 레지스터로부터의 해상도 데이터(RNA)와 비교된다. 제1 카운터(42)로부터의 카운트 값이 해상도 데이터(RNA)보다 높으면(즉, 데이터 인에이블 시점으로부터 화상의 해상도에 따른 데이터 인에이블 구간에 해당하는 기간이 경과되면), 제1 비교기(44)는 특정 논리(예를 들면, 하이 논리)의 비교 신호를 발생한다. 이 특정 논리 펄스의 비교 신호는 제1 래치(46)의 세트 단자에 인가되어, 제1 래치(46)로부터의 래치 신호가 특정 논리를 가지게 한다. 이 때, 플립 플롭(40)은 제1 래치(46)로부터의 특정 논리의 래치 신호에 의하여 기준 데이터 인에이블 신호(RDE)를 기저 논리로 초기화 하여 제1 카운터(42)의 카운트 값도 초기화 시킨다. 이에 따라, 제1 비교기(44)에서 발생되는 비교 신호은 제1 카운터(42)에 의해 화상의 해상도에 해당하는 인에이 블 기간이 카운트될 때에 특정 논리 펄스를 가진다. 다시 말하여, 제1 비교기(44)는 제1 카운터(42)로부터의 카운트 값을 검사하여 화상의 해상도에 따른 데이터 인에이블 기간이 경과되었음을 검출한다. 결과적으로, 제1 카운터(42) 및 제1 비교기(44)는 화상의 해상도에 해당하는 외부 데이터 인에이블 신호(EDE)의 인에이블 구간이 복원하는 기능을 한다.

도 3의 기준 인에이블 신호 발생기(30)는 제1 래치(46)과 순환 루프를 형성하는 제2 카운터(48)를 추가로 구비할 수 있다. 제1 래치(46)는 제1 비교기(46)로부터 자신의 세트 단자(S) 쪽으로 공급되는 특정 논리 펄스의 비교 신호에 응답하여 자신의 출력 단자 상의 출력 신호를 특정 논리(예를 들면, 하이 논리)로 세트 한다. 또한, 제1 래치(46)는 제2 카운터(48)로부터 자신의 리세트 단자(RS) 쪽으로 공급되는 특정 논리의 캐리 신호에 응답하여 자신의 출력 단자 상의 특정 논리의 출력 신호를 기저 논리(예를 들면, 로우 논리) 상태로 천이시킨다. 결과적으로, 제2 래치(46)는 특정 논리의 인에이블 구간과 기저 논리의 최소한의 디스에이블 구간을 조합한다. 제2 카운터(48)는 데이터 인에이블 신호의 인에이블 구간의 종료 시간으로부터 디스에이블 기간이 경과되었음을 검출한다. 이를 위하여, 제2 카운터(48)는, 제2 래치(46)로부터의 특정 논리의 래치 신호에 응답하여, 캐리 신호가 발생 될 때까지 외부의 비디오 소스로부터의 데이터 클럭(DCLK)을 카운트한다. 캐리 신호에 의하여 제2 래치(46)의 출력 신호가 기저 논리로 변경되면, 제2 카운터(48)는 초기화된 상태로 카운트 동작을 중지한다. 제2 카운터(48)에 의해 카운트되는 기간은 외부 데이터 인에이블 신호(EDE)의 디스에이블 구간 보다 짧게 설정된다. 바람직하게는, 제2 카운터(48)는 외부의 데이터 인에이블 신호(EDE)의 디스에이블 구간의 80~90%에 해당하는 기간이 카운트 될 때 캐리 신호를 발생하게 설정되는 것이 좋다. 이에 따라, 외부의 데이터 인에이블 신호(EDE)의 디스에이블 기간에 포함될 잡음 성분이 제거될 수 있다.

다른 방법으로, 도 3의 기준 데이터 인에이블 신호 발생기에 포함된 제1 래치(46) 및 제2 카운터(48)가 제거되는 대신 제1 비교기(44)로부터의 비교 신호가 플립 플롭(40)의 클리어 단자(CLR)에 공급될 수 있다. 이 경우, 기준 데이터 인에이블 신호 발생기(30)의 회로 구성이 간소화되는 반면, 외부의 데이터 인에이블 신호(EDE)의 디스에이블 구간에 포함될 잡음 성분으로 인하여 기준 데이터 인에이브 신호(RDE)가 영향을 받을 수 있다.

또 다른 방안으로, 도 3의 기준 데이터 인에이블 신호 발생기(30)는 도 1에서의 신호 복원부(20)로서도 사용될 수도 있다. 이 경우, 플립 플롭(40)에서 발생되는 기준 데이터 인에이블 신호(RDE)는 복원된 데이터 인에이블 신호(GDE)로서 도 1의 제1 선택기(24)에 공급된다.

도 4는 도 1에서의 의사 인에이블 신호 발생부(22)를 상세하게 설명하는 상세 블록도이다. 의사 클럭(PCLK)을 카운트하는 제3 및 제4 카운터(50,52)와, 제3 카운터(50)와 순환 루프를 구성함과 아울러 제4 카운터(52)와도 순환 루프를 구성하는 제2 래치(54)를 포함한다.

제3 카운터(50)는 제2 래치(54)의 비반전 출력 단자(Q)로부터의 반전된 의사 인에이블 신호의 특정 논리(예를 들면, 하이 논리)가 공급되는 동안 캐리 신호가 발생될 때까지 의사 클럭(PCLK)의 수를 카운트한다. 제3 카운터(50)에서 발생되는 캐리 신호는 펄스 형태를 가진다. 이는 제3 카운터(50)가 제2 래치(54)의 비반전 출력 단자(Q)로부터 기저 논리(예를 들면, 로우 논리)의 반전된 의사 인에이블 신호에 의하여 초기화되어 카운트 동작을 중지하기 때문이다. 제4 카운터(52)는 제2 래치(54)의 반전 출력 단자(/Q)로부터의 의사 인에이블 신호의 특정 논리(예를 들면, 하이 논리)가 공급되는 동안 캐리 신호가 발생될 때까지 의사 클럭(PCLK)의 수를 카운트한다. 제4 카운터(52)에서 발생되는 캐리 신호는 펄스 형태를 가진다. 이는 제4 카운터(50)가 제2 래치(54)의 반전 출력 단자(/Q)로부터 기저 논리(예를 들면, 로우 논리)의 의사 인에이블 신호에 의하여 초기화되어 카운트 동작을 중지하기 때문이다. 다시 말하여, 제3 카운터(50)는 의사 인에이블 신호(PDE)의 디스에이블 구간의 종료 시간으로부터 인에이블 구간에 해당하는 기간이 경과된 시점을 검출하고, 제4 카운터(52)는 의사 인에이블 신호(PDE)의 인에이블 종료 시간으로부터 디스에이블 구간에 해당하는 기간이 경과된 시점을 검출한다.

제2 래치(54)는 자신의 세트 단자(S)로 공급되는 제3 카운터(50)의 캐리 신호에 응답하여 자신의 비반전 출력 단자(Q)에는 특정 논리(예를 들면, 하이 논리)를 그리고 자신의 반전 출력 단자(/Q)에는 기저 논리(예를 들면, 로우 논리)를 세트한다. 또한, 제2 래치(54)는 자신의 리세트 단자(RS)로 공급되는 제4 카운터(52)의 캐리 신호에 응답하여 자신의 비반전 출력 단자(Q)에는 기저 논리가 그리고 자신의 반전 출력 단자(/Q)에는 특정 논리가 나타나게 초기화 한다. 이에 따라, 제2 래치(54)의 반전 출력 단자(/Q)에서는 의사 인에이블 신호(PDE)가 그리고 제2 래치(54)의 비반전 출력 단자(Q)에서는 반전된 인에이블 신호가 발생된다. 제2 래치(54)의 반전 출력 단자(/Q)에서 발생된 의사 인에이블 신호(PDE)는 제3 카운터(50) 및 도 1의 제1 선택기(24)에 공급되고, 제2 래치(54)의 비반전 출력 단자(Q)에서 발생된 반전된 의사 인에이블 신호는 제4 카운터(52)에 공급된다. 다시 말하여, 제2 래치(54)는 제3 및 제4 카운터(50,52)로부터의 캐리 신호들을 이용하여 자신의 반전 출력 단자(/Q) 상에 의사 인에이블 신호(PDE)를 발생한다. 또한, 제2 래치(54)는 제3 및 제4 카운터(50,52)가 서로 교번되게 카운트 동작을 수행하게 제어한다.

도 4의 의사 인에이블 신호 발생기(22)는 제2 래치(54)의 반전 출력 단자(/Q)와 제3 카운터(50) 사이에 접속된 AND 게이트(56)를 추가로 구비한다. AND 게이트(56)는 외부의 비디오 소스로부터 비정상의 데이터 클럭(DCLK)이 전송되거나 또는 외부의 데이터 인에이블 신호(EDE)가 전송되지 않는 경우에 특정 논리(예를 들면, 하이 논리)를 가지는 선택 제어 신호(SMS)를 도 1의 무신호 검출부(28)로부터 입력한다. AND 게이트(56)는 도 1의 무신호 검출부(28)로부터의 선택 제어 신호(SMS)가 특정 논리를 가지는 경우에만 제2 래치(54)의 반전 출력 단자(/Q)로부터 제3 카운터(50) 쪽으로 신호가 전송되게 하여 의사 인에이블 신호(PDE)가 발생되게 한다. 반대로, 선택 제어 신호(SMS)가 기저 논리를 유지하는 경우(즉, 외부의 비디오 소스로부터 정상적인 데이터 클럭(DCLK) 및 정상적인 외부의 데이터 인에이블 신호(EDE)가 수신되는 경우), AND 게이트(56)는 제2 래치(56)로부터 제3 카운터(50) 쪽으로 전송될 신호를 차단하여 의사 인에이블 신호(PDE)가 발생되지 않게 한다. 결과적으로, AND 게이트(56)는 선택 제어 신호(SMS)의 논리 상태에 따라 제3 및 제4 카운터(50,52)와 제2 래치(54)가 선택적으로 구동되게 하여 의사 인에이블 신호(PDE)의 발생을 제어한다.

AND 게이트(56)의 출력 신호는 제3 카운터(50) 대신 제4 카운터(52)에 공급될 수도 있다. 이 경우, AND 게이트(56)는 제2 래치(54)의 비반전 출력 단자(Q) 상의 신호와 선택 제어 신호(SMS)를 AND 연산하여 의사 인에이블 신호(PDE)의 발생을 제어한다. 또한, AND 게이트(56)는 제어용 스위치 또는 제어용 스위치의 기능을 수행할 수 있는 논리 소자들(예를 들면, 삼상태 버퍼, OR 게이트, NOR 게이트 및 NAND 게이트 등)들로 대치될 수도 있다.

도 5는 도 1에 도시된 비정상 클럭 검출부(26)를 상세하게 설명하는 상세 블록도이다. 도 5를 참조하면, 비정상 클럭 검출부(26)는 의사 클럭(PCLK)를 발생하는 클럭 발생기(60)와, 외부의 비디오 소스로부터의 데이터 클럭(DCLK)을 입력하는 분주기(62) 및 제3 선택기(64)를 구비한다. 클럭 발생기(60)에서 발생된 의사 클럭(PCLK)은 그 주파수가 화상의 해상도에 따라 변경된다. 이를 위하여, 클럭 발생기(60)는 도 1에 도시된 타이밍 컨트롤러(16)의 제어를 받을 수 있다. 이 클럭 발생기(60)에서 발생된 의사 클럭(PCLK)는 제2 신호 비교기(66)에 공급됨과 아울러 도 4에 도시된 제3 및 제4 카운터(50,52)에도 공급된다.

분주기(62)는 외부의 비디오 소스로부터의 데이터 클럭(DCLK)을 일정한 분주비로 주파수 분주한다. 분주기(62)에 의해 분주된 데이터 클럭은 제2 신호 비교기(66)에 공급된다. 다른 방법으로, 분주기(62)의 분주비는 도 1에 도시된 타이밍 컨트롤러(16)의 제어에 의하여 화상의 해상도에 따라 변경될 수 있다. 이 경우, 클럭 발생기(60)에서 발생되는 의사 클럭(PCLK)의 주파수는 일정하게 고정된다.

제2 신호 비교기(66)는 분주된 데이터 클럭의 주기와 의사 클럭(PCLK)의 주기를 비교한다. 분주된 데이터 클럭의 주기와 의사 클럭(PCLK)의 주기가 같은 경우, 제2 신호 비교기(66)는 기저 논리(예를 들면, 로우 논리)의 비교신호를 발생한다. 분주된 데이터 클럭의 주기와 의사 클럭(PCLK)의 주기가 다른 경우에는 제2 신호 비교기(66)에서 출력되는 비교 신호는 특정 논리(예를 들면, 하이 논리)를 가진다. 제2 신호 비교기(66)의 비교 신호는 데이터 클럭(DCLK)의 주파수가 변경되는 경우(즉, 화상의 해상도가 변경되는 경우)에 특정 논리를 가지게 된다. 다시 말하여, 제2 신호 비교기(66)는 화상의 해상도와는 다른 비정상적인 데이터 클럭(DCLK)이 수신되는 기간 동안 특정 논리를 가지게 된다.

제5 카운터(68)는 제2 신호 비교기(66)의 비교 신호에 응답하여 선택적으로 카운트 동작을 수행한다. 제2 신호 비교기(66)로부터의 비교 신호가 기저 논리를 유지하는 경우, 제5 카운터(68)는 카운트 값이 초기화 된 상태로 카운트 동작으로 중지한다. 반대로 제2 신호 비교기(66)의 비교 신호가 특정 논리를 유지하는 경우(즉, 비정상적인 데이터 클럭(DCLK)이 수신되는 기간)에는, 제5 카운터(68)는 특정 논리의 캐리 신호가 발생될 때까지 클럭 발생기(60)로부터의 의사 클럭(PCLK)의 수를 카운트하여 비정상의 데이터 클럭(DCLK)이 일정한 기간 동안 지속적으로 수신되는 것을 검출한다. 이 제5 카운터(68)의 캐리 신호는 클럭 모니터링 신호(CMS)로서 제3 선택기(64) 및 도 1의 무신호 검출부(28)에 공급된다. 이렇게 비정상의 데이터 클럭(DCLK)의 수신 기간을 카운트하는 제5 카운터(68)는 잡음의 영향으로 야기될 수 있는 일시적인 비정상 데이터 클럭(DCLK)의 검출 상태가 배제되게 한다. 다시 말하여, 제5 카운터(68)는 데이터 클럭(DCLK)에 포함될 수 있는 잡음의 영향을 제거한다. 이러한 관점에서, 도 5의 비정상 클럭 검출부(26)는 제5 카운터(68)가 제거된 간단한 회로 구성을 가질 수 있다. 이 경우, 제2 신호 비교기(66)에서 발생되는 비교 신호는 클럭 모니터링 신호(CMS)로서 제3 선택기(64) 및 도 1에서의 무신호 검출부(28)에 공급된다.

제3 선택기(64)는, 제5 카운터(68)로부터의 클럭 모니터링 신호(CMS)에 응답하여, 외부의 비디오 소스로부터의 데이터 클럭(DCLK) 및 클럭 발생기(60)로부터의 의사 클럭(PCLK)를 선택적으로 도 1의 타이밍 컨트롤러(16)에 공급한다. 클럭 모니터링 신호(CMS)가 기저 논리를 가지면(즉, 정상적인 데이터 클럭(DCLK)이 수신되는 경우), 제3 선택기(64)는 외부로부터의 데이터 클럭(DCLK)을 내부 데이터 클럭(ICLK)으로서 타이밍 컨트롤러(16)에 공급한다. 반대로, 클럭 모니터링 신호(CMS)가 특정 논리를 가지면(즉, 비정상적인 데이터 클럭(DCLK)이 일정한 기간 이상 수신되는 경우), 제3 선택기(64)는 클럭 발생기(60)로부터의 의사 클럭(PCLK)을 내부 데이터 클럭(ICLK)으로서 도 1의 타이밍 컨트롤러(16)에 공급한다.

도 6은 도 1에 도시된 무신호 검출부(28)를 상세하게 설명하는 상세 블록도이다. 도 6을 참조하면, 무신호 검출부(28)는 외부의 비디오 소스로부터의 외부 데이터 인에이블 신호(EDE)를 입력하는 신호 검출기(70)와, 이 신호 검출기(70)에 직렬 접속된 제6 카운터(72) 및 OR 게이트(74)를 구비한다. 신호 검출기(70)는 외 부의 비디오 소스로부터의 외부 데이터 인에이블 신호(EDE)가 수신되고 있는지의 여부를 검출한다. 외부 데이터 인에이블 신호(EDE)가 수신되는 경우, 신호 검출기(70)는 기저 논리(예를 들면, 로우 논리)의 검출 신호를 발생한다. 반대로, 외부 데이터 인에이블 신호(EDE)가 수신되지 않으면, 특정 논리(예를 들면, 하이 논리)의 검출 신호를 발생한다. 외부 데이터 인에이블 신호(EDE)의 수신 여부를 검출하기 위하여, 신호 검출기(70)는 외부 데이터 신호(EDE)를 적분하는 적분기와 이 적분기의 출력을 비교하여 그 비교 결과를 검출 신호로서 출력하는 비교기를 포함할 수 있다.

제6 카운터(72)는 신호 검출기(70)로부터의 검출 신호에 응답하여 선택적으로 카운트 동작을 수행한다. 신호 검출기(70)로부터의 검출 신호가 기저 논리를 유지하는 경우, 제6 카운터(72)는 카운트 값이 초기화 된 상태로 카운트 동작으로 중지한다. 반대로 신호 검출기(70)로부터의 검출 신호가 특정 논리를 유지하는 경우(즉, 데이터 인에이블 신호(EDE)가 수신되지 않는 기간)에는, 제6 카운터(72)는 특정 논리의 캐리 신호가 발생될 때까지 도 5의 클럭 발생기(60)로부터의 의사 클럭(PCLK)의 수를 카운트하여 외부 데이터 인에이블 신호(EDE)가 일정한 기간 동안 지속적으로 수신되지 않고 있음을 검출한다. 이 제6 카운터(72)의 캐리 신호는 데이터 인에이블 모니터링 신호(DMS)로서 OR 게이트(74)에 공급된다. 이렇게 데이터 인에이블 신호(EDE)의 비 수신 기간을 카운트하는 제6 카운터(72)는 잡음의 영향으로 야기될 수 있는 외부 데이터 인에이블 신호(EDE)의 비 수신 상태가 배제되게 한다. 다시 말하여, 제6 카운터(72)는 데이터 인에이블 신호(EDE)에 포함될 수 있는 잡음의 영향을 제거한다. 이러한 관점에서, 도 6의 무신호 검출부(28)는 제6 카운터(72)가 제거된 간단한 회로 구성을 가질 수 있다. 이 경우, 신호 검출기(70)에서 발생되는 검출 신호는 데이터 인에이블 모니터링 신호(DMS)로서 OR 게이트(74)에 직접 공급된다.

OR 게이트(74)는 제6 카운터(72)로부터의 데이터 인에이블 모니터링 신호(DMS)와 도 1의 비정상 클럭 검출부(26)(즉, 도 5의 제5 카운터(68))로부터의 클럭 모니터링 신호(CMS)를 OR 연산하여 선택 신호(SMS)를 발생한다. OR 게이트(74)에서 발생되는 선택 신호(SMS)는 외부 데이터 인에이블 신호(EDE)가 일정한 기간 이상 지속적으로 수신되는 경우 및 비정상적인 데이터 클럭(DCLK)이 일정한 기간 이상 지속적으로 수신 경우에 특정 논리(예를 들면, 하이 논리)를 가진다. 이와는 달리, 외부 데이터 인에이블 신호(EDE)가 수신됨과 아울러 정상적인 데이터 클럭(DCLK)이 수신되는 경우에는, OR 게이트(74)는 기저 논리의 선택 신호(SMS)를 발생한다. 이러한 선택 신호는 도 1에서의 제1 선택기(24) 및 의사 인에이블 신호 발생기(22)(즉, 도 4에 도시된 AND 게이트(56))에 공급된다.

상술한 바와 같이, 본 발명에 따른 평판 표시 장치용 화상 모드 제어기는 데이터 인에이블 신호의 수신 여부 뿐만 아니라 데이터 클럭(DCLK)의 주기 변화에도 근거하여 외부의 데이터 인에이블 신호(EDE) 및 외부 데이터 클럭(DCLK)와 같은 수신된 타이밍 신호들과 의사 인에이블 신호(PDE) 및 의사 데이터 클럭(PCLK)와 같 은 의사 타이밍 신호가 절환되게 한다. 이들 수신된 타이밍 신호와 의사 타이밍 신호가 상호 보완적으로 출력됨에 의하여, 비디오 데이터에 해당하는 비디오 화상의 표시 모드 및 블랙 화상의 표시 모드가 정확하게 교번되게 지정된다.

이렇게 비디오 화상의 표시를 지정하는 수신된 타이밍 신호와 블랙 화상의 표시를 지정하는 의사 타이밍 신호가 정확하게 교체됨에 의하여, 본 발명에 따른 액정 표시 장치는 비디오 데이터에 해당하는 비디오 화상 및 블랙 화상만이 교번적으로 액정 패널 상에 표시된다. 이에 따라, 본 발명에 따른 액정 표시 장치에서는 이상 화상이 표시되는 현상이 발생되지 않게 된다. 이 결과, 본 발명에 따른 화상 모드 제어기 및 그를 포함한 액정 표시 장치의 신뢰성이 향상될 수 있다.

이상과 같이, 본 발명이 첨부된 도면에 도시된 실시 예들로 국한되게 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 예를 들면, 본 발명의 화상 모드 제어기가 액정 표시 장치 외에도 전계-발광 표시 장치 및 플라즈마 표시 장치 등과 같은 다른 평판 표시 장치에도 적용될 수 있다는 것을 본 발명이 속한 기술분야에 관한 통상의 지식을 가진 자라면 누구나 알 수 있을 것이다. 따라서, 보호되어야 할 본 발명의 기술적 사상 및 범위는 첨부된 특허청구의 범위에 의하여 정해져야만 할 것이다.

Claims (27)

  1. 화소 데이터들의 전송 구간을 지시하는 제1 타이밍 신호 및 상기 화소 데이터들 각각의 전송 시간을 지시하는 제2 타이밍 신호를 입력하는 입력부;
    상기 제1 타이밍 신호로서 사용될 제1 의사 타이밍 신호를 발생하는 제1 의사 타이밍 신호 발생부;
    상기 제1 타이밍 신호 및 상기 제1 의사 타이밍 신호를 선택적으로 출력하여 비디오 화상 모드 및 블랙 화상 모드가 지정되게 하는 제1 선택부; 및
    상기 입력부로부터의 제1 타이밍 신호의 존재 여부 및 상기 제2 타이밍 신호의 주기 변화 여부에 근거하여 상기 제1 선택부의 선택 동작을 제어하는 선택 제어부를 구비하고,
    상기 선택 제어부는 상기 제1 타이밍 신호가 수신됨과 아울러 상기 제2 타이밍 신호의 주기가 일정하게 유지되는 경우에 상기 제1 타이밍 신호가 출력되게 상기 제1 선택부를 제어하고,
    상기 선택 제어부가
    상기 입력부로부터 상기 제1 타이밍 신호의 수신 여부를 검출하는 무 신호 검출부;
    상기 입력부로부터의 상기 제2 타이밍 신호의 주기 변화 여부를 검출하는 비정상 신호 검출부; 및
    상기 무 신호 검출부 및 상기 비정상 신호 검출부의 출력 신호들을 합성하여 그 합성된 신호를 선택 신호로서 상기 제1 선택부에 공급하는 신호 합성부를 구비하는 것을 특징으로 하는 화상 모드 제어기.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 비정상 신호 검출부가
    상기 제2 타이밍 신호에 대응하는 제2 의사 타이밍 신호를 발생하는 제2 의사 타이밍 신호 발생부; 및
    상기 입력부로부터의 상기 제2 타이밍 신호와 상기 제2 의사 타이밍 신호 발생부로부터의 상기 제2 의사 타이밍 신호와 주기를 비교하여 비교 결과에 따라 다른 논리 값을 가지는 타이밍 모니터링 신호를 상기 신호 합성부에 공급하는 제1 비교부를 구비하는 것을 특징으로 하는 화상 모드 제어기.
  5. 제 4 항에 있어서, 상기 타이밍 모니터링 신호는 상기 제2 타이밍 신호와 상기 제2 의사 타이밍 신호의 주기가 일치하지 않는 경우에 특정 논리를 그리고 상기 타이밍 신호와 상기 제2 의사 타이밍 신호의 주기가 일치하는 경우에는 기저 논리를 각각 가지는 것을 특징으로 하는 화상 모드 제어기.
  6. 제 5 항에 있어서, 상기 비정상 신호 검출부가
    상기 제1 비교기와 상기 신호 합성부 사이에 접속되어 상기 제2 타이밍 신호와 상기 제2 의사 타이밍 신호의 주기가 일정한 기간 이상 지속적으로 다른 경우에 상기 타이밍 모니터링 신호가 상기 특정논리를 가지게 제1 타임 카운터를 추가로 구비하는 것을 특징으로 하는 화상 모드 제어기.
  7. 제 6 항에 있어서, 상기 제1 타임 카운터가 상기 제2 의사 타이밍 신호 발생부로부터의 상기 제2 의사 타이밍 신호를 이용하여 상기 일정한 기간을 카운트하는 것을 특징으로 하는 화상 모드 제어기.
  8. 제 7 항에 있어서, 상기 비정상 신호 검출부가
    상기 입력부로부터 상기 제1 비교기 쪽으로 공급될 상기 제1 타이밍 신호를 주파수 분주하는 분주기를 추가로 구비하는 것을 특징으로 하는 화상 모드 제어기.
  9. 제 8 항에 있어서, 상기 분주기의 주파수 분주비 및 상기 제2 의사 타이밍 신호 발생부의 발진 주파수 중 어느 하나가 화상의 해상도에 따라 변경되는 것을 특징으로 하는 화상 모드 제어기.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 비정상 신호 검출부가
    상기 제1 타임 카운터로부터의 상기 타이밍 모니터링 신호의 논리 값에 응답하여, 상기 입력부로부터의 상기 제2 타이밍 신호 및 상기 제2 의사 타이밍 신호 발생부로부터의 상기 제2 의사 타이밍 신호를 선택적으로 출력하는 제2 선택부를 추가로 구비하는 것을 특징으로 하는 화상 모드 제어기.
  11. 제 1 항에 있어서, 상기 선택 제어부가
    상기 무 신호 검출부에 의하여 상기 제1 타이밍 신호가 일정한 기간 이상 지속적을 검출되지 않을 경우에 상기 무 신호 검출부의 출력을 상기 신호 합성부 쪽으로 전달하는 제2 타임 카운터를 추가로 구비하는 것을 특징으로 하는 화상 모드 제어기.
  12. 제 1 항에 있어서, 상기 신호 합성부가
    상기 무 신호 검출부 및 상기 비정상 신호 검출부의 출력 신호들을 논리 합 연산하는 논리 소자를 구비하는 것을 특징으로 하는 화상 모드 제어기.
  13. 제 1 항에 있어서,
    상기 입력부로부터 상기 제1 선택부로 공급될 상기 제1 타이밍 신호를 복원하는 신호 복원부를 추가로 구비하는 것을 특징으로 하는 화상 모드 제어기.
  14. 제 13 항에 있어서, 상기 신호 복원부가
    상기 입력부로부터의 제2 타이밍 신호를 이용하여 상기 제1 타이밍 신호의 인에이블 구간을 카운트하는 제3 타임 카운터; 및
    상기 입력부로부터의 상기 제1 타이밍 신호 및 상기 제3 타임 카운터의 출력 신호를 이용하여 상기 제1 타이밍 신호와 동기된 기준 타이밍 신호를 발생하여 복원된 제1 타이밍 신호로서 상기 제1 선택부에 공급하는 제1 논리 조합 소자를 구비하는 것을 특징으로 하는 화상 모드 제어기.
  15. 제 14 항에 있어서, 상기 신호 복원부가
    상기 입력부로부터의 상기 제2 타이밍 신호를 이용하여 상기 제1 타이밍 신 호의 디스에이블 구간의 일부를 카운트하는 제4 타임 카운터; 및
    상기 제3 및 제4 타임 카운터와 상기 제1 논리 조합 소자의 사이에 접속되어 상기 제3 및 제4 타임 카운터들의 출력 신호들을 논리 조합하고 그 논리 조합된 신호를 상기 제1 논리 조합 소자에 공급하는 제2 논리 조합 소자를 추가로 구비하는 것을 특징으로 하는 화상 모드 제어기.
  16. 제 15 항에 있어서, 상기 제1 논리 조합 소자가 상기 제1 타이밍 신호의 특정 에지에 응답하여 상기 기준 타이밍 신호를 세트한 후 상기 제2 논리 조합 소자의 출력 신호에 응답하여 상기 기준 타이밍 신호를 리세트하는 동기식 기억 소자를 구비하는 것을 특징으로 하는 화상 모드 제어기.
  17. 제 16 항에 있어서, 상기 제2 논리 조합 소자가 상기 제3 타임 카운터로부터의 출력 신호의 특정 논리에 응답하여 상기 동기식 기억 소자에 공급될 신호를 세트한 후 상기 제4 타임 카운터의 출력 신호의 특정 논리에 응답하여 상기 동기식 기억 소자에 공급될 신호를 리세트하는 논리식 기억 소자를 구비하는 것을 특징으로 하는 화상 모드 제어기.
  18. 제 17 항에 있어서, 상기 제3 타임 카운터가 상기 동기식 기억 소자로부터의 상기 기준 타이밍 신호에 응답하여 카운트 동작을 수행하고, 상기 제4 타임 카운터가 상기 논리식 기억 소자의 출력 신호에 응답하여 카운트 동작을 수행하는 것을 화상 모드 제어기.
  19. 제 18 항에 있어서, 상기 동기식 기억 소자가 플립 플롭을 구비하고, 상기 논리식 기억 소자가 래치를 구비하는 것을 특징으로 하는 화상 모드 제어기.
  20. 제 1 항, 제 4 항 내지 제 9 항 및 제 11 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 제1 및 제2 타이밍 신호가 각각 데이터 인에이블 신호 및 데이터 클럭인 것을 특징으로 하는 화상 모드 제어기.
  21. 평판 패널;
    화소 데이터 스트림, 상기 화소 데이터 스트림에 포함된 화소 데이터들의 전송 구간을 지시하는 제1 타이밍 신호, 및 상기 화소 데이터들 각각의 전송 시간을 지시하는 제2 타이밍 신호를 입력하는 입력부;
    상기 입력부로부터의 상기 화소 데이터 스트림과 제1 및 제2 타이밍 신호를 이용하여 상기 평판 패널을 구동하여 상기 화소 데이터 스트림에 해당하는 화상을 표시하는 구동 회로;
    상기 제1 타이밍 신호에 대응하는 의사 타이밍 신호를 발생하는 의사 타이밍 신호 발생부;
    상기 입력부로부터의 상기 제1 타이밍 신호 및 상기 제1 의사 타이밍 신호가 선택적으로 상기 구동 회로에 공급하여 상기 화소 데이터 스트림에 해당하는 비디오 화상 및 블랙 화상이 선택적으로 상기 평판 패널 상에 표시되게 하는 선택부; 및
    상기 입력부로부터의 제1 타이밍 신호의 존재 여부 및 상기 제2 타이밍 신호의 주기 변화 여부에 근거하여 상기 선택부의 선택 동작을 제어하는 선택 제어부를 구비하고,
    상기 선택 제어부는 상기 제1 타이밍 신호가 수신됨과 아울러 상기 제2 타이밍 신호의 주기가 일정하게 유지되는 경우에 상기 제1 타이밍 신호가 출력되게 상기 선택부를 제어하고,
    상기 선택 제어부가
    상기 입력부로부터 상기 제1 타이밍 신호의 수신 여부를 검출하는 무 신호 검출부;
    상기 입력부로부터의 상기 제2 타이밍 신호의 주기 변화 여부를 검출하는 비정상 신호 검출부; 및
    상기 무 신호 검출부 및 상기 비정상 신호 검출부의 출력 신호들을 합성하여 그 합성된 신호를 선택 신호로서 상기 선택부에 공급하는 신호 합성부를 구비하는 것을 특징으로 하는 평판 표시 장치.
  22. 제 21 항에 있어서,
    상기 입력부로부터 상기 선택부로 공급될 상기 제1 타이밍 신호를 복원하는 신호 복원부를 추가로 구비하는 것을 특징으로 하는 평판 표시 장치.
  23. 제 22 항에 있어서, 상기 평판 패널이 액정 패널을 구비하는 것을 특징으로 하는 평판 표시 장치.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020060119911A 2006-11-30 2006-11-30 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치 KR101319088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119911A KR101319088B1 (ko) 2006-11-30 2006-11-30 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060119911A KR101319088B1 (ko) 2006-11-30 2006-11-30 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
US11/819,682 US8040939B2 (en) 2006-11-30 2007-06-28 Picture mode controller for flat panel display and flat panel display device including the same

Publications (2)

Publication Number Publication Date
KR20080049397A KR20080049397A (ko) 2008-06-04
KR101319088B1 true KR101319088B1 (ko) 2013-10-17

Family

ID=39475193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119911A KR101319088B1 (ko) 2006-11-30 2006-11-30 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치

Country Status (2)

Country Link
US (1) US8040939B2 (ko)
KR (1) KR101319088B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329706B1 (ko) * 2007-10-10 2013-11-14 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR20090058359A (ko) * 2007-12-04 2009-06-09 삼성전자주식회사 액정 판넬 디스플레이 장치 및 방법
KR101544916B1 (ko) * 2008-08-05 2015-08-18 삼성디스플레이 주식회사 정전기 방전 내성이 강화된 액정 표시 장치
TWI427590B (zh) * 2010-09-02 2014-02-21 Novatek Microelectronics Corp 顯示裝置及其顯示方法
US8907939B2 (en) 2010-09-02 2014-12-09 Novatek Microelectronics Corp. Frame maintaining circuit and frame maintaining method
KR101751357B1 (ko) * 2010-12-06 2017-06-28 삼성디스플레이 주식회사 타이밍 제어부의 복구 방법 및 이를 수행하기 위한 구동 장치
KR101276557B1 (ko) * 2010-12-14 2013-06-24 엘지디스플레이 주식회사 디스플레이 장치와 이의 구동방법
KR101186102B1 (ko) * 2011-03-18 2012-09-28 주식회사 실리콘웍스 표시장치의 구동회로
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
TW201322230A (zh) * 2011-11-22 2013-06-01 Novatek Microelectronics Corp 顯示裝置及其控制方法
JP6146852B2 (ja) * 2012-10-30 2017-06-14 シナプティクス・ジャパン合同会社 表示制御装置及びデータ処理システム
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
JP6645738B2 (ja) * 2015-01-26 2020-02-14 シナプティクス・ジャパン合同会社 表示ドライバ、表示システム及び表示パネルの駆動方法
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
US10559278B2 (en) * 2018-02-12 2020-02-11 Boe Technology Group Co., Ltd. Display apparatus, gate driver and method for controlling the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081501A (ko) * 1997-04-18 1998-11-25 세키자와다다시 액정 디스플레이 패널의 제어기와 제어 방법 및 액정디스플레이 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005937B1 (ko) * 1994-08-26 1997-04-22 삼성전자 주식회사 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
EP0707301A1 (en) * 1994-09-14 1996-04-17 Texas Instruments Incorporated Power management for a display device
KR0164538B1 (ko) * 1995-12-05 1999-03-20 김광호 디지탈 영상처리장치의 의사동기신호 발생회로
JPH09218670A (ja) * 1996-02-14 1997-08-19 Fujitsu Ltd 表示モード判別機能付き表示装置および表示モード判別方法
JPH10105132A (ja) * 1996-10-03 1998-04-24 Nec Gumma Ltd Lcd省電力制御回路
KR100315011B1 (ko) * 1998-03-27 2002-02-28 주식회사 현대 디스플레이 테크놀로지 액정표시장치의모드검출회로
KR100330037B1 (ko) * 2000-07-06 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
JP4663896B2 (ja) * 2001-03-30 2011-04-06 株式会社日立製作所 液晶表示装置
JP3836721B2 (ja) * 2001-12-26 2006-10-25 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
US20030142058A1 (en) * 2002-01-31 2003-07-31 Maghielse William T. LCD controller architecture for handling fluctuating bandwidth conditions
KR100989159B1 (ko) * 2003-12-29 2010-10-20 엘지디스플레이 주식회사 액정표시장치와 그 제어방법
JP4086035B2 (ja) * 2004-12-09 2008-05-14 セイコーエプソン株式会社 自動画像補正回路
KR101266672B1 (ko) * 2004-12-29 2013-05-28 엘지디스플레이 주식회사 액정표시장치와 그 제어방법
TWI325576B (en) * 2006-03-01 2010-06-01 Au Optronics Corp Asymmetric display panel and image inversion method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081501A (ko) * 1997-04-18 1998-11-25 세키자와다다시 액정 디스플레이 패널의 제어기와 제어 방법 및 액정디스플레이 장치

Also Published As

Publication number Publication date
US20080129761A1 (en) 2008-06-05
KR20080049397A (ko) 2008-06-04
US8040939B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
US9318072B2 (en) Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host
US9524693B2 (en) Display device and method for driving the same
US9905155B2 (en) Gate driver circuit, its driving method, array substrate and display device
TWI407349B (zh) Method for determining the number of touch signal scans of the touch panel
US7499044B2 (en) System for synchronizing display of images in a multi-display computer system
KR100497725B1 (ko) 디스플레이용 신호 처리 장치 및 그 방법
JP4205120B2 (ja) 液晶表示装置及びその駆動方法
KR101310919B1 (ko) 액정표시장치
JP4286928B2 (ja) フォーマット変換用マルチスキャンビデオタイミング発生器
KR101301422B1 (ko) 액정표시장치와 그 구동방법
US7289539B1 (en) Synchronization of stereo glasses in multiple-end-view environments
US7847779B2 (en) Method and apparatus of transmitting data signals and control signals via an LVDS interface
KR101626742B1 (ko) 멀티 영상 표시 시스템
US8842140B2 (en) Liquid crystal display device having multi-speed drive modes and image interpolation
US10679546B2 (en) Timing controller, display apparatus having the same and signal processing method thereof
US8823721B2 (en) Techniques for aligning frame data
US6894706B1 (en) Automatic resolution detection
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
TWI469083B (zh) 能在多個圖形處理單元間切換的時序控制器
JP4508583B2 (ja) 液晶表示制御装置
JP4181228B2 (ja) 節電機能を具備する液晶表示装置駆動回路
US9495928B2 (en) Driving circuit, driving method, display apparatus and electronic apparatus
KR101642849B1 (ko) 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치
US8436863B2 (en) Switch for graphics processing units
CN101751886B (zh) 液晶显示器及其驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7