KR970071443A - 액정표시장치의 출력인에이블 신호 발생회로 - Google Patents

액정표시장치의 출력인에이블 신호 발생회로 Download PDF

Info

Publication number
KR970071443A
KR970071443A KR1019960010421A KR19960010421A KR970071443A KR 970071443 A KR970071443 A KR 970071443A KR 1019960010421 A KR1019960010421 A KR 1019960010421A KR 19960010421 A KR19960010421 A KR 19960010421A KR 970071443 A KR970071443 A KR 970071443A
Authority
KR
South Korea
Prior art keywords
output
signal
terminal
data
reset
Prior art date
Application number
KR1019960010421A
Other languages
English (en)
Other versions
KR100188115B1 (ko
Inventor
정태보
최시원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960010421A priority Critical patent/KR100188115B1/ko
Publication of KR970071443A publication Critical patent/KR970071443A/ko
Application granted granted Critical
Publication of KR100188115B1 publication Critical patent/KR100188115B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

이 발명은 액정표시장치(LCD : Liquid Crystal Display)의 출력인에이블(Output Enable) 신호 발생회로에 관한 것으로서, 카운터부(1); 상기 카운터부(1)의 출력/반전출력 라인을 외부선택신호(S1, S2, S3)에 의해 비트별로 선택할 수 있도록 연결된 멀티플렉싱부(2); 상기 멀티플렉싱부(2)의 출력을 논리곱하는 논리곱소자(31)와 상기 카운터부(1)의 출력 중 비트별로 미리 지정된 소정의 신호를 반전논리곱하는 반전논리곱소자(32)로 구성된 디코딩부(3) 및; 상기 논리곱소자(31)의 출력을 세트단에 입력하고 상기 반전논리곱소자(32)의 출력을 리세트단에 입력하여 상기 세트단 신호와 세트단 신호에 의해 펄스폭이 결정되는 출력인에이블 신호를 생성하는 플립플롭(4)을 포함하며, 선택신호를 조절함으로써 상기 플립플롭(4)의 세트 타이밍을 제어할 수 있도록 하여 상기 카운터부(1) 클럭신호의 주파수가 변화하더라도 플립플롭(4)에서 생성되는 출력인에이블 신호의 펄스폭을 의도하는 대로 유지시킬 수 있는 액정표시장치의 출력인에이블 신호 발생회로를 제공할 수 있다.

Description

액정표시장치의 출력인에이블 신호 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1실시예에 따른 액정표시장치의 출력인에이블 신호 발생회로, 제2도는 상기 제1도의 카운터부를 상세히 도시한 회로도, 제3도는 상기 제1도의 멀티플렉싱부를 상세히 도시한 회로도, 제4도 및 제5도는 임의의 선택신호에 따른 제1도 회로도의 각부 파형도.

Claims (6)

  1. 클럭신호와 리세트신호에 따라 소정 값까지의 카운트 동작을 반복하며, 소정 수의 출력 비트별로 구비된 출력/반전출력 라인을 통해 카운트된 데이타 및 그의 반전 데이타를 출력하는 카운터부와; 선택신호에 따라 상기 카운터부의 각 출력 비트별로 상기 출력/반전출력 라인 중의 하나를 선택하며, 각 선택된 라인의 데이타를 출력하는 멀티플렉싱부와; 상기 멀티플렉싱부의 출력 비트라인의 데이타를 입력하고, 이 입력데이타를 논리곱하여 출력인에이블 신호의 세트점을 결정하기 위한 제1펄스파형을 생성하고, 상기 카운터부의 비트별로 미리 지정된 출력라인의 데이타를 입력하고, 이 입력데이타를 반전논리곱하여 출력인에이블 신호의 리세트점을 결정하기 위한 제2펄스파형을 생성하는 디코딩부와; 상기 디코딩부의 제1펄스파형이 세트단에 입력되고, 제2펄스파형이 리세트단에 입력되도록 연결되며, 상기 세트단의 신호와 리세트단의 신호에 의해 세트 상태와 리세트 상태를 반복하는 출력인에이블 신호를 생성하는 플립플롭을 포함하여 이루어지는 액정표시장치의 출력인에이블 신호 발생회로.
  2. 제1항에 있어서, 상기한 카운터부는 J, K입력단자, 클럭단자, 출력단자 및 반전출력단자를 가지는 적어도 두개 이상의 JK-플립플롭으로 구성되며, 각 JK-플립플롭은 직렬 연결되고, 각 JK-플립플롭의 출력단과 반전출력단 신호는 상기 각 비트별로 구비된 출력/반전출력 라인에 제공되는 액정표시장치의 출력인에이블 신호 발생회로.
  3. 제1항 또는 제2항에 있어서, 상기한 멀티플렉싱부는 선택신호의 갯수와 동일한 수의 멀티플렉서로 구성되며, 각 멀티플렉서에서는 대응하는 선택신호 중의 하나에 의해 입력신호의 선택동작이 제어되는 액정표시장치의 출력인에이블 신호 발생회로.
  4. 제3항에 있어서, 상기한 디코딩부는 상기 멀티플렉싱부의 출력 비트라인의 데이타를 입력하고, 상기 입력신호의 논리곱연산을 수행하며, 그 결과로 얻어지는 신호를 상기 플립플롭의 세트단에 제공하도록 연결되는 논리곱소자와; 상기 카운터부의 비트별로 미리 지정된 출력라인의 데이타를 입력하고, 상기 입력신호의 반전논리곱연산을 수행하며, 그 결과로 얻어지는 신호를 상기 플립플롭의 리세트단에 제공하도록 연결되는 반전논리곱소자로 구성되는 액정표시장치의 출력인에이블 신호 발생회로.
  5. 클럭신호와 리세트신호에 따라 소정 값까지의 카운트 동작을 반복하며, 소정 수의 출력 비트별로 구비된 출력/반전출력 라인을 통해 카운트된 데이타 및 그의 반전 데이타를 출력하는 카운터부와; 선택신호에 따라 상기 카운터부의 각 출력 비트별로 상기 출력/반전출력 라인 중의 하나를 선택하며, 각 선택된 라인의 데이타를 출력하는 멀티플렉싱부와; 상기 카운터부의 비트별로 미리 지정된 출력라인의 데이타를 입력하고, 이 입력데이타를 논리곱하여 출력인에이블 신호의 세트점을 결정하기 위한 제1펄스파형을 생성하고, 상기 멀티플렉싱부의 출력 비트라인의 데이타를 입력하고, 이 입력데이타를 반전논리곱하여 출력인에이블 신호의 리세트점을 결정하기 위한 제2펄스파형을 생성하는 디코딩부와; 상기 디코딩부의 제1펄스파형이 세트단에 입력되고, 제2펄스파형이 리세트단에 입력되도록 연결되며, 상기 세트단의 신호와 리세트단의 신호에 의해 세트 상태와 리세트 상태를 반복하는 출력인에이블 신호를 생성하는 플립플롭을 포함하여 이루어지는 액정표시장치의 출력인에이블 신호 발생회로.
  6. 클럭신호와 리세트신호에 따라 소정 값까지의 카운트 동작을 반복하며, 소정 수의 출력 비트별로 구비된 출력/반전출력 라인을 통해 카운트된 데이타 및 그의 반전 데이타를 출력하는 카운터부와; 제1선택신호에 따라 상기 카운터부의 각 출력 비트별로 상기 출력/반전출력 라인 중의 하나를 선택하며, 각 선택된 라인의 데이타를 출력하는 제1멀티플렉싱부와; 제2선택신호에 따라 상기 카운터부의 각 출력 비트별로 상기 출력/반전출력 라인 중의 하나를 선택하며, 각 선택된 라인의 데이타를 출력하는 제2멀티플렉싱부와; 상기 제1멀티플렉싱부의 출력 비트라인의 데이타를 입력하고, 이 입력데이타를 논리곱하여 출력인에이블 신호의 세트점을 결정하기 위한 제1펄스파형을 생성하며, 상기 제2멀티플렉싱부의 출력 비트라인의 데이타를 입력하고, 이 입력데이타를 반전논리곱하여 출력인에이블 신호의 리세트점을 결정하기 위한 제2펄스파형을 생성하는 디코딩부와; 상기 디코딩부의 제1펄스파형이 세트단에 입력되고, 제2펄스파형이 리세트단에 입력되도록 연결되며, 상기 세트단의 신호와 리세트단의 신호에 의해 세트 상태와 리세트 상태를 반복하는 출력인에이블 신호를 생성하는 플립플롭을 포함하여 이루어지는 액정표시장치의 출력인에이블 신호 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960010421A 1996-04-08 1996-04-08 액정표시장치의 출력인에이블 신호 발생회로 KR100188115B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010421A KR100188115B1 (ko) 1996-04-08 1996-04-08 액정표시장치의 출력인에이블 신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010421A KR100188115B1 (ko) 1996-04-08 1996-04-08 액정표시장치의 출력인에이블 신호 발생회로

Publications (2)

Publication Number Publication Date
KR970071443A true KR970071443A (ko) 1997-11-07
KR100188115B1 KR100188115B1 (ko) 1999-06-01

Family

ID=19455210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010421A KR100188115B1 (ko) 1996-04-08 1996-04-08 액정표시장치의 출력인에이블 신호 발생회로

Country Status (1)

Country Link
KR (1) KR100188115B1 (ko)

Also Published As

Publication number Publication date
KR100188115B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR970005937B1 (ko) 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
KR0151261B1 (ko) 펄스폭 변조 회로
KR920018640A (ko) Lcd 구동회로
KR930006539A (ko) 가산기
KR970071443A (ko) 액정표시장치의 출력인에이블 신호 발생회로
KR960030069A (ko) 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법
KR0158645B1 (ko) 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로
KR910012752A (ko) 소형 lcd모듈 테스트장치
KR970008883A (ko) 인버터에서의 데드(Dead) 타임 발생회로
SU667966A1 (ru) Устройство дл сравнени чисел
KR970008878A (ko) 클럭 스위칭 회로
KR940003188A (ko) 동기식 카운터회로
KR960030597A (ko) 펄스폭 계측방법 및 그 장치
KR19980066706A (ko) 클럭 선택장치
KR940023021A (ko) 이중 클럭시스템의 클럭신호 선택장치
KR100206906B1 (ko) 타이머/카운터 회로
KR890005243B1 (ko) Lcd 콘트롤러의 문자 스타트 어드레스 발생회로
KR100207014B1 (ko) 주파수 분주회로
KR930008867A (ko) 고속 테스트 장치를 가지는 시리얼 입출력 메모리
KR960043658A (ko) 디지탈 인터페이스회로
KR960019997A (ko) 임의 분주클럭 발생회로
KR930018953A (ko) 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로
KR970055200A (ko) 디지탈 로직을 사용한 sbldc 모터의 재기동 제어회로
KR970028944A (ko) 워치독 타이머회로
KR960043509A (ko) 시스템 클럭 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 17

EXPY Expiration of term