KR970008883A - 인버터에서의 데드(Dead) 타임 발생회로 - Google Patents
인버터에서의 데드(Dead) 타임 발생회로 Download PDFInfo
- Publication number
- KR970008883A KR970008883A KR1019950019499A KR19950019499A KR970008883A KR 970008883 A KR970008883 A KR 970008883A KR 1019950019499 A KR1019950019499 A KR 1019950019499A KR 19950019499 A KR19950019499 A KR 19950019499A KR 970008883 A KR970008883 A KR 970008883A
- Authority
- KR
- South Korea
- Prior art keywords
- dead time
- signal
- output
- value
- pwm signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 인버터에서의 데드 타임(Dead time) 발생회로에 관한 것으로서, 종래 기술에서의 데드 타임 발생회로는 PWM 신호를 만들고, 데드 타임을 전력소자와 시스템의 사용 주파수에 따라 가변할수 있도록 회로를 집적화하는 경우에 데드 타임에 따라 쉬프트 레지스터의 구성을 재구성해야 하는 문제점을 해결하기 위해 카운트 수단과, 입력된 데드 타임 데이터와 카운트수단의 카운트값의 크기를 비교하는 비교수단과, 비교수단의 출력에 따라 자기자신출력과 PWM 신호중 하나를 선택하는 다중화수단과, 다중화수단의 출력과 PWM 신호를 입력으로 하여 카운트수단의 클리어 신호를 발생하는 카운터구동수단과, 다중화수단의 출력과 PWM 신호를 입력으로 해서 한쌍의 게이트 신호를 발생하는 게이트 신호 발생수단으로 구성된 데드 타임 발생회로를 제공하므로써 회로구성의 변경없이 입력 데이터에 따라 여러가지 형의 인버터에서 데드 타임을 임의로 변경할 수가 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 제1실시예인 인버터에서의 데드 타임 발생회로 구성도.
Claims (14)
- PWM 신호와 다중화된 출력신호를 비교하여 얻어진 클리어 제어신호에 따라 시스템 클록을 카운트하는 제1카운트수단과, 입력선택신호를 출력하기 위해 상기 제1카운트수단에서 출력된 카운트값의 데이터와 입력된 데드 타임 데이타의 크기를 비교하는 제1비교수단과, 상기 제1비교수단을 통해 출력된 입력선택신호에 따라 입력되는 이전의 자기자신출력과 PWM 신호중 하나를 선택하는 제1다중화수단과, 데드 타임을 발생하기 위해 상기 제1다중화수단에서 선택된 신호와 PWM 신호를 조합하여 한쌍의 게이트 신호를 발생하는 제1게이트 신호 발생수단과, 상기 제1다중화수단의 출력과 PWM 신호를 논리연산하여 얻어진 구동신호에 따라 상기 제1카운트수단을 구동하는 제1카운터 구동수단으로 구성된 것을특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제1항에 있어서, 상기 제1카운트 수단은 상기 제1다중화수단의 출력 값과 PWM 신호의 값이 같을 때 클리어되고, 그 값이 다르면 카운트 동작되도록 구성된 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제1항에 있어서, 상기 제1비교수단은 상기 제1카운트수단의 카운트 값과 데드 타임 데이터의 값이 같을때 상기 제1다중화수단에서 PWM 신호가 출력되도록 출력신호를 발생하는 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제1항에 있어서, 상기 제1비교수단은 상기 제1카운트 수단의 카운트 값이 데드 타임 데이터의 값보다 클때 상기 제1다중화수단에서 PWM 신호가 출력되도록 출력신호를 발생하는 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제1항에 있어서, 상기 제1비교수단은 상기 제1카운트수단의 카운트 값이 데드 타임 데이터의 값보다 크거나 같을 때 상기 제1다중화수단에서 PWM 신호가 출력되도록 출력신호를 발생하는 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제1항에 있어서, 상기 제1카운터 구동수단은 상기 제1카운트 수단에 클리어 신호를 공급하기 위한 배타적 논리합 게이트로 구성된 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제1항에 있어서, 상기 제1게이트 신호 발생 수단은 게이트 신호를 출력하기 위한 부논리합 게이트와, 게이트 신호(A)를 출력하기 위한 앤드게이트로 구성된 것을 특징으로 하는인버터에서의 데드 타임 발생회로.
- PWM 신호와 데드 타임이 래칭된 출력신호를 비교한 클리어 제어 신호에 따라 시스템 클록을 카운트하는 제 2카운트 수단과, 입력 선택 신호를 출력하기 위해 상기 제2카운트수단에서 출력된 카운트값의 데이터와 입력된 데드 타임데이터의 크기를 비교하는 제2비교수단과, 상기 제2비교수단을 통해 출력된 입력선택신호에 따라 입력되는 이전의 자기자신 출력과 PWM 신호중 하나를 선택하는 제2다중화수단과, 입력되는 시스템 클록을 일정시간 동안 지연시키는 시스템 클록 지연수단과, 시스템 클록의 1/2클록만큼의 데드 타임을 갖도록 상기 제2다중화수단에서 출력된 선택된 데드 타임신호를 상기 시스템 클록 지연수단을 통해 지연된 시스템 클록에 의해 래칭하는 데드 타임 래치수단과, 데드 타임을 발생하기위해 상기 데드 타임 래치수단을 통해 래치되어 출력된 신호와 PWM 신호를 조합하여 한쌍의 게이트 신호를 발생하는 제2게이트의 신호 발생수단과, 상기 데드 타임 래치수단의 출력과 PWM 신호를 논리연산하여 얻어진 신호에 따라 상기 제 2카운트 수단을 구동하는 제2카운터 구동수단으로 구성된 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제8항에 있어서, 상기 제2카운트 수단은 상기 제2다중화수단의 출력값과 PWM 신호의 값이 같을 때 클리어되고, 그 값이 다르면 카운트 동작되도록 구성된 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제8항에 있어서, 상기 제2비교수단은 상기 제2카운트수단의 카운트 값과 데드 타임 데이터 값이 같을때 상기 제2다중화수단에서 PWM 신호가 출력되도록 출력신호를 발생하는 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제8항에 있어서, 상기 제2비교수단은 상기 제2카운트 수단의 카운트값이 데드 타임 데이터의 값보다 클때 상기 제2다중화수단에서 PWM 신호가 출력되도록 출력신호를 발생하는 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제8항에 있어서, 상기 제2비교수단은 상기 제2카운트 수단의 카운트 값이 데드 타임 테이터의 값보다 크거나 같을 때 상기 제2다중화 수단에서 PWM 신호가 출력되도록 출력신호를 발생하는 것을 특징으로 하는 인버터에서의데드 타임 발생회로.
- 제8항에 있어서, 상기 시스템 클록 지연수단은 낫트(NOT) 게이트로 구성된 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.
- 제 8항에 있어서, 상기 데드 타임 래치수단은 디(D)-플립플롭으로 구성된 것을 특징으로 하는 인버터에서의 데드 타임 발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019499A KR0144051B1 (ko) | 1995-07-04 | 1995-07-04 | 인버터에서의 데드 타임 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019499A KR0144051B1 (ko) | 1995-07-04 | 1995-07-04 | 인버터에서의 데드 타임 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008883A true KR970008883A (ko) | 1997-02-24 |
| KR0144051B1 KR0144051B1 (ko) | 1998-08-17 |
Family
ID=19419750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019499A KR0144051B1 (ko) | 1995-07-04 | 1995-07-04 | 인버터에서의 데드 타임 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144051B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341263B1 (ko) * | 1998-06-29 | 2002-06-21 | 가나이 쓰토무 | 인버터 장치 |
| KR100438925B1 (ko) * | 1999-02-03 | 2004-07-03 | 현대중공업 주식회사 | 3 레벨 스위칭 펄스폭 변조（ｐｗｍ）발생 장치 |
| KR100897544B1 (ko) * | 2002-09-10 | 2009-05-14 | 파인텍스 주식회사 | 중조직의 레피어 밴드 및 그 제조방법 |
-
1995
- 1995-07-04 KR KR1019950019499A patent/KR0144051B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341263B1 (ko) * | 1998-06-29 | 2002-06-21 | 가나이 쓰토무 | 인버터 장치 |
| KR100438925B1 (ko) * | 1999-02-03 | 2004-07-03 | 현대중공업 주식회사 | 3 레벨 스위칭 펄스폭 변조（ｐｗｍ）발생 장치 |
| KR100897544B1 (ko) * | 2002-09-10 | 2009-05-14 | 파인텍스 주식회사 | 중조직의 레피어 밴드 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144051B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970704264A (ko) | 집적된 테스트 및 컨트롤을 갖는 디지탈 펄스폭 변조기 | |
| KR950007344A (ko) | 다치 중첩 진폭 변조의 기저대역 신호 발생장치 | |
| KR0151261B1 (ko) | 펄스폭 변조 회로 | |
| KR960025082A (ko) | 데이타 전송장치 | |
| KR970008883A (ko) | 인버터에서의 데드(Dead) 타임 발생회로 | |
| KR960042740A (ko) | 고속 카운터 회로 | |
| KR970051318A (ko) | 반도체 메모리 장치의 클럭 제어 회로 | |
| RU2718221C1 (ru) | Формирователь парафазного сигнала с нулевым спейсером | |
| KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
| KR970049703A (ko) | 인크리먼트 및 디크리먼트 장치 | |
| KR100206888B1 (ko) | 마스크롬의 내부제어신호 발생회로 | |
| KR970049257A (ko) | 클럭 발생회로 | |
| KR970000254B1 (ko) | 클럭-더블링 장치 | |
| KR950022088A (ko) | 디지탈 신호 동기 회로 | |
| KR960011762A (ko) | 영상 처리 전용 소자의 제어 회로 | |
| KR980006866A (ko) | 디지털 데드타임 회로 | |
| KR960043509A (ko) | 시스템 클럭 발생기 | |
| KR970049574A (ko) | 임계 데이타 경로 지연을 줄이기 위한 경계 스캔 출력 셀 회로 | |
| KR20020020551A (ko) | 쉬프트 레지스터를 이용한 펄스열 생성장치 | |
| KR970049356A (ko) | 디지타이저 시스템의 패널 구동 회로 | |
| JPH08122408A (ja) | 半導体試験装置の波形整形回路 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| KR970055200A (ko) | 디지탈 로직을 사용한 sbldc 모터의 재기동 제어회로 | |
| KR960027214A (ko) | 인버터 제어장치 | |
| KR980004015A (ko) | 파이프라인 스테이지를 이용한 고속 승산기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080331 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |