KR980006866A - 디지털 데드타임 회로 - Google Patents

디지털 데드타임 회로 Download PDF

Info

Publication number
KR980006866A
KR980006866A KR1019960021242A KR19960021242A KR980006866A KR 980006866 A KR980006866 A KR 980006866A KR 1019960021242 A KR1019960021242 A KR 1019960021242A KR 19960021242 A KR19960021242 A KR 19960021242A KR 980006866 A KR980006866 A KR 980006866A
Authority
KR
South Korea
Prior art keywords
signal
output
phase
inverting
logic
Prior art date
Application number
KR1019960021242A
Other languages
English (en)
Other versions
KR100218833B1 (ko
Inventor
권용재
Original Assignee
권용재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 권용재 filed Critical 권용재
Priority to KR1019960021242A priority Critical patent/KR100218833B1/ko
Publication of KR980006866A publication Critical patent/KR980006866A/ko
Application granted granted Critical
Publication of KR100218833B1 publication Critical patent/KR100218833B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Inverter Devices (AREA)

Abstract

본 발명은 스위칭소자에서 쇼트를 방지하기 위한 디지털 데드타임 회로에 관한 것이다. 본 발명은 펄스폭변조신호 및 클럭신호를 출력하는 클럭발생 수단과, PWM신호를 입력받는 래치수단과, 각 상의 신호 및 반전 신호의 논리합을 수행하는 제1 논리수단과, 상기 제1 논리수단으로 부터 출력되는 각 상의 신호를 반전시켜 상기 제1 논리수단으로 출력하는 제1반전수단과, 클럭신호, 상기 제1 노리수단의 출력신호, 최종 출력 신호에 대한 반전신호의 논리합을 수행하는 제2논리수단과, 상기 제2논리수단에서 출력되는 신호를 분주시키는 분주 수단과, 상기 분주수단의 출력신호를 반전시킨 후 상기 제2논리 수단에 입력시키는 제2반전수단을 포함하여 구성되는 것을 특징으로 한다.

Description

디지털 데드타임 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도는 본 발명에 의한 디지털 데드타임 회로의 구성을 나타내는 블록도.

Claims (3)

  1. 데이터를 입력받아 펄스폭변조(이하 PWM이라 한다.)신호 및 클럭신호를 출력하는 신호 및 클럭발생수단과, 상기 신호 및 클럭 발생수단으로부터PWM신호를 입력받는 래치수단과, 상기 래치수단으로부터 출력되는 각 상의 신호를 입력받고 상기 신호의 역상신호에 대한 반전신호와 노리함을 수행하는 제1 논리수단과, 상기 제1 논리수단으로부터 출력되는 역상신호를 입력으로 받아 각 상의 신호를 반전시켜 상기 제1 논리수단으로 상기 역상반전신호를 출력하는 제1 반전수단과, 상기 신호 및 클럭발생수단에서 출력되는 클럭, 상기 제1 논리 수단에서 출력되는 신호, 최종 출력으로 나가는 신호에 대한 반전신을 입력으로 받아 논리합을 수행하는 제2논리수단과, 상기 제2논리수단에서 출력되는 신호를 입력으로 받아 상기 제1 반전수단에서 출력되는 클리어신호에 따라 분주시키는 분주수단과 상기 분주수단의 출력신호를 입력받아 각 상의 신호를 반전시킨 후 상기 제 2 논리수단에 반전신호를 입력시키는 제2 반전수단을 포함하여 구성되는 것을 특징으로 하는 디지털 데드타임 회로.
  2. 상기 1 항에 있어서, 상기 제1논리수단은 각 상 및 그 역상을 개별적으로 입력받는 6개의 앤드 게이트로 구성되고, 상기 제2논리수단은 상기 제 1 논리수단의 앤드게이트에 각각 대응하도록 6개의 앤드 게이트로 구성되고, 상기 분주수단은 상기 제2 논리수단의 앤드 게이트의 출력신호를 입력받아 그 진폭이 2배,4배,8배,16배가 되는 신호를 각각 출력하는 6개의 제1차분주기와, 상기 각각의 제1차 분주기의 캐리단자 출력을 입력으로 하는 6개의 제2차분주기와, 상기 제2차 분주기의 출력단에 연결되어 출력신호를 선택하는 스위칭수단으로 구성되는 것을 특징으로 하는 디지털 데드타임 회로.
  3. 상기 1 항에 있어서, 데이터를 입력받아 PWM신호 및 클럭신호를 출력하는 펄스변조기와, 상기 펄스변조기로부터 PWM신호를 입력받는 래치와, 상기 래치로부터 출력되는 각 상의 신호를 입력받고 상기 신호의 역상 신호에 대한 반전신호와 논리합을 수행하는 제1 앤드게이트와, 상기 제1 앤드게이트로부터 출력되는 역상신호를 입력으로 받아 각 상의 신호를 반전시켜 상기 제1 앤드게이트로 상기 반전신호를 출력하는 제1반전기와, 상기 펄스변조기에서 출력되는 클럭, 상기 제1 앤드게이트에서 출력되는 신호, 최종 출력으로 나가는 신호에 대한 반전신호를 입력으로 받아 논리합을 수행하는 제2 엔드게이트와, 상기 제2앤드게이트에서 출력되는 신호를 입력으로 받아 상기 제1 반전기에서 출력되는 클리어신호에 따라 분주시키는 분주기와, 상기 분주기의 출력신호를 입력받아 각 상의 신호를 반전시킨 후 상기 제2 앤드게이트에 반전신호를 입력시키는 제2 반전기를 포함하여 구성되는 것을 특징으로 하는 디지털 데드타임 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960021242A 1996-06-13 1996-06-13 디지털 데드타임 회로 KR100218833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960021242A KR100218833B1 (ko) 1996-06-13 1996-06-13 디지털 데드타임 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021242A KR100218833B1 (ko) 1996-06-13 1996-06-13 디지털 데드타임 회로

Publications (2)

Publication Number Publication Date
KR980006866A true KR980006866A (ko) 1998-03-30
KR100218833B1 KR100218833B1 (ko) 1999-09-01

Family

ID=19461754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021242A KR100218833B1 (ko) 1996-06-13 1996-06-13 디지털 데드타임 회로

Country Status (1)

Country Link
KR (1) KR100218833B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975780B1 (ko) 2017-12-13 2019-05-08 주식회사 코텍 경사각펀치를 이용한 고강도 강판 클러치 스트랩의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975780B1 (ko) 2017-12-13 2019-05-08 주식회사 코텍 경사각펀치를 이용한 고강도 강판 클러치 스트랩의 제조방법

Also Published As

Publication number Publication date
KR100218833B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
CA2014532C (en) Display device driving circuit
KR940018718A (ko) 다상 클럭 발생 회로
KR0151261B1 (ko) 펄스폭 변조 회로
JPS6310612B2 (ko)
KR880000880A (ko) 비 교 기
KR100329320B1 (ko) 디지털신호전송회로
KR920003658A (ko) 논리비교회로
KR980006866A (ko) 디지털 데드타임 회로
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
KR0144051B1 (ko) 인버터에서의 데드 타임 발생회로
KR840005634A (ko) 클럭 재생회로
JP2592522B2 (ja) Ｐｎ符号の位相変調回路
KR960016131A (ko) 디지탈식 펄스폭변조(pwm) 파형발생회로
KR970008892A (ko) 센서리스 모터 구동 회로 구현을 위한 논리 회로
JPS6048617A (ja) 信号選択回路
SU860308A2 (ru) Устройство декодировани импульсной последовательности
SU1133666A1 (ru) Делитель частоты импульсной последовательности
KR19990050431A (ko) 출력파형의 듀티 비가 1:1인 5분주회로
KR960011612A (ko) 클럭 이상 유무 판별 회로
KR960043509A (ko) 시스템 클럭 발생기
KR970004648A (ko) 클럭신호 선택 출력회로
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
KR920001837A (ko) Pcm클럭 발생회로
KR970031352A (ko) 가변 분주 회로
KR960016350A (ko) 통신 시스템의 마이크로 와이어드 제어 및 정합을 수행하기 위한 방법 및 그에 따른 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040614

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee