KR910013751A - Nrz/cmi(ii) 부호 변환장치 - Google Patents

Nrz/cmi(ii) 부호 변환장치 Download PDF

Info

Publication number
KR910013751A
KR910013751A KR1019890018401A KR890018401A KR910013751A KR 910013751 A KR910013751 A KR 910013751A KR 1019890018401 A KR1019890018401 A KR 1019890018401A KR 890018401 A KR890018401 A KR 890018401A KR 910013751 A KR910013751 A KR 910013751A
Authority
KR
South Korea
Prior art keywords
nrz
bit
cmi
mark
code
Prior art date
Application number
KR1019890018401A
Other languages
English (en)
Other versions
KR920005364B1 (ko
Inventor
김봉태
박권철
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019890018401A priority Critical patent/KR920005364B1/ko
Priority to US07/626,615 priority patent/US5107263A/en
Priority to JP2401640A priority patent/JPH05315966A/ja
Publication of KR910013751A publication Critical patent/KR910013751A/ko
Application granted granted Critical
Publication of KR920005364B1 publication Critical patent/KR920005364B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
    • H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

내용 없음.

Description

NRZ/CMI(II) 부호 변환장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 부호 변환 장치의 블럭도,
제2도는 본 발명에 의한 부호 변환 장치의 일실시예 회로도,
제3도의 (A) 및 (B)는 제2도의 회로 각부에 대한 타이밍도.

Claims (5)

  1. 입력되는 NRZ데이터 비트열을 이와 동기된 클럭으로 라타이밍하는 리타이밍 수단(1)과, 상기 리타이밍수단(1)의 입출력단(Q1)에 연결되어 입력되는 NRZ데이터 비트열의 스페이스(Space)비트와 전송클럭을 합성하고 교번 마크 비트 발생 수단(3)의 지연시간에 상당하는 시간만큼 지연시키는 스페이스 비트 발생 및 지연수단(2)과, 상기 리타이밍 수단(1)의 또다른 출력단(Q1)에 연결되어 리탕리밍된 NRZ데이터 비트열에서 마크(Mark) 상태를 클럭펄스와 합성하고 2분주하여 마크 상태를 교번 시키는 교번 마크 비트 발생수단(3)과, 상기 스페이스 비트 발생 및 지연수단(2)과 교번 마크비트 발생 수단(3)의 출력단에 연결되어 상기 두 출력에 입력 신호로 하여 NRZ데이터를 CMI부호로 변환하는 CMI부호 발생수단(4)으로 구성되어 NRZ데이터 비트열의 마크 비트 및 스페이스 비트를 동일한 시간동안에 독립적으로 처리하여 CMI부호를 발생시킴을 특징으로 하는 NRZ/CMI(II)부호 변환장치.
  2. 제1항에 있어서, 상기 입력 데이터 리타이밍 수단(1)은 데이터 입력단자(D1)로 NRZ데이터를 입력하고, 클럭펄스 입력단자(CP1)로 NRZ데이터의 동기 클럭펄스를 입력하여 리타이밍하는 D플립플롭(U1)으로 구성됨을 특징으로 하는 NRZ/CMI(II)부호 변환장치.
  3. 제1항에 있어서, 스페이스 비트 발생 및 지연수단(2)은 상기 리타이밍 수단(1)의 일출력(Q1)에 연결된 OR게이트(U3)와, 상기 OR게이트(U3)의 출력단에 연결된 지연소자(U6)로 구성됨을 특징으로 하는 NRZ/CMI(II) 부호 번환장치.
  4. 제1항에 있어서, 상기 교번 마크 비트 발생수단(3)은 상기 리타이밍수단(1)의 부출력(Q1)에 연결된 OR게이트(U4)와, 상기 OR게이트(U4)의 출력단을 클럭 입력 단자에 연결하고 부출력(Q2)이 데이터 입력단자(D2)에 궤환되어 인가되도록 연결한 D플립플롭(U2)으로 구성되어 마크 상태를 나타내는 펄스가 클럭 입력단에 인가될 때마다 상태를 바꾸어 2분주된 마크 비트 상태 신호를 출력함을 특징으로 하는 NRZ/CMI(II)부호 변환장치.
  5. 제1항에 있어서, 상기 CMI 부호 발생수단(4)을 배타적 논리합을 수행하여 NRZ비트열의 마크 비트 구간에서는 마크 비트가 교번 되고, 스페이스비트 구간에서는 클럭 펄스가 합성된 신호를 출력하는 배타적 OR게이트(U5)로 구성됨을 특징으로 하는 NRZ/CMI(II)부호 변환장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890018401A 1989-12-12 1989-12-12 Nrz/cmi(ii) 부호 변환장치 KR920005364B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019890018401A KR920005364B1 (ko) 1989-12-12 1989-12-12 Nrz/cmi(ii) 부호 변환장치
US07/626,615 US5107263A (en) 1989-12-12 1990-12-07 NRZ to CMI (II) encoding circuit
JP2401640A JPH05315966A (ja) 1989-12-12 1990-12-12 Ｎｒｚ／ｃｍｉ（ｉｉ）符号変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890018401A KR920005364B1 (ko) 1989-12-12 1989-12-12 Nrz/cmi(ii) 부호 변환장치

Publications (2)

Publication Number Publication Date
KR910013751A true KR910013751A (ko) 1991-08-08
KR920005364B1 KR920005364B1 (ko) 1992-07-02

Family

ID=19292811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018401A KR920005364B1 (ko) 1989-12-12 1989-12-12 Nrz/cmi(ii) 부호 변환장치

Country Status (3)

Country Link
US (1) US5107263A (ko)
JP (1) JPH05315966A (ko)
KR (1) KR920005364B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243628A (en) * 1991-03-27 1993-09-07 Kabushiki Kaisha Komatsu Seisakusho Encoding method and code processing circuitry
KR930007652B1 (ko) * 1991-07-19 1993-08-14 한국전기 통신공사 Cmi데이터 비트동기를 위한 위상검출기와 연동되어 동작하는 cmi/nrz복호기
US5510786A (en) * 1994-04-25 1996-04-23 Nec America, Inc. CMI encoder circuit
US5537062A (en) * 1995-06-07 1996-07-16 Ast Research, Inc. Glitch-free clock enable circuit
US6404819B1 (en) * 1998-11-20 2002-06-11 Lucent Technologies Inc. System and method for generating NRZ signals from RZ signals in communications networks
IT1308065B1 (it) * 1999-05-31 2001-11-29 Cit Alcatel Sistema di telecomunicazioni

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112158A (en) * 1980-12-29 1982-07-13 Fujitsu Ltd Code converting circuit
CA1187187A (en) * 1981-04-27 1985-05-14 Akira Fukuda Method and system for pulse communication
DE3245845A1 (de) * 1982-12-10 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Cmi-decoder
DE3302761A1 (de) * 1983-01-27 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Cmi-decoder
JPS60191542A (ja) * 1984-03-13 1985-09-30 Matsushita Electric Ind Co Ltd 赤外光空中伝搬デ−タ伝送装置
FR2590428B1 (fr) * 1985-11-19 1987-12-31 Telecommunications Sa Procede de codage en code cmi d'informations numeriques organisees en trame, le dispositif de mise en oeuvre, et son application a des informations de servitude pour reseau numerique a grand debit
JP2550985B2 (ja) * 1987-04-21 1996-11-06 日本電気株式会社 Ｃｍｉ符号復号器
JPS6411421A (en) * 1987-07-03 1989-01-17 Fujitsu Ltd Code converting circuit

Also Published As

Publication number Publication date
US5107263A (en) 1992-04-21
KR920005364B1 (ko) 1992-07-02
JPH05315966A (ja) 1993-11-26

Similar Documents

Publication Publication Date Title
KR910002119A (ko) 신호발생기
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
KR960036749A (ko) 가변길이 복호화 장치
KR960036465A (ko) 4상 위상 변조기
KR960025082A (ko) 데이타 전송장치
US4100541A (en) High speed manchester encoder
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
KR850003092A (ko) 동기시스템용 위상검파장치
KR910013752A (ko) Nrz/cmi(ii) 부호 변환장치
KR960036748A (ko) 가변길이 복호화 장치
KR950025539A (ko) 직병렬 변환 인터페이스회로
KR950022352A (ko) 클럭의 위상차 정렬을 위한 비트동기 회로
KR900015450A (ko) 디지털 위상 동기회로
KR930024337A (ko) 데이타 전송시스템의 역다중화의 프레임 동기검출방식 및 회로
KR920013946A (ko) Nrz/cmi(ii)부호 변환장치
KR970056528A (ko) 아날로그 버스/i^2c 버스 프로토콜 변환기
KR930001060A (ko) 동기식 다중 장치의 bip 검사 회로
KR940003188A (ko) 동기식 카운터회로
KR920015712A (ko) 선택적 펄스 발생회로 장치
KR910013750A (ko) Cmi(ii) 복호기
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
KR970028964A (ko) 지연회로를 구비한 출력포트 및 그 데이타출력방법
KR900004144A (ko) 시그날링데이타, 음성데이타 및 사용자데이타의 통합회로
KR960009398A (ko) 동기식 클럭 발생회로
KR960011611A (ko) 클럭-더블링 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee