KR910002119A - 신호발생기 - Google Patents

신호발생기 Download PDF

Info

Publication number
KR910002119A
KR910002119A KR1019900009051A KR900009051A KR910002119A KR 910002119 A KR910002119 A KR 910002119A KR 1019900009051 A KR1019900009051 A KR 1019900009051A KR 900009051 A KR900009051 A KR 900009051A KR 910002119 A KR910002119 A KR 910002119A
Authority
KR
South Korea
Prior art keywords
flip
signal
output
clock signal
flops
Prior art date
Application number
KR1019900009051A
Other languages
English (en)
Other versions
KR930003004B1 (ko
Inventor
마사야 다마무라
신지 에모리
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR910002119A publication Critical patent/KR910002119A/ko
Application granted granted Critical
Publication of KR930003004B1 publication Critical patent/KR930003004B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음

Description

신호발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 신호발생기가 사용되는 디멀티블렉서의 구성 개략도,
제2도는 상기 디멀티플렉서의 동작방법을 나타내는 타이밍도,
제3A도는 본 발명의 신호발생기가 사용되는 멀티플렉서의 구성을 나타내는 개략도,
제3B도는 제3A의 멀티플렉서의 동작방법을 나타내는 타이밍도.

Claims (15)

  1. 클록신호 발생수단; 상기 클록신호가 입력되는 클록(CLK) 입력을 갖는 복수(n)의 플립-플롭들을 구비한 존슨 카운터(20); 상기 클록신호와 상기 n의 플립플롭의 Q출력의 논리합을 취하여 그 논리결과를 제1의 신호로서 출력하는 논리게이트(21)(n은 존슨카운터의 플립플롭수); 그리고 상기 논리게이트의 입력-출력 지연시간에 상당하는 시간만큼 상기 클록신호를 지연시켜 지연된 클록신호를 제2신호로서 출력하는 지연수단(22)으로 구성된 것이 특징인 신호발생기.
  2. 제1항에서, 상기 논리게이트가 OR 게이트(21)로 구성된 신호발생기.
  3. 제1항에서, 상기 클록신호가 고레벨이고 상기 플립플롭의 Q출력들 전부가 저레벨일때 상기 제1신호가 출력되는 신호발생기.
  4. 제2항에서, 상기 클록신호가 고레벨이고, 상기 플립플롭의 Q출력들 전부가 저레벨일때 상기 제1신호가 출력되는 신호발생기.
  5. 직렬데이타 출력수단; 클록신호 발생수단; 상기 클록신호가 입력되는 클록(CLOCK)입력을 갖는 복수(n)의 플립플롭들을 구비한 존슨 카운터(20); 상기 클록신호와 상기 n의 플립플롭의 Q출력의 논리합을 취하여 그 논리결과를 제1의 신호로서 출력하는 논리게이트(21)(n은 존슨카운터의 플립플롭수); 상기 논리게이트의 입력-출력 지연시간에 상당하는 시간만큼 상기 클록신호를 지연시켜 지연된 클록신호를 제2신호로서 출력하는 지연수단(22); 상기 지연수단의 제2신호에 따라 직렬데이타를 병렬데이타로 변환하는 변환수단(2); 및 상기 논리게이트의 제1신호에 따라 상기 병렬데이타를 유지 및 출력시키는 래치수단(3)으로 구성된 것이 특징인 데이타 디멀티 플렉서.
  6. 제5항에 있어서, 상기 논리게이트가 OR 게이트(21)로 구성된 데이타 디멀티 플렉서.
  7. 제5항에서, 상기 클록신호가 고레벨이고 상기 플립플롭의 Q출력들 전부가 저레벨일때 상기 제1신호가 출력되는 데이타 디멀티 플렉서.
  8. 제6항에서, 상기 클록신호가 고레벨이고 상기 플립플롭의 Q출력들이 전부 저레벨일때 상기 제1신호가 출력되는 데이타 디멀티 플렉서.
  9. 제5항에 있어서, 상기 변환수단(2)이 상기 직렬데이타를 순차로 수신하는 직렬 접속된 복수의 플립플롭들로 구성돼있고, 상기 래치수단(3)이 상기 변환수단의 상기 플립플롭들의 수에 상당하는 복수의 플립플롭들로 구성돼있고 상기 변환수단의 상기 플립플롭들의 Q출력들이 각각 상기 래치수단의 상기 플립플롭들의 D입력들에 접속돼있는 데이타 디멀티 플렉서.
  10. 제9항에 있어서, 상기 변환수단의 상기 복수의 플립플롭들이 상기 존슨 카운터(20)의 상기 복수의 플립플롭들의 구성과 동일한 데이타 디멀티 플렉서.
  11. 병렬데이타 출력수단; 클록신호 발생수단; 상기 클록신호가 입력되는 클록(CLOCK)입력을 갖는 복수(n)의 플립플롭들을 구비한 존슨 카운터(30); 상기 클록신호와 상기 n의 플립플롭의 Q출력의 논리합을 취하여 그 논리결과를 제1신호로서 출력하는 논리게이트(31)(n은 존슨 카운터의 플립플롭수); 상기 논리게이트의 입력-출력 지연시간에 상당하는 시간만큼 상기 클록신호를 지연시켜 지연된 클록신호를 제2신호로서 출력하는 지연수단(32); 상기 논리게이트의 제1신호에 따라 상기 병렬데이타를 직렬데이타로 변환하는 변환수단(12): 및 상기 지연수단의 제2신호에 따라 상기 직렬 데이타를 유지 및 출력시키는 래치수단(13)으로 구성된 것이 특징인 데이타 디멀티 플렉서.
  12. 제11항에 있어서, 상기 논리게이트가 OR게이트(31)로 구성된 데이타 멀티 플렉서.
  13. 제11항에서, 상기 클록신호가 고레벨이고 상기 플립플롭의 Q출력들 전부가 저레벨일때 상기 제1신호가 출력되는 데이타 디멀티 플렉서.
  14. 제12항에서, 상기 클록신호가 고레벨이고 상기 플립플롭들의 Q출력들 전부가 저레벨일때 상기 제1신호가 출력되는 데이타 디멀티 플렉서.
  15. 제11항에 있어서, 상기 변환수단(12)이 Q출력을 갖는 멀티플렉서로 구성돼 있고, 상기 래치수단(13)이 상기 멀티플렉서의 상기 Q출력에 D입력이 접속된 플립플롭으로 구성된 데이타 멀티 플렉서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009051A 1989-06-20 1990-06-20 신호발생기 KR930003004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1157908A JP2504568B2 (ja) 1989-06-20 1989-06-20 信号生成回路
JP1-157908 1989-06-20

Publications (2)

Publication Number Publication Date
KR910002119A true KR910002119A (ko) 1991-01-31
KR930003004B1 KR930003004B1 (ko) 1993-04-16

Family

ID=15660075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009051A KR930003004B1 (ko) 1989-06-20 1990-06-20 신호발생기

Country Status (5)

Country Link
US (1) US5128673A (ko)
EP (1) EP0404127B1 (ko)
JP (1) JP2504568B2 (ko)
KR (1) KR930003004B1 (ko)
DE (1) DE69007688T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI88567C (fi) * 1991-07-04 1993-05-25 Nokia Mobile Phones Ltd En generell synkronisk 2N+1 -divisor
JP3354597B2 (ja) * 1991-08-12 2002-12-09 富士通株式会社 カウンタ回路およびその応用回路
JP2766133B2 (ja) * 1992-08-06 1998-06-18 日本電気アイシーマイコンシステム株式会社 パラレル・シリアル・データ変換回路
US5714904A (en) * 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
DE4428545A1 (de) * 1994-08-12 1996-02-15 Philips Patentverwaltung Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal
US5552732A (en) * 1995-04-25 1996-09-03 Exar Corporation High speed divide by 1.5 clock generator
SE504369C2 (sv) * 1995-05-02 1997-01-20 Ericsson Telefon Ab L M Fördröjningsanpassad klock- och datagenerator
SE517770C2 (sv) 1997-01-17 2002-07-16 Ericsson Telefon Ab L M Seriell-parallellomvandlare
JPH1198101A (ja) * 1997-09-17 1999-04-09 Nec Corp データデマルチプレクサ回路及びこれを用いたシリアル―パラレル変換回路
US20030038681A1 (en) * 2000-06-02 2003-02-27 Masoud Djafari System and method of digital tuning a voltage controlled oscillator
JP2003152530A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 分周回路
JP4666462B2 (ja) * 2005-01-14 2011-04-06 ルネサスエレクトロニクス株式会社 カウンタ回路と、それを含む半導体装置
KR100767106B1 (ko) 2006-04-18 2007-10-17 삼성전자주식회사 구동장치 및 이를 포함하는 화상형성장치
GB0702597D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd A debug circuit and a method of debugging
US7515075B1 (en) * 2007-09-17 2009-04-07 Qimonda Ag Data conversion
JP5501158B2 (ja) * 2010-08-23 2014-05-21 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、駆動回路、タッチ検出機能付き表示装置の駆動方法、および電子機器
KR101157030B1 (ko) * 2010-11-16 2012-06-21 에스케이하이닉스 주식회사 데이터 출력 회로
CN103605495B (zh) * 2013-10-17 2017-07-28 陕西万达信息工程有限公司 一种掐头去尾电路
CN103532545B (zh) * 2013-10-29 2016-06-01 四川和芯微电子股份有限公司 移位分频器
CN103729163B (zh) * 2013-12-05 2017-01-04 西安交通大学 一种掐头去尾移位补值电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3992612A (en) * 1975-10-14 1976-11-16 The United States Of America As Represented By The Secretary Of The Army Rate multiplier
DD127374A1 (ko) * 1976-09-06 1977-09-21
US4193539A (en) * 1977-11-07 1980-03-18 Ncr Corporation Signal generator
JPS63221717A (ja) * 1987-03-11 1988-09-14 Omron Tateisi Electronics Co Ｓ／ｐ変換回路
JP2845438B2 (ja) * 1987-10-19 1999-01-13 株式会社東芝 高速ディジタルｉｃ

Also Published As

Publication number Publication date
EP0404127A2 (en) 1990-12-27
DE69007688D1 (de) 1994-05-05
EP0404127B1 (en) 1994-03-30
US5128673A (en) 1992-07-07
JPH0322712A (ja) 1991-01-31
KR930003004B1 (ko) 1993-04-16
DE69007688T2 (de) 1994-09-08
EP0404127A3 (en) 1991-01-23
JP2504568B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
KR910002119A (ko) 신호발생기
KR910019337A (ko) 다기능 스캔 플립플롭
KR900014970A (ko) 동기 회로
US5406216A (en) Technique and method for asynchronous scan design
KR890017866A (ko) 필터회로
KR870010688A (ko) 잡음펄스 억제회로
KR960003102A (ko) 고속 동기 논리 데이타 래치 장치
KR960025082A (ko) 데이타 전송장치
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
KR910014805A (ko) 디지탈신호처리장치
KR20000044614A (ko) 지연-펄스-지연을 이용한 지연고정루프 클록발생기
JP2545010B2 (ja) ゲ―ト装置
KR100366793B1 (ko) 쉬프트 레지스터를 이용한 펄스열 생성장치
KR100313931B1 (ko) 제어신호 발생회로
KR930006540A (ko) 승산 회로의 부분 승수 선택 회로
JPH0438017A (ja) シリアル‐パラレル変換回路
KR960015133A (ko) 피드백 시프트 레지스터
KR960027565A (ko) 다채널 무선통신 장치에서의 최장 부호열 발생기
KR950006591A (ko) 파이프 라인 구조를 이용한 브이 엘 디 장치
KR950025539A (ko) 직병렬 변환 인터페이스회로
KR930024337A (ko) 데이타 전송시스템의 역다중화의 프레임 동기검출방식 및 회로
KR900002567A (ko) 프로그램 가능한 n진 카운터
KR880005766A (ko) 제어신호의 직렬입력을 위한 쉬프트 회로
KR970004842A (ko) 3개 직렬신호의 병렬변환 우선처리 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080411

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee