CN103729163B - 一种掐头去尾移位补值电路 - Google Patents
一种掐头去尾移位补值电路 Download PDFInfo
- Publication number
- CN103729163B CN103729163B CN201310655770.5A CN201310655770A CN103729163B CN 103729163 B CN103729163 B CN 103729163B CN 201310655770 A CN201310655770 A CN 201310655770A CN 103729163 B CN103729163 B CN 103729163B
- Authority
- CN
- China
- Prior art keywords
- data selector
- data
- control signal
- depositor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及集成电路设计领域，公开了一种掐头去尾移位补值电路，适用于大数平方运算。该发明电路结构包括：2m+1位寄存器、m+1位二选一数据选择器、m位三选一数据选择器、m位one‑hot循环计数器；其中，寄存器中m+1个奇数位的输入来自m+1位二选一数据选择器的输出，m个偶数位的输入来自m位三选一数据选择器的输出。二选一数据选择器的控制信号及三选一数据选择器的第一位控制信号为SE，控制数据的并行、串行输入方式，one‑hot循环计数器的m位输出作为三选一数据选择器的第二位控制信号，控制数据在寄存器偶数位的逐次插入。本发明可以逐步对2m+1位数据去头去尾左移后在低位重新存入数据，从而减少平方的运行时间。
Description
技术领域
本发明涉及集成电路设计领域，特别涉及一种掐头去尾移位补值电路，适用于大数平方运算，可以有效减少平方运算过程的时间。
背景技术
目前，对于大数模平方的研究通常采用的方案是蒙哥马利算法，该算法在模平方的运算过程所耗费的时间和输入数据的长度成正比。
有鉴于此，有必要设计一种新型的平方电路，通过对运算过程的部分积的优化，减少部分积的次数，从而减少整个平方的运行时间，解决上述问题。
发明内容
本发明的目的在于提供一种掐头去尾移位补值电路，它能够逐步对2m+1位数据去头去尾左移后在低位重新存入数据。
为了达到上述目的，本发明采用以下技术方案予以实现：包括2m+1位寄存器、m+1位二选一数据选择器、m位三选一数据选择器、m位one-hot循环计数器；其中，2m+1位寄存器中的m+1个奇数位寄存器的输入端分别与m+1位二选一数据选择器的输出端相连；2m+1位寄存器中的m个偶数位寄存器的输入端分别与m位三选一数据选择器的输出端相连；其中，160≤m≤15360。
所述的二选一数据选择器的控制信号端及三选一数据选择器的第一位控 制信号端均与SE信号相连。
所述的m位one-hot循环计数器初始值均置为0，第一个有效时钟沿到来时最低位均置为1。
所述的m位one-hot循环计数器的m位输出端均与三选一数据选择器的第二位控制信号端相连。
与现有技术相比，本发明具有以下有益效果：
本发明2m+1位寄存器中的m+1个奇数位寄存器的输入端分别与m+1位二选一数据选择器的输出端相连；2m+1位寄存器中的m个偶数位寄存器的输入端分别与m位三选一数据选择器的输出端相连，每经过一个时钟周期就可以去掉输入数据的最高位和最低位，并在左移后在低位补充数据，优化平方运算的部分积，从而减少运算时间。
进一步的，本发明二选一数据选择器的控制信号端及三选一数据选择器的第一位控制信号端均与SE信号相连，控制数据的并行、串行输入方式。
进一步的，本发明m位one-hot循环计数器的m位输出端均与三选一数据选择器的第二位控制信号端相连，控制数据在寄存器偶数位逐次插入。
附图说明
图1为本发明的电路结构图；
图2为本发明具体的电路图。
具体实施方式
参见图1，本发明包括2m+1位寄存器、m+1位二选一数据选择器、m 位三选一数据选择器、m位one-hot循环计数器；其中，2m+1位寄存器中的m+1个奇数位寄存器的输入端分别与m+1位二选一数据选择器的输出端相连；2m+1位寄存器中的m个偶数位寄存器的输入端分别与m位三选一数据选择器的输出端相连。二选一数据选择器的控制信号端及三选一数据选择器的第一位控制信号端均与SE信号相连。m位one-hot循环计数器初始值均置为0，第一个有效时钟沿到来时最低位均置为1。m位one-hot循环计数器的m位输出端均与三选一数据选择器的第二位控制信号端相连；其中，160≤m≤15360。
本发明电路结构包括：2m+1位寄存器、m+1位二选一数据选择器电路、m位三选一数据选择器电路、m位one-hot循环计数器；其中，寄存器中m+1个奇数位的输入来自m+1位二选一数据选择器电路的输出，m个偶数位的输入来自m位三选一数据选择器电路的输出。二选一数据选择器电路的控制信号及三选一数据选择器电路的第一位控制信号为SE，控制数据的并行、串行输入方式，one-hot循环计数器的m位输出作为三选一电路三选一数据选择器的第二位控制信号，控制数据在寄存器偶数位的逐次插入。从而逐步对2m+1位数据去头去尾左移后在低位重新存入数据。
本发明的工作过程是：
参见图2，初始化时RS=0，将m位one-hot循环计数器和2m+1位寄存器全部置为0；输出Q[2m+1:1]=000…00…000。工作时，RS=1，第一个有效时钟沿时SE=0，m位one-hot循环计数器的最低位变为1，2m+1位输入数 据并行存入寄存器中，输出Q[2m+1:1]=a2m+1a2ma2m-1…am+1am…a3a2a1；第一个有效时钟沿后，SE=1,m位one-hot循环计数器最低位的1移入次高位，输出到连接寄存器的三选一数据选择器的第二个控制端，第二个有效时钟沿到来时，控制三选一数据选择器从第二位寄存器插入数据am+2，同时将am+1移入第一位寄存器中，输出Q[2m+1:1]=a2ma2m-2a2m-1…am+1am…a2am+2am+1；以此类推，每经过一个时钟之后，输出Q去头去尾，并在低位补充新的数据。
下面以m=3的情况为例说明：
表1
| CLK | J[3:1] | Q[7:1] |
| 0 | 000 | 0000000 |
| 1 | 001 | a7a6a5a4a3a2a1 |
| 2 | 010 | a6a5a4a3a2a5a4 |
| 3 | 100 | a5a4a3a6a5a4a3 |
| 4 | 001 | a4a7a6a5a4a3a2 |
参见表1，第0个CLK时，one-hot计数器输出全0，电路初始输出Q为0000000；第1个CLK时，one-hot计数器输出001，电路初始输出Q为a7a6a5a4a3a2a1；第2个CLK时，one-hot计数器循环左移输出010，在第二位上插入a5，在第一位存入a4，电路输出Q为a6a5a4a3a2a5a4；第3个CLK时，one-hot计数器循环左移输出100，在第四位上插入a6，在第一位存入a3，电路输出Q为a5a4a3a6a5a4a3；第3个CLK时，one-hot计数器循环左移输出001，在第六位上插入a7，在第一位存入a2，电路输出Q为a4a7a6a5a4a3a2，电路工作结束。
Claims (2)
1.一种掐头去尾移位补值电路，其特征在于：包括2m+1位寄存器、m+1位二选一数据选择器、m位三选一数据选择器、m位one-hot循环计数器；其中，2m+1位寄存器中的m+1个奇数位寄存器的输入端分别与m+1位二选一数据选择器的输出端相连；2m+1位寄存器中的m个偶数位寄存器的输入端分别与m位三选一数据选择器的输出端相连；其中，160≤m≤15360；
二选一数据选择器的控制信号端及三选一数据选择器的第一位控制信号端均与SE信号相连；m位one-hot循环计数器的m位输出端均与三选一数据选择器的第二位控制信号端相连。
2.根据权利要求1所述的掐头去尾移位补值电路，其特征在于：所述的m位one-hot循环计数器初始值均置为0，第一个有效时钟沿到来时最低位均置为1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655770.5A CN103729163B (zh) | 2013-12-05 | 2013-12-05 | 一种掐头去尾移位补值电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655770.5A CN103729163B (zh) | 2013-12-05 | 2013-12-05 | 一种掐头去尾移位补值电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103729163A CN103729163A (zh) | 2014-04-16 |
| CN103729163B true CN103729163B (zh) | 2017-01-04 |
Family
ID=50453250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310655770.5A Expired - Fee Related CN103729163B (zh) | 2013-12-05 | 2013-12-05 | 一种掐头去尾移位补值电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103729163B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2504568B2 (ja) * | 1989-06-20 | 1996-06-05 | 富士通株式会社 | 信号生成回路 |
| US6446104B1 (en) * | 1999-09-15 | 2002-09-03 | Sun Microsystems, Inc. | Double precision floating point multiplier having a 32-bit booth-encoded array multiplier |
| CN1271506C (zh) * | 2001-03-19 | 2006-08-23 | 深圳市中兴集成电路设计有限责任公司 | Rsa加密算法的实现电路及方法 |
| CN101834723A (zh) * | 2009-03-10 | 2010-09-15 | 上海爱信诺航芯电子科技有限公司 | 一种rsa算法及其ip核 |
| CN101509954A (zh) * | 2009-03-13 | 2009-08-19 | 西安交通大学 | 一种集成电路的测试图形生成器 |
| CN102231102B (zh) * | 2011-06-16 | 2013-08-07 | 天津大学 | 基于余数系统的rsa密码处理方法及协处理器 |
-
2013
- 2013-12-05 CN CN201310655770.5A patent/CN103729163B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN103729163A (zh) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102681815B (zh) | 用加法器树状结构的有符号乘累加算法的方法 | |
| CN103389892B (zh) | 一种自刷新的三模冗余计数器 | |
| CN103729163B (zh) | 一种掐头去尾移位补值电路 | |
| CN101917204B (zh) | 扫频接收机的扫描控制参数的计算与数字控制方法 | |
| CN103020014A (zh) | 一种大点数fft的实现方法 | |
| CN104954014A (zh) | 一种超前-滞后型数字鉴相器结构 | |
| CN103699351B (zh) | 一种去头去尾移位电路 | |
| CN204719627U (zh) | 一种加固计算机主板 | |
| CN103164185A (zh) | 用纯组合电路实现除法计算的电路 | |
| CN103795402B (zh) | 同步分频电路 | |
| CN104572559B (zh) | 一种Multibus总线到ISA总线的读写操作转换电路 | |
| CN103605495B (zh) | 一种掐头去尾电路 | |
| CN203992621U (zh) | 一种异型孔拉刀 | |
| CN203104406U (zh) | 一种异步计数器 | |
| CN103050146B (zh) | 高占空比ddr2数字延迟链电路 | |
| CN203870608U (zh) | 基于pci 总线的中高速多路同步a/d采集卡 | |
| CN201159878Y (zh) | 一种pcie卡槽转接器 | |
| CN103633996A (zh) | 产生任意频率方波的累加计数器分频方法 | |
| CN103699358B (zh) | 一种适用于大数的快速模平方运算电路 | |
| CN103227632A (zh) | 基于李氏制约竞争计数编码的16选1数据选择电路 | |
| CN204680886U (zh) | 并排六针母插头插针机的三针移位装置 | |
| CN203219280U (zh) | 一种时钟计数装置 | |
| CN203799666U (zh) | 基于ddr2内存的分压电路 | |
| CN103577372A (zh) | 一种基于d锁存器实现fpga中i/o管脚复用的方法 | |
| CN204480670U (zh) | 一种延迟计数器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170104 Termination date: 20201205 |