CN103164185A - 用纯组合电路实现除法计算的电路 - Google Patents

用纯组合电路实现除法计算的电路 Download PDF

Info

Publication number
CN103164185A
CN103164185A CN2011104249236A CN201110424923A CN103164185A CN 103164185 A CN103164185 A CN 103164185A CN 2011104249236 A CN2011104249236 A CN 2011104249236A CN 201110424923 A CN201110424923 A CN 201110424923A CN 103164185 A CN103164185 A CN 103164185A
Authority
CN
China
Prior art keywords
module
output
divisor
normalization
linear function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104249236A
Other languages
English (en)
Inventor
王吉健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN2011104249236A priority Critical patent/CN103164185A/zh
Publication of CN103164185A publication Critical patent/CN103164185A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种用纯组合电路实现除法计算的电路，把a/b，先分解为a×1/b。1/b是通过归一化模块先归一化b到0～1之间，记结果为b’；然后用分段一次函数模块来计算1/b’，这个分段一次函数模块分段拟合了y＝1/x，0＜x≤1。加法模块把分段一次函数模块计算出的结果加上存在查找表模块中的拟合函数与实际y＝1/x的误差，就得到了较准确的1/b’。由乘法模块将1/b’乘上被除数a；右移位模块将b右移到与b’相同的位数，就得到了a/b的结果g。本发明在实现除法算法时，能够降低所要求的时钟频率。

Description

用纯组合电路实现除法计算的电路
技术领域
本发明涉及一种除法电路，特别是涉及一种用纯组合电路实现除法计算的电路。
背景技术
除法是数字信号处理中常用的一种运算，目前通用的除法电路的硬件实现是用移位减的电路来实现的，这样从开始计算到最后出结果需要N个时钟周期，其中N为被除数的比特数。在一些数据带宽很高且大量用到除法的算法中，这样的执行周期数使得该除法电路要求很高的时钟频率，而这样的时钟频率也许并不是模拟前端所能够提供的。
发明内容
本发明要解决的技术问题是提供一种用纯组合电路实现除法计算的电路，在实现除法算法时，能够降低所要求的时钟频率。
为解决上述技术问题，本发明的用纯组合电路实现除法计算的电路，包括：
一归一化模块，其输入是除数b，其一输出端输出归一化了的除数，记为b’；另一输出端输出除数b归一化到b’时的右移位的位数，记为s；用于将输入除数b的输入范围归一化到一次分段函数模块及查找表模块的输入范围内；
一分段一次函数模块，其输入端与所述归一化模块的一输出端相连接，输入归一化了的除数b’，其输出记为c；用于计算1除以归一化了的除数b’这个运算的大致结果，以节约查找表模块所需的存储空间；
一查找表模块，其输入端与所述归一化模块的一输出端相连接，输入归一化了的除数b’，其输出记为d；用于记录存储1除以输入除数b的结果与所述分段一次函数模块输出的差；
一加法模块，其一输入端与所述分段一次函数模块输出端相连接，输入该分段一次函数模块的输出c，另一输入端与所述查找表模块的输出端相连接，输入该查找表模块的输出d；将这两个输入c和d相加，其输出端得到的结果e就是1除以归一化了的除数b’的结果；
一乘法模块，其一输入端与所述加法模块的输出端相连接，输入该加法模块的输出e，另一输入端输入被除数a；其输出f就是被除数a/1除以归一化了的除数b’的结果；
一右移位模块，其一输入端与所述乘法模块的输出端相连接，输入该乘法模块的输出e；另一输入端与所述归一化模块的输出端相连接，输入该归一化模块的输出s；其输出g就是a/b的结果。
采用本发明的用纯组合电路来实现除法计算的电路，当除数，被除数有效时，能够立刻给出除法的结果；从而降低了所要求的时钟频率，使得那些大量用到除法计算的数字信号处理算法可用。
本发明适用于系统时钟不快，除法计算密集，计算结果要求能很快出来的产品；电路的复杂度取决于应用所要求的除法结果的精度。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
附图是用纯组合电路实现除法计算的电路原理结构图。
具体实施方式
结合附图所示，所述用纯组合电路实现除法计算的电路，包括：归一化模块1、分段一次函数模块2、查找表模块3、加法模块4、乘法模块5和右移位模块6。
所述归一化模块1，用于将输入除数b的输入范围归一化到一次分段函数模块及查找表模块的输入范围内。由于分段一次函数模块2及查找表模块3的输入都有一定范围，而输入除数b(实际除数)的输入是没有范围限制的，所以需要对输入除数的输入范围归一化到分段一次函数模块2及查找表模块3的输入范围内。所述归一化模块1把输入除数b右移到归一化范围内，并记录右移的位数；其中，将输入除数b右移到归一化范围内后的值作为输出b’，移位的位数作为输出s。
所述分段一次函数模块2，用于计算1除以归一化了的除数b’的大致结果，这样可以节约查找表模块3所需的存储空间。所述分段一次函数模块2，是按具体应用所要求的精度，通过对函数y＝1/x在0～1范围内分段，每个分段用最小二乘法对一次函数进行拟合，这些拟合后的一次函数组成了所述分段一次函数模块。
所述查找表模块3，用于记录存储1除以输入除数b的结果与所述分段一次函数模块2输出的差。所述查找表模块3根据具体应用所要求的精度，记录了分段一次函数模块2拟合出的值与真实值之间的差。
所述加法模块4，将所述分段一次函数模块2的输出c和查找表模块3的输出d相加，其输出端得到的结果e就是1除以归一化了的除数b’的结果。
所述乘法模块5，其输出f就是被除数a/1除以归一化了的除数b’的结果。
所述右移位模块6，其输出g就是a/b的结果。
本发明的核心思想是把a/b，先分解为a×1/b。1/b是通过归一化模块1先归一化b到0～1之间(记结果为b’)；然后用分段一次函数模块2来计算1/b’，这个分段一次函数模块2分段拟合了y＝1/x，0＜x≤1。加法模块4把分段一次函数模块2计算出的结果加上存在查找表模块3中的拟合函数与实际y＝1/x的误差，就得到了较准确的1/b’。由乘法模块5将1/b’乘上被除数a；右移位模块6将b右移到与b’相同的位数，就得到了a/b的结果g。
所述用纯组合电路实现除法计算的电路计算a/b的结果的过程是：
第一步，把除数b送入归一化模块1，得到归一化了的除数，记为b’。另外，还得到b归一化到b’时所需右移位的位数，记为s。
第二步，把归一化了的除数b’送入分段一次函数模块2，其输出记为c。所述分段一次函数模块2是按具体应用所要求的精度，通过对函数y＝1/x在(0～1)范围内分段，每个分段是用最小二乘法用一次函数拟合得到的。
把归一化了的除数b’送入查找表模块3，输出记为d。所述查找表模块3里记录的是分段一次函数模块2拟合出的值与函数y＝1/x，0＜x≤1的准确值之间的差别。
第三步，把第二步得到的c和d由加法模块4相加，输出记为e。
第四步，由乘法模块5把被除数a乘以第三步得到的e，输出记为f。
第五步，由右移位模块6把f右移s位，得到输出记为g。g就是a/b的结果。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种用纯组合电路实现除法计算的电路，记被除数为a，除数为b，其特征在于，包括：
一归一化模块，其输入是除数b，其一输出端输出归一化了的除数，记为b’；另一输出端输出除数b归一化到b’时右移位的位数，记为s；用于将输入除数b的输入范围归一化到一次分段函数模块及查找表模块的输入范围内；
一分段一次函数模块，其输入端与所述归一化模块的一输出端相连接，输入归一化了的除数b’，其输出记为c；用于计算1除以归一化了的除数b’这个运算的大致结果，以节约查找表模块所需的存储空间；
一查找表模块，其输入端与所述归一化模块的一输出端相连接，输入归一化了的除数b’，其输出记为d；用于记录存储1除以输入除数b的结果与所述分段一次函数模块输出的差；
一加法模块，其一输入端与所述分段一次函数模块的输出端相连接，输入该分段一次函数模块的输出c，另一输入端与所述查找表模块的输出端相连接，输入该查找表模块的输出d；将这两个输入c和d相加，其输出端得到的结果e就是1除以归一化了的除数b’的结果；
一乘法模块，其一输入端与所述加法模块的输出端相连接，输入该加法模块的输出e，另一输入端输入被除数a；其输出f就是被除数a/1除以归一化了的除数b’的结果；
一右移位模块，其一输入端与所述乘法模块的输出端相连接，输入该乘法模块的输出e；另一输入端与所述归一化模块的输出端相连接，输入该归一化模块的输出s；其输出g就是a/b的结果。
2.如权利要求1所述的电路，其特征在于：所述归一化模块把输入除数b右移到归一化范围内，并记录右移的位数；其中，将输入除数b右移到归一化范围内后的值作为输出b’，移位的位数作为输出s。
3.如权利要求1所述的电路，其特征在于：所述分段一次函数模块，是按具体应用所要求的精度，通过对函数y＝1/x在0～1范围内分段，每个分段用最小二乘法对一次函数进行拟合，这些拟合后的一次函数组成了所述分段一次函数模块。
4.如权利要求1所述的电路，其特征在于：所述查找表模块根据具体应用所要求的精度，记录了分段一次函数模块拟合出的值与真实值之间的差。
CN2011104249236A 2011-12-16 2011-12-16 用纯组合电路实现除法计算的电路 Pending CN103164185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104249236A CN103164185A (zh) 2011-12-16 2011-12-16 用纯组合电路实现除法计算的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104249236A CN103164185A (zh) 2011-12-16 2011-12-16 用纯组合电路实现除法计算的电路

Publications (1)

Publication Number Publication Date
CN103164185A true CN103164185A (zh) 2013-06-19

Family

ID=48587310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104249236A Pending CN103164185A (zh) 2011-12-16 2011-12-16 用纯组合电路实现除法计算的电路

Country Status (1)

Country Link
CN (1) CN103164185A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105843586A (zh) * 2016-04-02 2016-08-10 严发宝 一种高速数据采集实时加除计算实现方法
CN106570231A (zh) * 2016-10-31 2017-04-19 深圳市博巨兴实业发展有限公司 一种实时显示pdm值的方法
CN107274362A (zh) * 2017-06-01 2017-10-20 西安电子科技大学 硬件实现导向滤波的优化系统和方法
CN111399803A (zh) * 2019-01-03 2020-07-10 北京小米松果电子有限公司 除法运算方法、装置、存储介质及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065352A (en) * 1989-08-16 1991-11-12 Matsushita Electric Industrial Co., Ltd. Divide apparatus employing multiplier with overlapped partial quotients
CN1961284A (zh) * 2004-06-29 2007-05-09 英特尔公司 使用n位乘加操作实现不变量除数的整数除法的方法和系统
CN1979411A (zh) * 2005-11-30 2007-06-13 北京中电华大电子设计有限责任公司 一种高速除法器的实现方法与装置
US20090172069A1 (en) * 2007-12-30 2009-07-02 Agere Systems Inc. Method and apparatus for integer division

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065352A (en) * 1989-08-16 1991-11-12 Matsushita Electric Industrial Co., Ltd. Divide apparatus employing multiplier with overlapped partial quotients
CN1961284A (zh) * 2004-06-29 2007-05-09 英特尔公司 使用n位乘加操作实现不变量除数的整数除法的方法和系统
CN1979411A (zh) * 2005-11-30 2007-06-13 北京中电华大电子设计有限责任公司 一种高速除法器的实现方法与装置
US20090172069A1 (en) * 2007-12-30 2009-07-02 Agere Systems Inc. Method and apparatus for integer division

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105843586A (zh) * 2016-04-02 2016-08-10 严发宝 一种高速数据采集实时加除计算实现方法
CN105843586B (zh) * 2016-04-02 2020-06-30 严发宝 一种高速数据采集实时加除计算实现方法
CN106570231A (zh) * 2016-10-31 2017-04-19 深圳市博巨兴实业发展有限公司 一种实时显示pdm值的方法
CN106570231B (zh) * 2016-10-31 2020-05-15 深圳市博巨兴微电子科技有限公司 一种实时显示pdm值的方法
CN107274362A (zh) * 2017-06-01 2017-10-20 西安电子科技大学 硬件实现导向滤波的优化系统和方法
CN107274362B (zh) * 2017-06-01 2021-01-15 西安电子科技大学 硬件实现导向滤波的优化系统和方法
CN111399803A (zh) * 2019-01-03 2020-07-10 北京小米松果电子有限公司 除法运算方法、装置、存储介质及电子设备
CN111399803B (zh) * 2019-01-03 2022-07-15 北京小米松果电子有限公司 除法运算方法、装置、存储介质及电子设备

Similar Documents

Publication Publication Date Title
US9983850B2 (en) Shared hardware integer/floating point divider and square root logic unit and associated methods
CN103164185A (zh) 用纯组合电路实现除法计算的电路
CN111813372B (zh) 一种高精度低时延实现32位整数除法的方法及装置
CN106681690A (zh) 基于蒙哥马利模乘的数据处理方法、模乘运算方法及装置
US20230409284A1 (en) Method and apparatus for use in the design and manufacture of integrated circuits
CN105811968B (zh) 调制器、锁相回路及响应频率控制字产生控制码的方法
CN106681691A (zh) 基于蒙哥马利模乘的数据处理方法、模乘运算方法和装置
JP2010067251A (ja) 許容誤差内の整数除算回路
Hsiao et al. Two-level hardware function evaluation based on correction of normalized piecewise difference functions
CN104750455A (zh) 一种基于蒙哥马利模乘的数据处理方法和装置
GB2503263A (en) Truncated multiplier
CN112039495B (zh) 一种浮点数fir数字滤波器及其设计方法
CN108449294A (zh) 预失真处理方法、装置及预失真处理系统
KR100902847B1 (ko) 분할 테이블을 이용한 유한체 곱셈 장치, 그 방법 및기록매체
CN109960532A (zh) 用于前台运行的方法及装置
CN108874367B (zh) 一种基于乘方运算的复合有限域求逆器及其求逆方法
CN109885970B (zh) 一种查表数字电路及其处理方法
CN100458452C (zh) 一种电能计量芯片中的数频转换电路
CN104750457B (zh) 一种基于模幂运算的数据处理方法和装置
CN102508633B (zh) 除法器逻辑电路及实现除法器逻辑电路的方法
KR101626743B1 (ko) 유한체상의 몽고메리 알고리즘을 이용한 곱셉기 및 곱셈 방법
CN112948901B (zh) 一种ssd主控芯片中加速运算的优化方法和装置
Liu et al. A pipelined sign-error LMS adaptive filter architecture with low computational complexity
Xu et al. Low power design for FIR filter
Babič et al. An iterative Mitchell's algorithm based multiplier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130619