CN109885970B - 一种查表数字电路及其处理方法 - Google Patents
一种查表数字电路及其处理方法 Download PDFInfo
- Publication number
- CN109885970B CN109885970B CN201910211346.9A CN201910211346A CN109885970B CN 109885970 B CN109885970 B CN 109885970B CN 201910211346 A CN201910211346 A CN 201910211346A CN 109885970 B CN109885970 B CN 109885970B
- Authority
- CN
- China
- Prior art keywords
- divider
- stores
- result
- output result
- multipliers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims description 14
- 238000013461 design Methods 0.000 abstract description 7
- 230000002349 favourable effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
本发明公开了一种查表数字电路及其处理方法，其中查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，已知三点以上的坐标并分解拉朗日二阶插值公式，并按时序分阶段复用除法器、乘法器及加法器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，继而拟合曲线L（t）。应用本发明该查表数字电路，由于采用分时复用的设计优化了电路结构，将除法器和乘法器通过寄存器巧妙结合、多重复用，使得电路简化至仅一个除法器，大幅减小了数字电路的总面积占幅，有利于在低速查表数字电路中广泛应用。
Description
技术领域
本发明涉及数字电路设计，尤其涉及一种用于朗格朗日二阶插值的数字电路实现，属于查表相关的数字电路领域。
背景技术
在查表电路中，拉格朗日二阶插值被应用广泛，相比于一阶线性插值，它的精度更高，拟合曲线更加精确，所以在数字电路校准领域经常用到此类电路。但是，相比于二阶插值，一阶线行插值拟合的计算量小，电路所需的运算器件种类和数量都相对较少，因此数字电路的总面积占幅小。而二阶插值拟合的计算量较大，需要进行多重的乘法、除法运算；本领域技术人员所熟知的是，在数字电路中除法器的面积比其它运算器件都更大，配置多个除法器所构成的数字运算电路，显然无法满足当前电路设计上体积精巧、细微的要求。
发明内容
本发明的目的旨在提出一种查表数字电路及其处理方法，解决朗格朗日二阶插值计算量大而导致的电路面积占幅大的问题。
本发明的上述第一个目的通过以下技术方案来实现：一种查表数字电路，用于拉格朗日二阶插值拟合曲线，其特征在于：所述查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，所述除法器的输出端与其一乘法器之间通过一个寄存器相接，且其一乘法器的输出接入另一乘法器的输入端，另一乘法器的另一输入端接入对应已知坐标点的y值，且所述另一乘法器的输出端通过寄存器接入加法器，由此互联相接成一体，且整个电路各组成部分按时序分时复用进行插值运算。
进一步地，已知三点的坐标为（t1，y1）、（t2，y2）、（t3，y3），所拟合的曲线L（t）参照拉格朗日二阶插值公式为：
，
且公式中除法运算部分的格式相共性。
进一步地，所述查表数字电路中除法器具有x0、x1、x三个输入端、具有DIV一个输出端，且除法器的运算公式为：。
进一步地，所述查表数字电路配置有对应除法器输出的第一层级寄存器。
进一步地，所述查表数字电路配置有对应成串乘法器输出的第二层级寄存器。
进一步地，所述查表数字电路配置有对应加法器输出的第三层级寄存器。
本发明的上述第二个目的通过以下技术方案来实现：一种查表数字电路的处理方法，其中所述查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，用于拉格朗日二阶插值拟合曲线，其特征在于：择取距离待查点t最接近的三个已知点，分先后输入查表数字电路并分时复用其中的除法器、乘法器及寄存器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，代入拉格朗日二阶插值公式拟合曲线，L（t）为待查点t所对应的y值。
本发明上述技术方案较之于现有技术具有突出的实质性特点和显著的进步性，该电路采用分时复用的设计优化了电路结构，将除法器和乘法器通过寄存器巧妙结合、多重复用，使得电路简化至仅一个除法器，大幅减小了数字电路的总面积占幅，有利于在低速查表数字电路中广泛应用。
附图说明
图1是拉格朗日二阶插值的拟合曲线示意图。
图2是除法器的输入输出结构图。
图3是本发明查表数字电路处理方法一种应用的时序结构图。
图4是图3所示应用的实施步骤图。
图5是本发明查表数字电路一优选实施例的架构示意图。
具体实施方式
为使本发明查表数字电路及其处理方法更易于理解其创新核心及技术效果，下面结合附图对本发明技术方案的优选、具体实施例作进一步说明。
考虑到在查表电路中，拉格朗日二阶插值被应用广泛，且具有拟合曲线更加精确的优势。在相对复杂的过程及较大的计算量前提下，优化数字电路结构，尤其是减少其中自身面积占幅较大的除法器，是当前此类数字电路体积简化的重要要求。
本发明设计者深入研究拉格朗日二阶插值的数学公式，分析其引入数字电路设计后的运算过程和曲线你和规律，得出了可将传统公式分解为多个分段公式，并在不同时序区段内分别进行运算后整合。而对于低速查表数字电路应用而言，数字电路的运算速度并非被首要重视的参数，因此可以分时复用各关键的运算器件，从而简化数字电路结构，其中尤以压缩除法器数量为关键之处。
由此，本发明创新设计并提出了一种查表数字电路，针对拉格朗日二阶插值拟合曲线，如图5所示，该查表数字电路由一个除法器、两个乘法器、一个加法器和若干个寄存器构成，该除法器的输出端与其一乘法器之间通过一个寄存器相接，且其一乘法器的输出接入另一乘法器的输入端，另一乘法器的另一输入端接入对应已知坐标点的y值，且该另一乘法器的输出端通过寄存器接入加法器，由此互联相接成一体，且整个电路各组成部分按时序分时复用进行插值运算。其中根据公式分解和各时序区段运算过程的结果暂存来看，寄存器进一步细化的特征为配置有对应除法器输出的第一层级寄存器，对应成串乘法器输出的第二层级寄存器和对应加法器输出的第三层级寄存器。
更具体地，如图1所示的拉格朗日二阶插值的拟合曲线示意图，已知三点的坐标为（t1，y1）、（t2，y2）、（t3，y3），所拟合的曲线L（t）参照拉格朗日二阶插值公式表达为：
，
显见以上公式中除法运算部分的格式相共性，符合除法器复用的条件。
再请如图2所示，该查表数字电路中除法器具有x0、x1、x三个输入端、具有DIV一个输出端，且除法器的运算公式为：，适合进一步分解上述拉格朗日二阶插值公式。而由于整个运算过程中的分时复用，该除法器只需后接一个第一层级寄存器，即可满足所需功能。
如图3和图4所示的本发明查表数字电路的时序结构图和实施步骤图可见，该结构优化的查表数字电路，其实际的处理过程展示如下。
已知三点的坐标为（t1，y1）、（t2，y2）、（t3，y3），t1≤t≤t3，分解拉朗日二阶插值公式：
，
，
；
按时序分阶段复用除法器、乘法器及加法器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，继而拟合曲线L（t）。具体包括步骤：
S1、除法器输入：x0=t3、x1=t1、x=t并储存输出结果Div11；
S2、除法器输入：x0=t3、x1=t2、x=t并储存输出结果Div12；
S3、利用两个乘法器将Div11、Div12和y3相乘并储存结果L1；
S4、除法器输入：x0=t1、x1=t3、x=t并储存输出结果Div21；
S5、除法器输入：x0=t1、x1=t2、x=t并储存输出结果Div22；
S6、利用两个乘法器将Div21、Div22和y1相乘并储存结果L2；
S7、除法器输入：x0=t2、x1=t3、x=t并储存输出结果Div31；
S8、除法器输入：x0=t2、x1=t1、x=t并储存输出结果Div32；
S9、利用两个乘法器将Div31、Div32和y2相乘并储存结果L3；
S10、利用加法器将L1、L2和L3相加得到查表结果L（t）。
可见，整个运算过程占用了10个脉冲时间周期，且在每个脉冲时间周期中，仅进行一种功能运算，因此上述查表数字电路中的各组成器件在不同的时序分段中为参与运算或挂起闲置状态。虽然运算过程耗时变长了，但有限的器件配置即可实现较高精确程度的拉格朗日二阶插值曲线拟合。
除上述应用实例外，当已知五点的坐标为（t1，y1）、（t2，y2）、（t3，y3）、（t4，y4）、（t5，y5）且所需查表的时刻t的满足t2≤t≤t4。由此分阶段复用除法器、乘法器及加法器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，最后得到待查点t所对应的y值。按时序包括步骤：
S1、除法器输入：x0=t4、x1=t2、x=t并储存输出结果Div11；
S2、除法器输入：x0=t4、x1=t3、x=t并储存输出结果Div12；
S3、利用两个乘法器将Div11、Div12和y4相乘并储存结果L1；
S4、除法器输入：x0=t2、x1=t4、x=t并储存输出结果Div21；
S5、除法器输入：x0=t2、x1=t3、x=t并储存输出结果Div22；
S6、利用两个乘法器将Div21、Div22和y2相乘并储存结果L2；
S7、除法器输入：x0=t3、x1=t4、x=t并储存输出结果Div31；
S8、除法器输入：x0=t3、x1=t2、x=t并储存输出结果Div32；
S9、利用两个乘法器将Div31、Div32和y3相乘并储存结果L3；
S10、利用加法器将L1、L2和L3相加得到查表结果L（t）。
当已知五点的坐标为（t1，y1）、（t2，y2）、（t3，y3）、（t4，y4）、（t5，y5）且所需查表的时刻t的满足t3≤t≤t5。由此分阶段复用除法器、乘法器及加法器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，最后得到待查点t所对应的y值。按时序包括步骤：
S1、除法器输入：x0=t4、x1=t5、x=t并储存输出结果Div11；
S2、除法器输入：x0=t4、x1=t3、x=t并储存输出结果Div12；
S3、利用两个乘法器将Div11、Div12和y4相乘并储存结果L1；
S4、除法器输入：x0=t5、x1=t4、x=t并储存输出结果Div21；
S5、除法器输入：x0=t5、x1=t3、x=t并储存输出结果Div22；
S6、利用两个乘法器将Div21、Div22和y5相乘并储存结果L2；
S7、除法器输入：x0=t3、x1=t4、x=t并储存输出结果Div31；
S8、除法器输入：x0=t3、x1=t5、x=t并储存输出结果Div32；
S9、利用两个乘法器将Div31、Div32和y3相乘并储存结果L3；
S10、利用加法器将L1、L2和L3相加得到查表结果L（t）。
从突破传统此类数字电路的意义来看，该电路采用分时复用的设计优化了电路结构，将除法器和乘法器通过寄存器巧妙结合、多重复用，使得电路简化至仅一个除法器，大幅减小了数字电路的总面积占幅，有利于在低速查表数字电路中广泛应用。
需要理解到的是：以上所述仅是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (2)
1.一种查表数字电路，用于拉格朗日二阶插值拟合曲线，其特征在于：所述查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，所述除法器的输出端通过配置的第一层级寄存器与其一乘法器相接，且其一乘法器的输出端接入另一乘法器的输入端，另一乘法器的另一输入端接入对应已知坐标点的y值，且所述另一乘法器的输出端通过配置的第二层级寄存器接入加法器，所述加法器的输出端接入第三层级寄存器，由此互联相接成一体，且整个电路各组成部分按时序分时复用进行插值运算；已知三点的坐标为（t1，y1）、（t2，y2）、（t3，y3），所拟合的曲线L（t）参照拉格朗日二阶插值公式为：
，
且公式中除法运算部分的格式相共性，所述除法器具有x0、x1、x三个输入端和DIV一个输出端，且除法器的运算公式为：。
2.一种查表数字电路的处理方法，其中所述查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，用于拉格朗日二阶插值拟合曲线，其特征在于：择取距离待查点t最接近的三个已知点，分先后输入查表数字电路并分时复用其中的除法器、乘法器及寄存器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，代入拉格朗日二阶插值公式拟合曲线，L（t）为待查点t所对应的y值；
已知三点的坐标为（t1，y1）、（t2，y2）、（t3，y3），t1≤t≤t3，按时序包括步骤：
S1、除法器输入：x0=t3、x1=t1、x=t并储存输出结果Div11；
S2、除法器输入：x0=t3、x1=t2、x=t并储存输出结果Div12；
S3、利用两个乘法器将Div11、Div12和y3相乘并储存结果L1；
S4、除法器输入：x0=t1、x1=t3、x=t并储存输出结果Div21；
S5、除法器输入：x0=t1、x1=t2、x=t并储存输出结果Div22；
S6、利用两个乘法器将Div21、Div22和y1相乘并储存结果L2；
S7、除法器输入：x0=t2、x1=t3、x=t并储存输出结果Div31；
S8、除法器输入：x0=t2、x1=t1、x=t并储存输出结果Div32；
S9、利用两个乘法器将Div31、Div32和y2相乘并储存结果L3；
S10、利用加法器将L1、L2和L3相加得到查表结果L（t）；
已知五点的坐标为（t1，y1）、（t2，y2）、（t3，y3）、（t4，y4）、（t5，y5），t2≤t≤t4，按时序包括步骤：
S1、除法器输入：x0=t4、x1=t2、x=t并储存输出结果Div11；
S2、除法器输入：x0=t4、x1=t3、x=t并储存输出结果Div12；
S3、利用两个乘法器将Div11、Div12和y4相乘并储存结果L1；
S4、除法器输入：x0=t2、x1=t4、x=t并储存输出结果Div21；
S5、除法器输入：x0=t2、x1=t3、x=t并储存输出结果Div22；
S6、利用两个乘法器将Div21、Div22和y2相乘并储存结果L2；
S7、除法器输入：x0=t3、x1=t4、x=t并储存输出结果Div31；
S8、除法器输入：x0=t3、x1=t2、x=t并储存输出结果Div32；
S9、利用两个乘法器将Div31、Div32和y3相乘并储存结果L3；
S10、利用加法器将L1、L2和L3相加得到查表结果L（t）；
已知五点的坐标为（t1，y1）、（t2，y2）、（t3，y3）、（t4，y4）、（t5，y5），t3≤t≤t5，按时序包括步骤：
S1、除法器输入：x0=t4、x1=t5、x=t并储存输出结果Div11；
S2、除法器输入：x0=t4、x1=t3、x=t并储存输出结果Div12；
S3、利用两个乘法器将Div11、Div12和y4相乘并储存结果L1；
S4、除法器输入：x0=t5、x1=t4、x=t并储存输出结果Div21；
S5、除法器输入：x0=t5、x1=t3、x=t并储存输出结果Div22；
S6、利用两个乘法器将Div21、Div22和y5相乘并储存结果L2；
S7、除法器输入：x0=t3、x1=t4、x=t并储存输出结果Div31；
S8、除法器输入：x0=t3、x1=t5、x=t并储存输出结果Div32；
S9、利用两个乘法器将Div31、Div32和y3相乘并储存结果L3；
S10、利用加法器将L1、L2和L3相加得到查表结果L（t）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910211346.9A CN109885970B (zh) | 2019-03-20 | 2019-03-20 | 一种查表数字电路及其处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910211346.9A CN109885970B (zh) | 2019-03-20 | 2019-03-20 | 一种查表数字电路及其处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109885970A CN109885970A (zh) | 2019-06-14 |
| CN109885970B true CN109885970B (zh) | 2024-05-07 |
Family
ID=66933152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910211346.9A Active CN109885970B (zh) | 2019-03-20 | 2019-03-20 | 一种查表数字电路及其处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109885970B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116594593B (zh) * | 2023-07-13 | 2023-09-26 | 上海芯炽科技集团有限公司 | 一种基于理查森外推法的数字微分器及其优化结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6427159B1 (en) * | 1999-08-03 | 2002-07-30 | Koninklijke Philips Electronics N.V. | Arithmetic unit, digital signal processor, method of scheduling multiplication in an arithmetic unit, method of selectively delaying adding and method of selectively adding during a first or second clock cycle |
| CN103487806A (zh) * | 2013-08-26 | 2014-01-01 | 北京理工大学 | 一种基于时分复用的多普勒参数二次拟合方法 |
| CN103487805A (zh) * | 2013-08-26 | 2014-01-01 | 北京理工大学 | 一种基于时分复用的多普勒参数一次拟合方法 |
| CN109194307A (zh) * | 2018-08-01 | 2019-01-11 | 南京中感微电子有限公司 | 数据处理方法及系统 |
| CN109271133A (zh) * | 2018-08-01 | 2019-01-25 | 南京中感微电子有限公司 | 一种数据处理方法及系统 |
| CN209525652U (zh) * | 2019-03-20 | 2019-10-22 | 泉州昆泰芯微电子科技有限公司 | 一种查表数字电路 |
-
2019
- 2019-03-20 CN CN201910211346.9A patent/CN109885970B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6427159B1 (en) * | 1999-08-03 | 2002-07-30 | Koninklijke Philips Electronics N.V. | Arithmetic unit, digital signal processor, method of scheduling multiplication in an arithmetic unit, method of selectively delaying adding and method of selectively adding during a first or second clock cycle |
| CN103487806A (zh) * | 2013-08-26 | 2014-01-01 | 北京理工大学 | 一种基于时分复用的多普勒参数二次拟合方法 |
| CN103487805A (zh) * | 2013-08-26 | 2014-01-01 | 北京理工大学 | 一种基于时分复用的多普勒参数一次拟合方法 |
| CN109194307A (zh) * | 2018-08-01 | 2019-01-11 | 南京中感微电子有限公司 | 数据处理方法及系统 |
| CN109271133A (zh) * | 2018-08-01 | 2019-01-25 | 南京中感微电子有限公司 | 一种数据处理方法及系统 |
| CN209525652U (zh) * | 2019-03-20 | 2019-10-22 | 泉州昆泰芯微电子科技有限公司 | 一种查表数字电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109885970A (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | A study of the residue-to-binary converters for the three-moduli sets | |
| CN109885970B (zh) | 一种查表数字电路及其处理方法 | |
| CN112035796B (zh) | 面向集成电路的超低延时的整数次幂计算电路的优化方法 | |
| CN102098509B (zh) | 基于Farrow结构的可重构插值滤波器 | |
| US9513870B2 (en) | Modulo9 and modulo7 operation on unsigned binary numbers | |
| Han et al. | Concavity of the mutual information rate for input-restricted memoryless channels at high SNR | |
| CN106168897B (zh) | 用于深度流水化脉动有限脉冲响应滤波器的资源节约电路结构 | |
| CN108897526B (zh) | 一种基于多次平方运算的复合有限域求逆器及其求逆方法 | |
| CN103164185A (zh) | 用纯组合电路实现除法计算的电路 | |
| CN110837624A (zh) | 一种针对sigmoid函数的近似计算装置 | |
| CN102999311A (zh) | 基于Booth算法的48x30位乘法器 | |
| Patel et al. | Design of fast FIR filter using compressor and Carry Select Adder | |
| CN209525652U (zh) | 一种查表数字电路 | |
| CN107479855A (zh) | 一种fpga中dsp乘法器的复用算法 | |
| CN111142840B (zh) | 基于fpga的数据计算方法和装置 | |
| Chen et al. | Optimal relaxation of I/O electrical requirements under packaging uncertainty by stochastic methods | |
| CN113253972A (zh) | 一种lac中稀疏多项式乘法加速器的fpga实现方法 | |
| Solov’ev | Changes in the length of internal state codes with the aim at minimizing the power consumption of finite-state machines | |
| CN102508633B (zh) | 除法器逻辑电路及实现除法器逻辑电路的方法 | |
| Chandu et al. | Design and implementation of high efficiency square root circuit using Vedic mathematics | |
| US20210064340A1 (en) | Arithmetic circuit | |
| CN100458452C (zh) | 一种电能计量芯片中的数频转换电路 | |
| US20110153709A1 (en) | Delay optimal compressor tree synthesis for lut-based fpgas | |
| CN202720630U (zh) | 除法器逻辑电路 | |
| CN103699729A (zh) | 模乘法器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |