KR950025539A - 직병렬 변환 인터페이스회로 - Google Patents
직병렬 변환 인터페이스회로 Download PDFInfo
- Publication number
- KR950025539A KR950025539A KR1019940002094A KR19940002094A KR950025539A KR 950025539 A KR950025539 A KR 950025539A KR 1019940002094 A KR1019940002094 A KR 1019940002094A KR 19940002094 A KR19940002094 A KR 19940002094A KR 950025539 A KR950025539 A KR 950025539A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- serial
- parallel
- latch
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
원칩 기능소자에 있어서, 단순한 로직구성으로 직렬입력되는 데이타를 병렬로 변환하는 직병렬 인터페이스회로가 개시되고 있다. 본 발명은 소정 직렬데이타와 수신클럭 및 스트로브 신호를 입력받아 소정 시스템 클럭에 동기되어 래치출력하는 래치부와, 상기 래치부로부터 직렬로 래치 출력된 직렬데이타 및 수신클럭을 입력받으며, 상기 수신클럭에 동기되어 상기 직렬데이타를 각각 8비트의 병렬 정보데이타 및 어드레스데이타로 분리 출력하는 직병렬 변환부와, 상기 직병렬변환부로부터 정보데이타 및 어드레스데이타틀 입력받으며, 상기 래치부로부터 스트로브 신호를 입력 받고, 소정 고유 어드레스 디코딩 로직을 구비하여 상기 어드레스데이타를 디코딩한후 상기 고유 어드레스와 일치되면 상기 스트로브신호에 대응하여 상기 정보 데이타를 병렬로 출력하는 데이타 출력부로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 직병렬 변환 인터페이스회로의 볼럭구성도,
제2도는 제1도의 구성중 직병렬 변환부의 상세 구성도,
제3도는 제1도의 구성중 데이타 출력부의 상세 구성도.
Claims (5)
- 원칩 기능소자에 있어서, 직렬데이타와 수신클럭 및 스트로브 신호를 입력받아 소정 시스템 클럭에 동기되어 래치출력하는 래치부와, 상기 래치부로부터 직렬로 래치 출력된 직렬데이타 및 수신클럭을 입력받으며, 상기 수신클럭에 동기되어 상기 직렬데이타를 각각 8비트의 병렬 정보데이타 및 어드레스데이타로 분리 출력하는 직병렬 변환부와, 상기 직병렬변환부로부터 정보데이타 및 어드레스데이타를 입력받으며, 상기 래치부로부터 스트로브 신호를 입려받고, 소정 고유 어드레스 디코딩 로직을 구비하여 상기 어드레스데이타를 디코딩한후 상기 고유 어드레스와 일치되면 상기 스트로브신호에 대응하여 상기 정보 데이타를 병렬로 출력하는 데이타 출력부로 구성함을 특징으로 하는 직병렬 변환 인터페이스회로.
- 제1항에 있어서, 상기 래치부는 직렬로 입력되는 직렬데이타를 입력받아 소정 시스템 클럭에 동기되어 래치출력하는 제1플릴플롭과, 수신클럭을 입력받으며 상기 시스템 클럭에 동기되어 래치출력하는 제2플립플롭과, 스트로브신호를 입력받으며 상기 시스템 클럭에 동기되어 래치 출력하는 제3플립플롭으로 구성함을 특징으로 하는 직병렬 변환 인터페이스회로.
- 제1항에 있어서, 상기 직병렬변환부는 상기 래치부로부터 래치출력되는 직렬데이타를 입력받으며, 상기 래치부로부터 래치클럭되는 수신클럭에 응답하여 1비트씩 쉬프트출력하여 8비트의 병렬 정보데이타로 출력하는 제1쉬프트 레지스터와, 상기 제1쉬프트 레지스터의 병렬 정보데이타 출력중 최상위 비트를 입력 받으며, 상기 수신클럭에 응답하여 1비트겐 쉬프트하여 8비트의 병렬 어드레스 데이타로 출력하는 제2쉬프트 레지스터로 구성함을 특징으로 하는 직병렬 변환 인터페이스회로.
- 제1항에 있어서, 상기 데이타 출력부는 고유 어드레스에 따른 디코딩 로직으로 구성되며, 상기 직병렬 변환부로부터 어드레스 데이타를 입력받아 상기 고유 어드레스와 일치되면 인에이블신호를 출력하는 디코딩 로직부와, 상기 디코딩 로직부의 인이이블신호와 상기 래치부로부터 래치 출력된 스트로브 출력신호를 입력받아 논리곱 연산출력하는 논리곱 연산소자와, 상기 직병렬 변환부로부터 출력되는 정보데이타를 입력받으며, 상기 제1논리곱 연산소자의 연산출력을 클럭입력받아 이에 응답하여 상기 정보데이타를 병렬출력하는 레지스터로 구성되는 디코딩 출력부를 적어도 하나 이상 구비함을 특징으로 하는 직병렬 변환 인터페이스회로.
- 마이컴과 연결되는 원칩기능소자에 있어서, 상기 마이컴으로부터 직렬로 입력되는 직렬데이타를 입력받아 소정 시스템 클럭에 동기되어 래치출력하는 제1플립플롭과, 상기 마이컴으로부터 수신클럭을 입력받으며 상기 시스템 클럭에 동기되어 래치출력하는 제2플립플롭과, 상기 마이컴으로부터 스트로브신호를 입력받으며 상기 시스템 클럭에 동기되어 래치 출력하는 제3플립플롭과, 상기 제1플립플롭으로부터 입력되는 직렬데이타를 입력받으며, 상기 제2플립플롭으로부터 입력되는 수신클럭에 응답하여 1비트씩 쉬프트출력하여 8비트의 병렬 정보데이타로 출력하는 제1쉬프트 레지스터와, 상기 제 1쉬프트 레지스터의 병렬 정보데이타 출력중 최상위 비트를 입력받으며, 상기 수신클럭에 응답하여 1비트씩 쉬프트하여 8비트의 병렬 어드레스 데이타로 출력하는 제2쉬프트 레지스터와, 고유 어드레스에 따른 디코딩 로직을 구비하여 상기 제2쉬프트 레지스터로부터 어드레스 데이타를 입력받아 디코딩하며 상기 고유어드레스와 디코딩 일치되면 인에이블디신호를 출력하는 디코딩 로직부와, 상기 디코딩 로직부의 인에이블신호와 상기 제3플릴플롭으로부터 래치 출력된 스트로브 출력신호를 입력받아 논리곱 연산출력하는 논리곱 연산소자, 상기 제1쉬프트 레지스터로부터 상기 정보데이타를 입력 받으며, 상기 제1논리곱 연산소자의 연산출력을 클럭 입력 받아 이에 응답하여 상기 정보데이타를 병렬출력하는 레지스터로 구성함을 특징으로 하는 직병렬 변환 인터페이스회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940002094A KR0140341B1 (ko) | 1994-02-04 | 1994-02-04 | 직병렬 변환 인터페이스회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940002094A KR0140341B1 (ko) | 1994-02-04 | 1994-02-04 | 직병렬 변환 인터페이스회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950025539A true KR950025539A (ko) | 1995-09-18 |
| KR0140341B1 KR0140341B1 (ko) | 1998-07-01 |
Family
ID=66663573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940002094A KR0140341B1 (ko) | 1994-02-04 | 1994-02-04 | 직병렬 변환 인터페이스회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140341B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140069727A (ko) * | 2012-11-29 | 2014-06-10 | 에스케이하이닉스 주식회사 | 직병렬변환기 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100969748B1 (ko) | 2007-01-29 | 2010-07-13 | 삼성전자주식회사 | 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템 |
-
1994
- 1994-02-04 KR KR1019940002094A patent/KR0140341B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140069727A (ko) * | 2012-11-29 | 2014-06-10 | 에스케이하이닉스 주식회사 | 직병렬변환기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0140341B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970049636A (ko) | 데이타 전송 시스템 및 그 방법 | |
| KR920003644A (ko) | 마스터슬레이브형 플립플롭회로 | |
| KR900014970A (ko) | 동기 회로 | |
| KR910002119A (ko) | 신호발생기 | |
| KR890006003A (ko) | 데이타 입출력 회로 | |
| KR960036749A (ko) | 가변길이 복호화 장치 | |
| KR960025082A (ko) | 데이타 전송장치 | |
| KR950025539A (ko) | 직병렬 변환 인터페이스회로 | |
| KR910014949A (ko) | 시프트 레지스터 | |
| KR910013751A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| KR970056528A (ko) | 아날로그 버스/i^2c 버스 프로토콜 변환기 | |
| KR930024337A (ko) | 데이타 전송시스템의 역다중화의 프레임 동기검출방식 및 회로 | |
| KR910013752A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| SU1615892A1 (ru) | Преобразователь параллельного кода в последовательный | |
| KR100239487B1 (ko) | 음성 피씨엠 데이터 전송장치 | |
| KR920005511A (ko) | 프레임 검출 회로 | |
| KR100263539B1 (ko) | 디바이스간의입/출력접속장치및그방법 | |
| KR880014756A (ko) | 시분할 다중통신 시스템에 있어서 동기신호 발생 및 자국 및 타국 데이타의 결합회로 | |
| KR970049425A (ko) | 시프트 레지스터 | |
| KR920013977A (ko) | 디지탈통신 시스템의 링코드 검출회로 | |
| KR970008881A (ko) | 순환반복 코드워드 데이타 오검출 방지회로 | |
| KR880008541A (ko) | 동기패턴 검출회로 | |
| JPH0626328B2 (ja) | フレ−ムアライナ装置 | |
| KR900004144A (ko) | 시그날링데이타, 음성데이타 및 사용자데이타의 통합회로 | |
| KR950013100A (ko) | 동기 데이타 링크제어/고레벨 데이타 링크 제어(sdlc/hdlc) 통신에서의 데이타 프레임 동기 비트 생성장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080228 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |