KR970049425A - 시프트 레지스터 - Google Patents
시프트 레지스터 Download PDFInfo
- Publication number
- KR970049425A KR970049425A KR1019950055026A KR19950055026A KR970049425A KR 970049425 A KR970049425 A KR 970049425A KR 1019950055026 A KR1019950055026 A KR 1019950055026A KR 19950055026 A KR19950055026 A KR 19950055026A KR 970049425 A KR970049425 A KR 970049425A
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- output terminal
- shift register
- flop
- stage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Shift Register Type Memory (AREA)
Abstract
본 발명은 시프트 레지스터에 관한 것으로, 더욱 상세하게는 라인(line)에 의한 딜레이(delay)를 최소화 할 수 있는 시프트 레지스터에 관한 것이다. 이 시프트 레지스터는 두 개의 D 플립플롭을 한쌍으로 해서 8쌍의 D 플립플롭이 직렬 접속해서, 최종단의 제 1 D 플립플롭 출력단자에 직렬 데이타 출력단을 접속하고, 각 단의 제 2 D 플립플롭 출력단자에 병렬데이타 출력단을 접속한 시프트 레지스터에 있어서; 클럭신호 입력시 데이타가 이동되는 각단의 제 1 D 플립플롭 출력단자와 다음단의 제 1 D 플립플롭 입력단자 사이에 버퍼를 접속시킨 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 시프트 레지스터의 구조도.
Claims (1)
- 두 개의 D 플립플롭을 한쌍으로 해서 8쌍의 D 플립플롭이 직렬 접속해서, 최종단의 제 1 D 플립플롭 출력단자에 직력 데이타 출력단을 접속하고, 각 단의 제 2 D 플립플롭 출력단자에 병렬 데이타 출력단을 접속한 시프트 레지스터에 있어서; 클럭신호 입력시 데이타가 이동되는 각 단의 제1D플립플롭 출력단자와 다음단의 제1D플립플롭 입력단자 사이에 버퍼를 접속시킨 것을 특징으로 하는 시프트 레지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950055026A KR0169606B1 (ko) | 1995-12-22 | 1995-12-22 | 시프트 레지스터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950055026A KR0169606B1 (ko) | 1995-12-22 | 1995-12-22 | 시프트 레지스터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049425A true KR970049425A (ko) | 1997-07-29 |
KR0169606B1 KR0169606B1 (ko) | 1999-01-15 |
Family
ID=19443509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950055026A KR0169606B1 (ko) | 1995-12-22 | 1995-12-22 | 시프트 레지스터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0169606B1 (ko) |
-
1995
- 1995-12-22 KR KR1019950055026A patent/KR0169606B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0169606B1 (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850008017A (ko) | Cmos 입출력회로 | |
KR920003644A (ko) | 마스터슬레이브형 플립플롭회로 | |
KR920008768A (ko) | 반도체기억장치 | |
KR850003610A (ko) | 반도체 메모리 장치 | |
KR900014970A (ko) | 동기 회로 | |
KR880009381A (ko) | 반도체 집적회로장치 | |
KR870009528A (ko) | 버퍼회로 | |
KR880009382A (ko) | 반도체 집적회로장치 | |
KR870010688A (ko) | 잡음펄스 억제회로 | |
KR890005996A (ko) | 동기 플립플롭회로 | |
KR970049425A (ko) | 시프트 레지스터 | |
KR960032930A (ko) | 데이터 전송 회로 | |
KR880000961A (ko) | 영상 기억장치 | |
KR970049289A (ko) | 제어가능한 하드웨어 리셋 회로 | |
KR940003188A (ko) | 동기식 카운터회로 | |
KR960025714A (ko) | 개선된 시프트 레지스터 | |
KR960015133A (ko) | 피드백 시프트 레지스터 | |
KR960006272A (ko) | 주/종속 플립-플롭 | |
KR960016145A (ko) | 피드백 시프트 레지스터 | |
KR910021050A (ko) | 디코더 회로 | |
KR950025539A (ko) | 직병렬 변환 인터페이스회로 | |
KR910010507A (ko) | 반도체 장치 | |
JPS6160456B2 (ko) | ||
KR920015712A (ko) | 선택적 펄스 발생회로 장치 | |
KR970076207A (ko) | 마이크로프로세서(Micro-Procesor)의 입력단 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010307 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |