KR880009382A - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR880009382A
KR880009382A KR870003847A KR870003847A KR880009382A KR 880009382 A KR880009382 A KR 880009382A KR 870003847 A KR870003847 A KR 870003847A KR 870003847 A KR870003847 A KR 870003847A KR 880009382 A KR880009382 A KR 880009382A
Authority
KR
South Korea
Prior art keywords
data
shift register
circuit
semiconductor integrated
input
Prior art date
Application number
KR870003847A
Other languages
English (en)
Other versions
KR900006158B1 (ko
Inventor
시다 가즈히로 사까
사도루 기시다
도시아끼 하니부찌
Original Assignee
시기모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기모리야
Publication of KR880009382A publication Critical patent/KR880009382A/ko
Application granted granted Critical
Publication of KR900006158B1 publication Critical patent/KR900006158B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예를 표시한 블록도.
제2도는 제1도에서의 각 부의 파형을 표시한 타이밍 챠트.
제3도는 제1도의 신호선택기능을 가진 시프트레지스터(SL1)∼(SL4)를 표시한 회로도.

Claims (3)

  1. 논리기능을 보유하고 또한 복수의 출력신호를 송출하는 논리회로부와 상기 각 출력신호를 외부로 각기 송출하는 복수의 출력버퍼와를 구비한 반도체 집적회로장치에 있어서 상기 각 출력버퍼의 입력측에 접속된 일시기억기능을 가진 기억회로와 당해 기억회로의 입력측에 접속된 신호선택 기능을 가진 스프트레지스터와 당해 시프트레지스터의 복수개의 입력단자에서 데이터를 선택하고 유지시키는 동작이나 또는 당해 시프트레지스터의 복수개의 입력단자에 데이터를 선택하고 당해 시프트레지스터의 출력단자에 당해 데이터를 유지하는일 없이 그래도 전반시키는 동작을 선택지시하는 제1의 수단과 ; 당해 기억회로의 입력단자에서의 데이터를 내부에 유지하고 출력단자에 출력시키는 동작이나 또는 당해 기억회로의 입력단자에서의 데이터를 내부에 유지하는 일 없이 그 상태대로 출력단자에 출력시키는 동작을 선택지시하는 제2의 수단과 ; 상기 시프트레지스터 내의 적어도 시프트레지스터의 일단을 형성할 수 있는 회로의 소정의 입력단자와 별도의 시프트레지스터의 적어도 시프트레지스터의 일단을 형성할 수 있는 회로의 소정의 출력단자와를 순차 접속하고 그 결과로서 1개의 시프트레지스터 패스를 형성할 수 있는 제3의 수단과 ; 상기 시프트레지스터 패스의 각 단에 장치 외부에서 입력되는 소정의 시리얼데이터를 설정하는 제4의 수단과 ; 상기 시프트레지스터 패스의 각 단의 데이터를 시리얼데이터로 하여 장치외부로 순차송출하는 제5의 수단과를 형성함을 특징으로 하는 반도체 집적회로장치.
  2. 제1항에 있어서 일시기억회로를 데이터 래치회로로 구성하는 것을 특징으로 하는 반도체 집적회로장치.
  3. 제1항 또는 제2항에 있어서 시프트레지스터를 트랜스 미션게이트와 데이터래치회로로 구성한 것을 특징으로 하는 반도체 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870003847A 1986-08-22 1987-04-20 반도체 집적회로장치 KR900006158B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP197587 1986-08-22
JP61197587A JPH06105285B2 (ja) 1986-08-22 1986-08-22 半導体集積回路装置
JP61-197587 1986-08-22

Publications (2)

Publication Number Publication Date
KR880009382A true KR880009382A (ko) 1988-09-15
KR900006158B1 KR900006158B1 (ko) 1990-08-24

Family

ID=16376969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003847A KR900006158B1 (ko) 1986-08-22 1987-04-20 반도체 집적회로장치

Country Status (4)

Country Link
US (1) US4825439A (ko)
JP (1) JPH06105285B2 (ko)
KR (1) KR900006158B1 (ko)
DE (1) DE3727941A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746122B2 (ja) * 1987-04-21 1995-05-17 日本電気株式会社 半導体集積論理回路
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
KR910006241B1 (ko) * 1988-12-14 1991-08-17 삼성전자 주식회사 복수 테스트모드 선택회로
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
GB9008544D0 (en) * 1990-04-17 1990-06-13 Smiths Industries Plc Electrical assemblies
JPH0719217B2 (ja) * 1990-04-24 1995-03-06 株式会社東芝 情報処理装置
US5159598A (en) * 1990-05-03 1992-10-27 General Electric Company Buffer integrated circuit providing testing interface
JPH0461420A (ja) * 1990-06-28 1992-02-27 Canon Inc データ検出装置
US5880595A (en) * 1995-04-28 1999-03-09 Texas Instruments Incorporated IC having memoried terminals and zero-delay boundary scan
US5656953A (en) * 1995-05-31 1997-08-12 Texas Instruments Incorporated Low overhead memory designs for IC terminals
JPH1183947A (ja) * 1997-09-03 1999-03-26 Mitsubishi Electric Corp Ｄｃテスト用テスト回路およびｄｃテスト用テスト回路を用いたｄｃテスト方法
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139818A (en) * 1977-09-30 1979-02-13 Burroughs Corporation Circuit means for collecting operational errors in IC chips and for identifying and storing the locations thereof
US4498174A (en) * 1982-08-25 1985-02-05 Ael Microtel Limited Parallel cyclic redundancy checking circuit
JPS59119443A (ja) * 1982-12-27 1984-07-10 Toshiba Corp 論理回路
US4648104A (en) * 1983-09-27 1987-03-03 Nippon Seiki Corporation Pulse counting and pulse rate indicating device responsive to abrupt pulse rate change to accurately indicate current rate
US4698588A (en) * 1985-10-23 1987-10-06 Texas Instruments Incorporated Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit

Also Published As

Publication number Publication date
DE3727941A1 (de) 1988-02-25
JPS6352074A (ja) 1988-03-05
JPH06105285B2 (ja) 1994-12-21
KR900006158B1 (ko) 1990-08-24
US4825439A (en) 1989-04-25
DE3727941C2 (ko) 1989-06-15

Similar Documents

Publication Publication Date Title
KR880014475A (ko) 반도체 집적회로장치
KR880003247A (ko) 반도체 집적회로장치
KR880009382A (ko) 반도체 집적회로장치
KR850004684A (ko) 반도체 기억 장치
KR850008017A (ko) Cmos 입출력회로
KR870004384A (ko) 신호 처리 회로
JPS61263313A (ja) セレクタ付ラツチ回路
KR900014970A (ko) 동기 회로
KR880009381A (ko) 반도체 집적회로장치
KR880008536A (ko) 반도체 논리회로
US5457698A (en) Test circuit having a plurality of scan latch circuits
KR860003605A (ko) 반도체 메모리 장치
KR920015260A (ko) 구동회로
KR100209224B1 (ko) 고속 다중화기
KR850008567A (ko) 반도체 집적회로
KR910014949A (ko) 시프트 레지스터
KR880005603A (ko) 디지탈 뮤팅 회로
KR19990057223A (ko) 입력 버퍼들을 구비한 반도체 장치
KR960032930A (ko) 데이터 전송 회로
KR860009419A (ko) 집적 전자 다중 회로
KR100305146B1 (ko) 반도체장치의 데이터 출력 버퍼
KR970049425A (ko) 시프트 레지스터
KR970049289A (ko) 제어가능한 하드웨어 리셋 회로
KR950024065A (ko) 파이프라인(pipeline) 레지스터
KR950022137A (ko) 버스 인터페이스 논리 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060810

Year of fee payment: 17

EXPY Expiration of term