KR950024065A - 파이프라인(pipeline) 레지스터 - Google Patents
파이프라인(pipeline) 레지스터 Download PDFInfo
- Publication number
- KR950024065A KR950024065A KR1019940000774A KR19940000774A KR950024065A KR 950024065 A KR950024065 A KR 950024065A KR 1019940000774 A KR1019940000774 A KR 1019940000774A KR 19940000774 A KR19940000774 A KR 19940000774A KR 950024065 A KR950024065 A KR 950024065A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input data
- register
- selecting means
- counter
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
Abstract
본 발명은 파이프라인 레지스터에 관한 것으로서, 입력되는 클럭신호에 동기되어 상기 클럭신호를 이 분주한 신호인 s1 신호를 출력하기 위한 제1카운터와, 상기 클럭신호에 동기되어 상기 클릭신호를 N진으로 카운트함으로써 입력데이타의 소정 구간을 선택하기 위한 신호인 s2 신호를 출력하기 위한 제2카운터와, 상기 제1카운터에서 출력되는 s1 신호와 상기 제2카운터에서 출력되는 S2 신호를 인에이블신호로 하고, 상기 입력 데이타를 래치하기 위한 레지스터를 선택하기 의해 Hor 신호 및 Ver 신호의 논리상태에 따라서 복수개의 출력단자 중 적이도 하나 이상의 출력단자를 선택하도록 하기 위한 래지스터 선택수단으로 구성된다. 따라서 입력되는 순차적인 데이타로부터 병렬처리를 수행할 수 있을 뿐 아니라 인접 데이타와의 산술적인 처리를 수행할 수 있는 이점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 파이프라인 레지스터의 일실시예에 따른 블럭도이다.
제3도는 제2도에 있어서, 레지스터 선택기의 a, b 출력단자가 선택되는 경우의 시뮬레이션 결과를 나타낸 파형도이다.
Claims (7)
- 입력되는 클럭신호에 동기되어 상기 클럭신호를 이분주한 신호인 s1 신호를 출력하기 위한 제1카운터; 상기 클럭신호에 동기되어 상기 클럭신호를 N진으로 카운트함으로써 입력데이타의 소정 구간을 선택하기 위한 신호인 S2 신호를 출력하기 위한 제2카운터; 및 상기 제 1카운터에서 출력되는 s1 신호와 상기 제2카운터에서 출력되는 s2 신호를 인에이블신호로 하고, 상기 입력데이타를 래치하기 위한 레지스터를 선택하기 위해 Hor 신호 및 Ver 신호의 논리상태에 따라서 복수개의 출력단자 중 적어도 하나 이상의 출력단자를 선택하도록 하기 위한 레지스터 선택수단을 포함함을 특징으로 하는 파이프라인 레지스터.
- 제1항에 있어서, 상기 제2카운터는 4비트 카운티터를 포함함을 특징으로 하는 파이프라인 레지스터.
- 제1항에 있어서, 상기 레지스터 선택수단은 4개의 출력단자(a, b, c, d)를 갖는 경우, 수평방향에서의 움직임을 나타내는 상기 Hor 신호가 ‘하이’ 논리상태일 경우 상기 s1 신호가 ‘로우’논리상태이면 상기 입력데이타를 상기 레지스터 선택수단의 a 출력단자에, 상기 s1 신호가 ‘하이’논리상태이면 b 출력단자에 전송하도록 동작함을 특징으로 하는 파이프라인 레지스터.
- 제1항에 있어서, 상기 래지스터 선택수단은 4개의 출력단자(a, b, c, d)를 갖는 경우, 수직방향에서의 움직임을 나타내는 상기 ver 신호가 ‘하이’ 논리상태일 경우, 상기 최초의 인럭데이타 8개만을 진송하도록 인에이블시키는 신호와 마지막 입력데이타 8개만을 전송하도록 인에이블시키는 신호가 각각 ‘하이’논리상태이면 상기 입력 데이타를 상기 레지스터 선택수단의 a 출력단자에 전송하고, 그렇지 않다면 a와 c 출력단자에 동시에 전송하도록 동작함을 특징으로 하는 파이프라인 레지스터.
- 제4항에 있어서, 상기 레지스터 선택수단은 상기 Ver 신호가 ‘하이’ 논리상태일 경우, 상기 최초의 입력데이타 8개만을 전송하도록 인에이블시키는 신호가 ‘로우’논리상태이면 상기 입력데이타를 상기 레지스터 선택수단의 a와 c 출력단자에 동시에 전송하도록 동작함을 특징으로 하는 파이프라인 레지스터.
- 제1항에 있어서, 상기 레지스터 선택수단은 4개의 출력단자(a, h, c, d)를 갖는 경우, 수직방향에서의 움직임을 나타내는 상기 HOr 신호와 수직방향에서의 움직임을 나타내는 상기 ver 신호가 모두 ‘하이’논리상태일 경우, 상기 최초의 입력데이타 9개만을 전송하도록 인에이블시키는 신호와 마지막 입력데이타 9개만을 전송하도록 인에이블시키는 신호가 각각 ‘하이’ 논리상태일때 상기 s1 신호가 ‘로우’논리상태이면 상기 입력데이타를 상기 레지스터 선택수단의 a 출력단자에 전송하고, 상기 s1 신호가 ‘하이’논리상태이면 상기 입력데이라를 상기 레지스터 선택수단의 b 출력단자에 전송하도록 동작함을 특징으로 하는 파이프라인 레지스터.
- 제6항에 있어서, 상기 레지스터 선택수단은 수직방향에서의 움직임을 나타내는 상기 Hor 신호와 수직방향에서의 움직임을 나타내는 상기 Ver 신호가 모두 ‘하이’논리상태일 경우, 상기 최초의 입력데이타 9개만을 전송하도록 인에이블시키는 신호와 마지막 입력데이타 9개만을 전송하도록 인에이블시키는 신호가 각각 ‘로우’논리상태 일때 상기 s1 신호가 ‘로우’논리상태이면 상기 입력데이타를 상기 레지스터 선택수단의 a와 c 출력단자에 동시에 전송하고, 상기 s1 신호가 ‘하이’논리상태이면 상기 입력데이타를 상기 레지스터 선택수단의 b와 d 출력단자에 동시에 전송하도록 동작함을 특징으로 하는 파이프라인 레지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94000774A KR970010021B1 (en) | 1994-01-18 | 1994-01-18 | Pipeline register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94000774A KR970010021B1 (en) | 1994-01-18 | 1994-01-18 | Pipeline register |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950024065A true KR950024065A (ko) | 1995-08-21 |
| KR970010021B1 KR970010021B1 (en) | 1997-06-20 |
Family
ID=19375792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR94000774A KR970010021B1 (en) | 1994-01-18 | 1994-01-18 | Pipeline register |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970010021B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442967B1 (ko) * | 1996-12-20 | 2004-10-02 | 주식회사 하이닉스반도체 | 반도체소자의파이프레지스터에따른딜레이보상파이프라인장치 |
-
1994
- 1994-01-18 KR KR94000774A patent/KR970010021B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442967B1 (ko) * | 1996-12-20 | 2004-10-02 | 주식회사 하이닉스반도체 | 반도체소자의파이프레지스터에따른딜레이보상파이프라인장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970010021B1 (en) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4200929A (en) | Input device for delivery of data from digital transmitters | |
| KR880014475A (ko) | 반도체 집적회로장치 | |
| KR870004384A (ko) | 신호 처리 회로 | |
| KR960032186A (ko) | 컴퓨터 시스템 및 프로그램 실행을 인터럽트 하지않고 스테이터스 데이타를 얻을 수 있는 방법 | |
| KR910003486A (ko) | 비트 순서 전환 장치 | |
| KR880009382A (ko) | 반도체 집적회로장치 | |
| KR950024065A (ko) | 파이프라인(pipeline) 레지스터 | |
| KR970055599A (ko) | 전송 데이타 정형 장치 | |
| KR900002557A (ko) | 배럴시프터 | |
| KR970049492A (ko) | 버스 제어기를 갖는 데이타 프로세서 | |
| US6459751B1 (en) | Multi-shifting shift register | |
| KR200155054Y1 (ko) | 카운터 회로 | |
| KR0171848B1 (ko) | 디지탈 인터페이스회로 | |
| SU1541625A2 (ru) | Устройство дл сопр жени абонента с общей магистралью | |
| SU1515182A1 (ru) | Устройство дл логической обработки изображений объектов | |
| KR970016987A (ko) | 직렬 인터페이스 회로 | |
| KR200245724Y1 (ko) | ８k클럭추출장치 | |
| KR940007700A (ko) | 마우스 및 키보드의 호환장치 | |
| SU1642526A1 (ru) | Устройство дл сдвига и преобразовани информации | |
| KR200161731Y1 (ko) | 다중 채널 선택 장치 | |
| KR970002604A (ko) | 프로그래머블 직렬 입출력회로 | |
| KR970049664A (ko) | 직렬 인터페이스 회로 | |
| KR970056151A (ko) | 병렬 스크램블러/디스크램블러 | |
| KR970014421A (ko) | 기준클럭 감시회로 | |
| KR960020136A (ko) | 데이타 포착회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010529 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |