KR880014475A - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR880014475A
KR880014475A KR1019870008021A KR870008021A KR880014475A KR 880014475 A KR880014475 A KR 880014475A KR 1019870008021 A KR1019870008021 A KR 1019870008021A KR 870008021 A KR870008021 A KR 870008021A KR 880014475 A KR880014475 A KR 880014475A
Authority
KR
South Korea
Prior art keywords
circuit
semiconductor integrated
integrated circuit
data
scan
Prior art date
Application number
KR1019870008021A
Other languages
English (en)
Other versions
KR910002236B1 (ko
Inventor
이찌로오 도미오까
도시아끼 하니부찌
사도루 끼시다
가즈히로 사끼시다
다까히고 아다가와
Original Assignee
시기모리야
미쯔비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61183688A external-priority patent/JPH0627779B2/ja
Priority claimed from JP61183686A external-priority patent/JPH0627777B2/ja
Priority claimed from JP61183683A external-priority patent/JPH0627775B2/ja
Application filed by 시기모리야, 미쯔비시 뎅끼 가부시끼가이샤 filed Critical 시기모리야
Publication of KR880014475A publication Critical patent/KR880014475A/ko
Application granted granted Critical
Publication of KR910002236B1 publication Critical patent/KR910002236B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1c도는 본 발명의 일실시예에 의한 반도체 집적회로 장치의 회로도, 제2a도 내지 제2c도는 당해 장치에 있어서 테스트 동작을 설명하기 위한 타이밍도.

Claims (10)

  1. 적어도 그중의 하나는 순서회로를 포함하는 복수개의 회로블록 사이에서 데이터 전송을 행함과 아울러 상기 각 회로블록을 스캔테스트방식으로 테스트 가능하게 한 반도체 집적회로로서 상기 복수개의 회로블록간의 각각에 전파되는 데이터의 비트에 대응하여 설치되어 통상 동작시에는 전단 회로블록의 출력데이터를 그대로 출력하고 테스트 동작시는 전단 회로블록의 출력 데이터 또는 스캔테스트용의 데스트 데이터를 외부 클럭에 동기하여 유지하여 출력하고 전체로서 한 개의 시프트레지스터 기능을 갖도록 각 회로 상호간이 시프트 레지스터로서 접속되어서 이룬 복수의 스캔레지스터의 그 데이터 입력단자가 소정의 상기 스캔레지스터의 출력단자에 그 출력단자가 소정의 회로블록의 소정의 입력단자에 접속되어 설치되며 통상 동작시 및 테스트 동작시의 테스트 모드에 있어서는 대응하는 스캔레지스터의 출력 데이터를 그대로 차단의 회로블록에 출력하고 테스트 동작시의 스캔모드에 있어서는 소정의 값으로 유지된 데이터를 차단의 회로블록에 출력하는 제어회로와 상기 스캔레지스터의 각각에 장치 외부로부터 데스트용의 시리얼 데이터를 설정하기 위한 테스트 데이터 설정수단과 상기 각 스캔레지스터의 데이터를 시리얼 데이터로 하여 장치외부에 순차로 출력하기 위한 테스트 결과 출력수단과 통상 동작과 테스트 동작의 전환, 스캔모드와 테스트 모드의 전환을 행하는 동작전환 수단과를 비치한 것을 특징으로 하는 반도체 집적회로 장치.
  2. 제1항에 있어서, 상기 제어회로와 2입력 앤드회로이며 스캔모드에 있어서 출력되는 소정의 값은 "L" 레벨인 것을 특징으로 하는 반도체 집적회로 장치.
  3. 제1항에 있어서, 상기 제어회로는 2입력 오어회로로서 스캔모드에 있어서 출력되는 소정의 값은 "H"레벨인 것을 특징으로 하는 반도체 집적회로 장치.
  4. 제1항에 있어서, 상기 제어회로는 스루래치로서 스캔모드에 있어서 출력되는 소정의 값은 스캔모드에 입력되기 직전의 출력 데이터인 것을 특징으로 하는 반도체 집적회로 장치.
  5. 제1항에 있어서, 상기 제어회로는 제어 입력단자에 부정회로를 접속한 2입력 앤드회로인 것을 특징으로 하는 반도체 집적회로 장치.
  6. 제1항에 있어서, 상기 제어회로는 제어 입력단자에 부정회로를 접속한 2입력 오어회로인 것을 특징으로 하는 반도체 집적회로 장치.
  7. 제2항에 있어서, 2입력 앤드회로는 복수개 설정되어 있어 그중 적어도 2개의 앤드 회로의 제어 입력단자는 공통으로 접속되어 있음을 특징으로 하는 반도체 집적회로 장치.
  8. 제3항에 있어서, 2입력 오어회로는 복수개 설치되어 있어 그 중 적어도 2개의 오어회로의 제어 입력단자는 공통으로 접속되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  9. 제4항에 있어서, 스루래치의 제어 입력단자는 게이트회로의 제어 입력단자와 공통으로 접속되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  10. 제2항 또는 제3항에 있어서, 게이트회로의 제어 입력단자와 부정회로의 입력단자외는 동일한 제어신호 입력단자에 접속되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870008021A 1986-08-04 1987-07-23 반도체집적회로장치 KR910002236B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP61-183688 1986-08-04
JP61-183686 1986-08-04
JP61183688A JPH0627779B2 (ja) 1986-08-04 1986-08-04 半導体集積回路装置
JP61183686A JPH0627777B2 (ja) 1986-08-04 1986-08-04 半導体集積回路装置
JP61183683A JPH0627775B2 (ja) 1986-08-04 1986-08-04 半導体集積回路装置
JP61-183683 1986-08-04

Publications (2)

Publication Number Publication Date
KR880014475A true KR880014475A (ko) 1988-12-24
KR910002236B1 KR910002236B1 (ko) 1991-04-08

Family

ID=27325320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008021A KR910002236B1 (ko) 1986-08-04 1987-07-23 반도체집적회로장치

Country Status (3)

Country Link
US (1) US4870345A (ko)
KR (1) KR910002236B1 (ko)
DE (1) DE3725823A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
DE68928837T2 (de) * 1988-09-07 1999-05-12 Texas Instruments Inc Prüf-Puffer/Register
NL8900151A (nl) * 1989-01-23 1990-08-16 Philips Nv Werkwijze voor het testen van een schakeling, alsmede schakeling geschikt voor een dergelijke werkwijze.
US5483518A (en) 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
JP2626920B2 (ja) * 1990-01-23 1997-07-02 三菱電機株式会社 スキャンテスト回路およびそれを用いた半導体集積回路装置
US6675333B1 (en) 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
JP2567972B2 (ja) * 1990-06-06 1996-12-25 富士通株式会社 フリップフロップ回路及び半導体集積回路
JPH0474977A (ja) * 1990-07-16 1992-03-10 Nec Corp 半導体集積回路
JP2535670B2 (ja) * 1991-01-28 1996-09-18 株式会社東芝 双方向入出力端子用バウンダリスキャンセル
JP2770617B2 (ja) * 1991-09-05 1998-07-02 日本電気株式会社 テスト回路
GR920100088A (el) * 1992-03-05 1993-11-30 Consulting R & D Corp Koloni S Διαφανής έλεγχος ολοκληρωμένων κυκλωμάτων.
US5388225A (en) * 1992-09-16 1995-02-07 Texas Instruments Incorporated Time-domain boundary bridge method and apparatus for asynchronous sequential machines
EP0600594B1 (en) * 1992-11-24 1998-03-04 Advanced Micro Devices, Inc. Scan testing integrated circuits
US5420874A (en) * 1993-04-20 1995-05-30 Advanced Micro Devices, Inc. Testing of electrical circuits
JPH0764817A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 故障検出システム
US5528601A (en) * 1994-09-16 1996-06-18 International Business Machines Corporation Scannable latch for multiplexor control
JP2953975B2 (ja) * 1995-02-09 1999-09-27 日本電気アイシーマイコンシステム株式会社 テストパタン生成装置およびテストパタン生成方法
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US5958077A (en) * 1995-12-27 1999-09-28 Nec Usa, Inc. Method for testing asynchronous circuits
JPH1083698A (ja) * 1996-09-05 1998-03-31 Mitsubishi Electric Corp 半導体集積回路装置
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
WO2001020455A1 (en) * 1999-09-10 2001-03-22 Koninklijke Philips Electronics N.V. Microcomputer with test instruction memory
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
JP4150886B2 (ja) * 2002-04-19 2008-09-17 ソニー株式会社 暗号化復号化演算装置およびデータ受信装置
FR2840074A1 (fr) * 2002-05-22 2003-11-28 Koninkl Philips Electronics Nv Cellule de tension fixe pour circuit integre
TW200400931A (en) * 2002-05-22 2004-01-16 Novartis Ag Organic compounds
JP2004069642A (ja) * 2002-08-09 2004-03-04 Renesas Technology Corp 半導体集積回路装置
JP4279023B2 (ja) * 2003-03-25 2009-06-17 富士通株式会社 状態表示情報設定回路
US7153460B2 (en) * 2003-12-22 2006-12-26 Lear Corporation System and method for providing a renewable masking surface
US7453759B2 (en) * 2006-04-26 2008-11-18 International Business Machines Corporation Clock-gated model transformation for asynchronous testing of logic targeted for free-running, data-gated logic

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228614A (en) * 1975-08-30 1977-03-03 Kenkichi Suzuki Thyrister leonard
US4063080A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Method of propagation delay testing a level sensitive array logic system
JPS54121036A (en) * 1978-03-13 1979-09-19 Cho Lsi Gijutsu Kenkyu Kumiai Method of testing function of logic circuit
US4244048A (en) * 1978-12-29 1981-01-06 International Business Machines Corporation Chip and wafer configuration and testing method for large-scale-integrated circuits
JPS5674668A (en) * 1979-11-22 1981-06-20 Nec Corp Logical device
DE3029883A1 (de) * 1980-08-07 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Schieberegister fuer pruef- und test-zwecke
US4493077A (en) * 1982-09-09 1985-01-08 At&T Laboratories Scan testable integrated circuit
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
US4580137A (en) * 1983-08-29 1986-04-01 International Business Machines Corporation LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control
US4554664A (en) * 1983-10-06 1985-11-19 Sperry Corporation Static memory cell with dynamic scan test latch
EP0146645B1 (de) * 1983-12-08 1987-09-16 Ibm Deutschland Gmbh Prüf- und Diagnoseeinrichtung für Digitalrechner
JPH0772744B2 (ja) * 1984-09-04 1995-08-02 株式会社日立製作所 半導体集積回路装置
US4703257A (en) * 1984-12-24 1987-10-27 Hitachi, Ltd. Logic circuit having a test data scan circuit
US4698588A (en) * 1985-10-23 1987-10-06 Texas Instruments Incorporated Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit
US4752729A (en) * 1986-07-01 1988-06-21 Texas Instruments Incorporated Test circuit for VSLI integrated circuits

Also Published As

Publication number Publication date
DE3725823C2 (ko) 1990-08-09
DE3725823A1 (de) 1988-02-18
US4870345A (en) 1989-09-26
KR910002236B1 (ko) 1991-04-08

Similar Documents

Publication Publication Date Title
KR880014475A (ko) 반도체 집적회로장치
KR880003247A (ko) 반도체 집적회로장치
US5130647A (en) Scan test circuit and semiconductor integrated circuit device using the same
KR880009381A (ko) 반도체 집적회로장치
KR950020755A (ko) 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법
KR900005472A (ko) 검사 버퍼/레지스터
KR870004384A (ko) 신호 처리 회로
KR950004747A (ko) 경계 검색 셀 및 전자 장치의 내부 논리 블럭과 전자 장치 사이의 신호 통로를 제어하는 방법
KR900014970A (ko) 동기 회로
EP0604032A2 (en) Scan testing of integrated circuits
JPH05273311A (ja) 論理集積回路
KR910013736A (ko) 반도체 집적회로 및 그의 프로그램 가능한 논리 장치
KR960016134A (ko) 순차 논리 회로를 구비한 전자 장치 및 그것의 테스트 방법
KR880009382A (ko) 반도체 집적회로장치
KR880003248A (ko) 반도체 집적회로장치
KR920015260A (ko) 구동회로
KR960042413A (ko) 데이터 처리 시스템
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
DE69522663D1 (de) Bypass-regelung für abtastprüfung mit selbsttätiger rückstellung
DE69430344T2 (de) Synchronizierungsvorrichtung asynchroner Schaltungen für Überprüfungsoperationen
KR920001083B1 (ko) 논리회로의 테스트용이화회로
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
KR890011221A (ko) 디지탈위상 비교회로
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
JPS6417460A (en) Semiconductor logic integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060327

Year of fee payment: 16

EXPY Expiration of term