JP2770617B2 - テスト回路 - Google Patents

テスト回路

Info

Publication number
JP2770617B2
JP2770617B2 JP3225554A JP22555491A JP2770617B2 JP 2770617 B2 JP2770617 B2 JP 2770617B2 JP 3225554 A JP3225554 A JP 3225554A JP 22555491 A JP22555491 A JP 22555491A JP 2770617 B2 JP2770617 B2 JP 2770617B2
Authority
JP
Japan
Prior art keywords
circuit
register
shift
output
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3225554A
Other languages
English (en)
Other versions
JPH0560835A (ja
Inventor
宏明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3225554A priority Critical patent/JP2770617B2/ja
Priority to US07/937,653 priority patent/US5392296A/en
Priority to DE69217524T priority patent/DE69217524T2/de
Priority to EP92115196A priority patent/EP0530835B1/en
Publication of JPH0560835A publication Critical patent/JPH0560835A/ja
Application granted granted Critical
Publication of JP2770617B2 publication Critical patent/JP2770617B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデジタル論理回路におけ
るテスト回路に関する。
【０００２】
【従来の技術】デジタル論理回路において、その動作が
正常であるかをテストする事は重要である。テストの目
的は２つあり、１つは回路の不良解析であり、もうひと
つは製品出荷時の良否の判定である。
【０００３】回路のテストは一般的に、外部からテスト
パタンを入力し、これに対する出力パタンを解析するこ
とによって回路をテストする方法が取られている。
【０００４】特にＬＳＩのテストに於て、回路の状態を
観測しようとする時、もっとも簡単な方法は観測したい
内部ノードを直接外部ピンに隣接することである。しか
し、ＬＳＩのパッケージにおいて入出力ピンの数は有限
個であり、内部ノードをすべて外部に取り出すのは不可
能である。
【０００５】そこで、内部ノードの観測性を高めるため
に、スキャンパス法が考えられている。
【０００６】スキャンパス法の構成例を図２（ａ）に示
す。これは回路中のフリップフロップ（ＦＦ）を図２
（ｂ）のスキャンパスレジスタに置き換え、直列に接続
することで実現できる。
【０００７】スキャンパスレジスタは図２（ｂ）の様
に、通常のＦＦが持つ、ＤＩ（データイン）、ＤＯ（デ
ータアウト）、ＣＫ（クロック）端子以外に、ＴＳ（テ
スト）、ＳＩ（シフトイン）、ＳＯ（シフトアウト）端
子が持つ。
【０００８】テスト端子により、通常モードとテストモ
ードを切り換えることが出来る。通常のモード時には、
マルチプレクサ（２１０）はＤＩを出力し、スキャンパ
スレジスタは通常のＦＦとして機能する。
【０００９】テストモードになるとマルチプレクサ（２
１０）はＳＩを出力し、図２（ａ）の様にスキャンパス
レジスタのＳＩ，ＳＯ端子を直列接続することで、スキ
ャンパスレジスタはシフトレジスタとして機能する。
【００１０】スキャンパスレジスタの最終段（２０４）
のＳＯ端子を観測点として、外部に出力し、テストモー
ドにおいてクロックをスキャンパスレジスタに入力する
事により、内部のＦＦの値を順次、観測できる。
【００１１】
【発明が解決しようとする課題】従来のスキャンパス法
では内部のＦＦがシフトレジスタになっているため、目
的のＦＦの値を知ろうとしても数多くのクロックを入力
しなければ観測点までデータが出てこない。
【００１２】また、テストモードにおいては内部のＦＦ
はシフトレジスタ動作をしているため、プログラムの実
行を停止しなければならず、リアルタイム性に欠ける。
【００１３】また、シフトレジスタ動作を一度行うと、
レジスタの状態が変わってしまい、プログラムの再実行
が不可能な点がある。
【００１４】また、図２（ｂ）に示すように、ＦＦにマ
ルチプレクサを介してデータを入力するため、遅延が生
じ、本来の回路の最高動作周波数よりも性能が落ちると
言う欠点がある。
【００１５】本発明の目的は、回路内部のレジスタをプ
ログラマブルに指定でき、そのレジスタの値をプログラ
ムを中断する事なくリアルタイムに外部に出力できるよ
うにしたテスト回路を提供することにある。
【００１６】複数の出力端を有する組み合わせ回路をテ
ストするために前記出力端にそれぞれ対応して設けられ
た複数のレジスタ回路であって、テスト時にデータが入
力されるシフトイン端子及び前記テスト時にデータが出
力されるシフトアウト端子との間に直列に接続される複
数のレジスタ回路とを備え、通常動作時には前記複数の
出力端に出力されるデータを前記複数のレジスタ回路を
介して対応する複数の出力端子に出力するテスト回路で
あって、前記複数のレジスタ回路は、それぞれ対応する
前記組み合わせ回路からの出力を保持する第１の保持回
路と、前記複数のレジスタ回路のうちから選択されたレ
ジスタ回路のデータをシフトアウト端子に出力するため
の選択状態を保持する第２の保持回路とを備え、通常動
作時において前記第２の保持回路に保持された内容が選
択状態を示しているレジスタ回路の前記第１の保持回路
に保持された内容を前記複数の出力端子のうちの対応す
る出力端子に出力すると共に前記シフトアウト端子に出
力することを特徴とするテスト回路。
【００１７】
【実施例】次に本発明について図面を参照して説明す
る。
【００１８】図１（ａ）は本発明の第１の実施例の構成
図である。この回路はｍ（ｍは自然数）ビットの入力端
子を持ち、ｎ（ｎは自然数）の出力端子を持つ。回路の
構成は、組合せ論理回路部分と、回路の状態を保持する
レジスタ（１０１，１０２，１０３，１０４）で構成さ
れる。このレジスタはそれぞれ、クロック（Ｃｌｏｃ
ｋ）端子、テスト（Ｔｅｓｔ）端子と接続され、ＳＩ，
ＳＯ端子によりそれぞれ直列に接続されている。
【００１９】図１（ｂ）は図１（ａ）のレジスタ（１０
１，１０２，１０３，１０４）の詳細な構成図である。
【００２０】組合せ回路の状態を記憶する第１のフリッ
プフロップ（１１１）はＤＩの値を記憶しＤＯに出力す
る。
【００２１】第２のフリップフロップ（１１０）はＴＳ
がアクティブの時、ＳＩの値を記憶する。
【００２２】マルチプレクサ（１１２）はフリップフロ
ップ（１１０）のＱ端子の値がアクティブの時に、フリ
ップフロップ（１１１）のＱ端子の値を出力し、インア
クティブの時ＳＩを出力する。
【００２３】マルチプレクサ（１１３）はＴＳがアクテ
ィブの時フリップフロップ（１１０）のＱ端子の値をＳ
Ｏに出力し、インアクティブの時マルチプレクサ（１１
２）の出力をＳＯに出力する。
【００２４】では図を参照しながら、実際の動作を説明
する。
【００２５】図１（ａ）は内部に４個のレジスタ（１０
１，１０２，１０３，１０４）を持つ回路の例である。
【００２６】いまレジスタ（１０３）のＤＯ端子の値を
外部から観測する場合を考える。まず、Ｔｅｓｔ端子を
アクティブにすることで、観測するレジスタを設定す
る。この時全ての第２のフリップフロップ（１１０）は
シフトレジスタとして動作する（ただし、全ての第２の
フリップフロップ（１１０）はリセットされているもの
とする）。
【００２７】図３の様にＴｅｓｔ端子をアクティブにす
るのと同時に１クロック間ＳｈｉｆｔＩｎ端子をアクテ
ィブにする。シフト動作により、観測したいレジスタ
（１０３）中の第２のフリップフロップ（１１０）がセ
ットされるまでＴｅｓｔ端子をアクティブ（この場合３
クロック）に保つ。この作業によりレジスタ（１０１，
１０２，１０３，１０４）中の、第２のフリップフロッ
プ（１１０）はそれぞれ、“リセット”、“リセッ
ト”、“セット”、“リセット”の状態になり、レジス
タ（１０３）が選択された状態になる。
【００２８】Ｔｅｓｔ端子をインアクティブした所で、
テストしたいプログラム、パタン等を回路に入力する。
この時、レジスタ（１０３）のＳＯにはレジスタ（１０
３）のＤＯと等しい値が出力される。また、レジスタ
（１０４）のＳＯはレジスタ（１０４）のＳＩと等しい
値が出力されるため、ＳｈｉｆｔＯｕｔ端子で、レジス
タ（１０３）のＤＯの値を観測することが出来る。
【００２９】他のレジスタの値を観測するときも同様に
観測したいレジスタの第２のフリップフロップ（１１
０）をセットすることで、実現できる。
【００３０】ここであげた回路の構成は一例であり、他
の同様な回路構成を用いても実現出来ることはあきらか
である。
【００３１】
【発明の効果】以上説明したように本発明を用いること
で、回路内部の任意のレジスタの値を外部に出力でき、
回路の良／不良、故障の有無を容易に発見できる。ま
た、プログラムを中断する事なくリアルタイムに値を観
測できるため、短い時間で効率のよいテストを行うこと
が出来る。
【００３２】また、本発明を用いても本来の回路の論理
に対しよけいな遅延を生じないため、回路の最高動作周
波数の性能を落とすことはない。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示す図であり、（ａ）
はそのブロック図、（ｂ）は（ａ）のレジスタの詳細図
を示す図面である。
【図２】従来例の構成を示す図であり、（ａ）はそのブ
ロック図、（ｂ）は（ａ）のレジスタの詳細図を示す図
である。
【図３】本発明の第１の実施例のタイミングチャートを
示す図面である。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の出力端を有する組み合わせ回路をテ
    ストするために前記出力端にそれぞれ対応して設けられ
    た複数のレジスタ回路であって、テスト時にデータが入
    力されるシフトイン端子及び前記テスト時にデータが出
    力されるシフトアウト端子との間に直列に接続される複
    数のレジスタ回路とを備え、通常動作時には前記複数の
    出力端に出力されるデータを前記複数のレジスタ回路を
    介して対応する複数の出力端子に出力するテスト回路で
    あって、前記複数のレジスタ回路は、それぞれ対応する
    前記組み合わせ回路からの出力を保持する第１の保持回
    路と、前記複数のレジスタ回路のうちから選択されたレ
    ジスタ回路のデータをシフトアウト端子に出力するため
    の選択状態を保持する第２の保持回路とを備え、通常動
    作時において前記第２の保持回路に保持された内容が選
    択状態を示しているレジスタ回路の前記第１の保持回路
    に保持された内容を前記複数の出力端子のうちの対応す
    る出力端子に出力すると共に前記シフトアウト端子に出
    力することを特徴とするテスト回路。
  2. 【請求項２】前記第２の保持回路の保持内容はテスト時
    にセットされることを特徴とする請求項１記載のテスト
    回路。
  3. 【請求項３】前記複数のレジスタ回路は、それぞれシフ
    トイン端と、シフトアウト端と、前記シフトイン端及び
    前記第１の保持回路の出力が接続された第１の選択回路
    であって、前記第２の保持回路の保持内容によって一方
    が選択される第１の選択回路と、前記シフトイン端と前
    記第１の選択回路の出力とが接続され通常動作時には前
    記第１の選択回路の出力を前記シフトアウト端に選択出
    力する第２の選択回路とを備えるとともにＮ番目（Ｎは
    ２以上の整数）のレジスタ回路のシフトアウト端はＮ＋
    １番目のレジスタのシフトイン端に接続され、１番目の
    レジスタ回路のシフトイン端は前記シフトイン端子に接
    続され、最後のレジスタ回路のシフトアウト端は前記シ
    フトアウト端子に接続されていることを特徴とする請求
    項１記載のテスト回路。
JP3225554A 1991-09-05 1991-09-05 テスト回路 Expired - Lifetime JP2770617B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3225554A JP2770617B2 (ja) 1991-09-05 1991-09-05 テスト回路
US07/937,653 US5392296A (en) 1991-09-05 1992-08-31 Testing circuit provided in digital logic circuits
DE69217524T DE69217524T2 (de) 1991-09-05 1992-09-04 Testschaltung, vorgesehen in digitalen logischen Schaltungen
EP92115196A EP0530835B1 (en) 1991-09-05 1992-09-04 Testing circuit provided in digital logic circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3225554A JP2770617B2 (ja) 1991-09-05 1991-09-05 テスト回路

Publications (2)

Publication Number Publication Date
JPH0560835A JPH0560835A (ja) 1993-03-12
JP2770617B2 true JP2770617B2 (ja) 1998-07-02

Family

ID=16831115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3225554A Expired - Lifetime JP2770617B2 (ja) 1991-09-05 1991-09-05 テスト回路

Country Status (4)

Country Link
US (1) US5392296A (ja)
EP (1) EP0530835B1 (ja)
JP (1) JP2770617B2 (ja)
DE (1) DE69217524T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260950A (en) * 1991-09-17 1993-11-09 Ncr Corporation Boundary-scan input circuit for a reset pin
US6035262A (en) * 1994-06-27 2000-03-07 Tandem Computers Incorporated Real time observation serial scan test architecture
US5729553A (en) * 1994-08-29 1998-03-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with a testable block
US5821773A (en) * 1995-09-06 1998-10-13 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
JP3691144B2 (ja) * 1995-12-20 2005-08-31 株式会社ルネサステクノロジ スキャンパス構成回路
US5869979A (en) 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US5710779A (en) * 1996-04-09 1998-01-20 Texas Instruments Incorporated Real time data observation method and apparatus
US5748645A (en) * 1996-05-29 1998-05-05 Motorola, Inc. Clock scan design from sizzle global clock and method therefor
US5968192A (en) * 1997-05-09 1999-10-19 Artisan Components, Inc. Programmable universal test interface and method for making the same
US6044481A (en) * 1997-05-09 2000-03-28 Artisan Components, Inc. Programmable universal test interface for testing memories with different test methodologies
US6125464A (en) * 1997-10-16 2000-09-26 Adaptec, Inc. High speed boundary scan design
JP3145976B2 (ja) * 1998-01-05 2001-03-12 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JP3092704B2 (ja) 1998-02-17 2000-09-25 日本電気株式会社 大規模集積回路およびそのボードテスト方法
US6184707B1 (en) 1998-10-07 2001-02-06 Altera Corporation Look-up table based logic element with complete permutability of the inputs to the secondary signals
DE10120282B4 (de) * 2001-04-25 2005-08-18 Infineon Technologies Ag Bussignalhaltezelle und Verfahren
EP1286170A1 (en) * 2001-08-14 2003-02-26 Lucent Technologies Inc. Scan flip-flop with bypass of the memory cell of the flipflop
US7404128B2 (en) 2004-02-17 2008-07-22 Texas Instruments Incorporated Serial data I/O on JTAG TCK with TMS clocking
KR100728358B1 (ko) * 2004-02-19 2007-06-13 엘지전자 주식회사 방열장치
US7649379B2 (en) * 2007-12-26 2010-01-19 Texas Instruments Incorporated Reducing mission signal output delay in IC having mission and test modes
WO2009084424A1 (ja) 2007-12-28 2009-07-09 Nec Corporation 半導体テスト装置、半導体装置および試験方法
US8073996B2 (en) * 2008-01-09 2011-12-06 Synopsys, Inc. Programmable modular circuit for testing and controlling a system-on-a-chip integrated circuit, and applications thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902375C2 (de) * 1979-01-23 1984-05-17 Siemens AG, 1000 Berlin und 8000 München Logikbaustein für integrierte Digitalschaltungen
JPS60223250A (ja) * 1984-04-19 1985-11-07 Toshiba Corp 情報伝送装置
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit
KR910002236B1 (ko) * 1986-08-04 1991-04-08 미쓰비시 뎅기 가부시끼가이샤 반도체집적회로장치
KR900002770B1 (ko) * 1986-08-04 1990-04-30 미쓰비시 뎅끼 가부시끼가이샤 반도체 집적회로장치
JP2628154B2 (ja) * 1986-12-17 1997-07-09 富士通株式会社 半導体集積回路
US4833676A (en) * 1987-07-30 1989-05-23 Hughes Aircraft Company Interleaved method and circuitry for testing for stuck open faults
JPH0769396B2 (ja) * 1988-04-01 1995-07-31 日本電気株式会社 半導体集積回路装置
JPH03252569A (ja) * 1990-02-26 1991-11-11 Advanced Micro Devicds Inc スキャンパス用レジスタ回路
JP2513904B2 (ja) * 1990-06-12 1996-07-10 株式会社東芝 テスト容易化回路
EP0462328A1 (en) * 1990-06-18 1991-12-27 ALCATEL BELL Naamloze Vennootschap Test device for an electronic chip
US5130988A (en) * 1990-09-17 1992-07-14 Northern Telecom Limited Software verification by fault insertion
US5291495A (en) * 1991-07-12 1994-03-01 Ncr Corporation Method for designing a scan path for a logic circuit and testing of the same
US5260950A (en) * 1991-09-17 1993-11-09 Ncr Corporation Boundary-scan input circuit for a reset pin

Also Published As

Publication number Publication date
DE69217524D1 (de) 1997-03-27
US5392296A (en) 1995-02-21
JPH0560835A (ja) 1993-03-12
EP0530835B1 (en) 1997-02-19
DE69217524T2 (de) 1997-09-25
EP0530835A1 (en) 1993-03-10

Similar Documents

Publication Publication Date Title
JP2770617B2 (ja) テスト回路
JP2003332443A (ja) 半導体集積回路とその設計支援装置およびテスト方法
US5077740A (en) Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing
US5068881A (en) Scannable register with delay test capability
JP3785388B2 (ja) 故障検出方法
JP2004361351A (ja) スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法
US6370663B1 (en) Semiconductor integrated circuit
JP2778443B2 (ja) スキャンパステスト回路の最適化方法
US5130989A (en) Serial and parallel scan technique for improved testing of systolic arrays
JP2003121497A (ja) 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置
JP4610919B2 (ja) 半導体集積回路装置
JP3275952B2 (ja) ディジタル論理回路のテスト回路
JPH09269959A (ja) 経路遅延故障の検査容易化設計方法及び検査系列生成方法
JPH01110274A (ja) 試験回路
JP2989586B2 (ja) 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体
JP2001108727A (ja) クロック制御回路および方法
JP2002236145A (ja) テストセル回路
JP2509685B2 (ja) 論理回路装置
US20020053055A1 (en) Semiconductor device having a test mode
JP2874248B2 (ja) 診断用スキャンパス付き電子回路
JP4272898B2 (ja) 半導体テスト回路及びそのテスト方法
JPH0210178A (ja) 論理回路
KR970006020B1 (ko) 바운더리 스캔 구조의 티디오(tdo) 출력 장치
JPH07174821A (ja) バウンダリスキャンセルおよびテスト回路の検証方法
JPH0560844A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980317