JPH09269959A - 経路遅延故障の検査容易化設計方法及び検査系列生成方法 - Google Patents

経路遅延故障の検査容易化設計方法及び検査系列生成方法

Info

Publication number
JPH09269959A
JPH09269959A JP8223593A JP22359396A JPH09269959A JP H09269959 A JPH09269959 A JP H09269959A JP 8223593 A JP8223593 A JP 8223593A JP 22359396 A JP22359396 A JP 22359396A JP H09269959 A JPH09269959 A JP H09269959A
Authority
JP
Japan
Prior art keywords
flop
logical value
delay fault
scan flip
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8223593A
Other languages
English (en)
Inventor
Toshinori Hosokawa
利典 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8223593A priority Critical patent/JPH09269959A/ja
Publication of JPH09269959A publication Critical patent/JPH09269959A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 面積オーバーヘッドの大幅な増大を招くこと
無く高い故障検出率を得ることができる、経路遅延故障
のための検査容易化設計方法を提供する。 【解決手段】 ステップＳ１１において、与えられた集
積回路内の未処理の経路遅延故障を選択する。選択され
た経路遅延故障に対し、ステップＳ１２において初期パ
ターンを生成し、各スキャンフリップフロップに設定さ
れた論理値をステップＳ１３において記憶する。また選
択された経路遅延故障に対し、ステップＳ１４において
遷移パターンを生成する。ステップＳ１５において、初
期パターンと遷移パターンとで論理値が矛盾するスキャ
ンフリップフロップが存在するか否かを判断する。ステ
ップＳ１６において、論理値が矛盾するスキャンフリッ
プフロップの出力信号線にＤラッチを挿入する。このＤ
ラッチによって論理値の矛盾が解消され、経路遅延故障
の検査が容易になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路の検査容
易化設計方法及び検査系列生成方法に関するものであ
り、特に、経路遅延故障の検査を容易にする検査容易化
設計方法、及び前記検査容易化設計方法によって検査容
易化が行われた集積回路に対する検査系列を生成する検
査系列生成方法に関する。
【０００２】
【従来の技術】集積回路の集積度の向上に伴い、優れた
検査容易化設計方法及び検査系列生成方法が要求されて
いる。特に、経路遅延故障の検査を容易にする検査容易
化設計方法及び検査系列生成方法のニーズが高まってい
る。
【０００３】経路遅延故障の検査方法として代表的なも
のは、次の３つである。 （１） スキャンフリップフロップのシフト動作のみに
よって、初期パターン及び遷移パターンを生成する。 （２） スキャンフリップフロップのシフト動作によっ
て初期パターンを生成し、その後、通常動作によって遷
移パターンを生成する。 （３） （１）の方法に加えて、スキャンフリップフロ
ップの出力にＤフリップフロップを接続した専用のスキ
ャンフリップフロップセルを使用する。
【０００４】従来の経路遅延故障の検査系列生成方法及
び検査容易化設計方法は、“Design-for-Testability f
or Path Delay Faults in Large Combinational Circui
ts Using Test-Points”（I.Pomeranz,S.M.Reddy, １９
９４年、デザインオートメーションカンファレンス）及
びこの文献の参考文献に記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
経路遅延故障の検査方法には、以下のような問題があ
る。
【０００６】まず、（１）の方法では、初期パターン及
び遷移パターンをスキャンフリップフロップのシフト動
作のみでは生成できない場合が多い。したがって、経路
遅延故障の検出率が悪い。
【０００７】また、（２）の方法によると、一般的には
（１）の方法に比べて故障検出率は改善されるが、初期
パターンと遷移パターンとで共通のスキャンフリップフ
ロップに論理値を設定する場合、このスキャンフリップ
フロップにおいて論理値に矛盾が生じ、初期パターン又
は遷移パターンの生成に失敗する可能性がある。このよ
うな場合、故障検出率はかえって低下する。
【０００８】さらに、（３）の方法では、スキャンフリ
ップフロップセル内のＤフリップフロップに遷移パター
ンを保持させるようにスキャンインを行うので、（１）
及び（２）の方法に比べて故障検出率は改善される。し
かし、専用のスキャンフリップフロップセルを用いるた
め、集積回路の面積オーバーヘッドが大幅に増大する。
また、１つのスキャンフリップフロップセルに２つのフ
リップフロップが含まれているため、スキャンインのた
めに要するテストパターン数が（１）又は（２）の方法
に比べて２倍になり、テストパターン数が増大する。
【０００９】前記の問題に鑑み、本発明は、集積回路の
面積オーバーヘッド及び検査に要するテストパターン数
の大幅な増大を招くこと無く，高い故障検出率を得るこ
とができる、経路遅延故障のための検査容易化設計方法
及び検査系列生成方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】前記の課題を解決するた
め、請求項１の発明が講じた解決手段は、与えられた集
積回路に対して経路遅延故障の検査が容易になるよう設
計変更を行う経路遅延故障の検査容易化設計方法とし
て、検査のために生成された初期パターン及び遷移パタ
ーンにおいて共に論理値が設定され且つ設定された論理
値が初期パターンと遷移パターンとで矛盾するスキャン
フリップフロップが集積回路回路内に存在するとき、入
力されたデータを外部からの指示に従って一旦保持する
機能を有する値保持素子を、前記集積回路内の当該スキ
ャンフリップフロップの出力データが保持可能である位
置に配置するものであり、これにより、前記スキャンフ
リップフロップの論理値の矛盾が解消され、初期パター
ン及び遷移パターンの生成の失敗を未然に防ぐことがで
きるので、高い故障検出率を得ることができる。
【００１１】請求項２の発明が講じた解決手段は、請求
項１の発明を具体化したものであり、フルスキャン設計
された集積回路に対し、外部入力端子又はスキャンフリ
ップフロップのデータ出力端子を始点とすると共に外部
出力端子又はスキャンフリップフロップの通常モードに
おけるデータ入力端子を終点とし，始点から終点まで組
み合わせ回路のみによって構成された任意の信号経路に
おける、始点から出力された信号が終点に到達するまで
にクロック周期以上の時間を要する経路遅延故障の有無
を、容易に検査できるよう設計変更を行う経路遅延故障
の検査容易化設計方法として、信号経路の始点から出力
された信号が立ち上がり信号である経路遅延故障を立ち
上がり遅延故障とし、信号経路の始点から出力された信
号が立ち下がり信号である経路遅延故障を立ち下がり遅
延故障とすると、検査対象の経路遅延故障が立ち上がり
遅延故障であるときは、経路遅延故障が想定された信号
経路の始点に論理値“０”を設定する一方、立ち下がり
遅延故障であるときは前記信号経路の始点に論理値
“１”を設定し、さらに、前記信号経路が活性化される
ように、前記信号経路の始点以外の外部入力端子又はス
キャンフリップフロップのデータ出力端子に論理値を設
定することによって、初期パターンを生成する第１の処
理と、前記第１の処理によって生成された初期パターン
においてデータ出力端子に論理値が設定された各スキャ
ンフリップフロップの、当該論理値を各々記憶する第２
の処理と、前記検査対象の経路遅延故障が立ち上がり遅
延故障であるときは、前記信号経路の始点に論理値
“１”を設定する一方、立ち下がり遅延故障であるとき
は前記信号経路の始点に論理値“０”を設定し、前記信
号経路の始点がスキャンフリップフロップのデータ出力
端子であるときは、該スキャンフリップフロップの通常
モードにおける入力データが設定された論理値に一致す
るように外部入力端子又はスキャンフリップフロップの
データ出力端子に論理値を設定し、さらに、前記初期パ
ターンにおいてデータ出力端子に論理値が設定された前
記信号経路の始点以外のスキャンフリップフロップの通
常モードにおける入力データが前記第２の処理によって
記憶された論理値に各々一致するように、外部入力端子
又はスキャンフリップフロップのデータ出力端子に論理
値を設定することによって、遷移パターンを生成する第
３の処理と、前記初期パターン及び遷移パターンにおい
て共に論理値が設定され且つ設定された論理値が初期パ
ターンと遷移パターンとで矛盾するデータ出力端子を有
するスキャンフリップフロップが集積回路内に存在する
か否かを判断し、存在するときは、入力されたデータを
外部からの指示によって一旦保持する機能を有する値保
持素子を、前記集積回路内の当該スキャンフリップフロ
ップの出力データが保持可能である位置に配置する第４
の処理とを備えている構成とするものである。
【００１２】請求項２の発明により、まず、第１の処理
によって、与えられた集積回路に対し、経路遅延故障の
有無を検査するための初期パターンが生成される。第２
の処理によって、初期パターンにおいて各スキャンフリ
ップフロップのデータ出力端子に設定された論理値が記
憶される。次に、第３の処理によって、与えられた集積
回路に対し、経路遅延故障の有無を検査するための遷移
パターンが生成される。第４の処理によって、初期パタ
ーンと遷移パターンとでデータ出力端子に設定された論
理値が矛盾するスキャンフリップフロップが存在するか
否かが判断され、存在するときは、当該スキャンフリッ
プフロップの出力データが保持可能である位置に、入力
されたデータを外部からの指示によって一旦保持する機
能を有する値保持素子が配置される。このことにより、
スキャンフリップフロップのデータ出力端子における論
理値の矛盾が解消され、初期パターン及び遷移パターン
の生成の失敗を未然に防ぐことができるので、高い故障
検出率を得ることができる。また、この値保持素子は実
際に矛盾を起こす箇所にのみ配置されるので、ハードウ
ェアのわずかな増加によって故障検出率を向上させるこ
とができる。
【００１３】ここで、請求項３の発明は、前記請求項２
の発明に係る経路遅延故障の検査容易化設計方法におけ
る第４の処理が、前記値保持素子としてＤラッチを前記
集積回路内に配置し、配置したＤラッチのイネーブル入
力端子を前記集積回路の外部入力端子に接続する処理を
備えているものとする。
【００１４】また、請求項４の発明は、前記請求項２の
発明に係る経路遅延故障の検査容易化設計方法における
第４の処理が、前記値保持素子としてトライステート素
子を前記集積回路内に配置し、配置したトライステート
素子のイネーブル入力端子を前記集積回路の外部入力端
子に接続する処理を備えているものとする。
【００１５】さらに、請求項５の発明は、前記請求項２
の発明に係る経路遅延故障の検査容易化設計方法におけ
る第４の処理が、前記値保持素子としてスキャンフリッ
プフロップ又はＤフリップフロップを前記集積回路内に
配置し、配置したスキャンフリップフロップ又はＤフリ
ップフロップを前記集積回路内にすでに構成されている
スキャンチェーンに接続する処理を備えているものとす
る。
【００１６】請求項５の発明によると、集積回路に新た
に外部端子を付加する必要がない。また、検査容易化が
行われた回路は、従来と同様の方法によって、検査系列
の生成を行うことができる。
【００１７】そして、請求項６の発明では、前記請求項
５の経路遅延故障の検査容易化設計方法における第４の
処理は、前記初期パターン及び遷移パターンにおいて共
に論理値が設定され且つ設定された論理値が初期パター
ンと遷移パターンとで矛盾するデータ出力端子を有する
スキャンフリップフロップの出力データ及び前記スキャ
ンフリップフロップの出力データが保持可能である位置
に前記値保持素子として配置されたスキャンフリップフ
ロップ又はＤフリップフロップの出力データのいずれか
一方を、選択出力するセレクタを前記集積回路内に配置
する処理を備えているものとする。
【００１８】請求項７の発明が講じた解決手段は、請求
項３に記載の経路遅延故障の検査容易化設計方法による
検査容易化設計が行われた集積回路に対し、任意の信号
経路における経路遅延故障の有無を検出するための検査
系列を生成する検査系列生成方法として、信号経路の始
点から出力された信号が立ち上がり信号である経路遅延
故障を立ち上がり遅延故障とし、信号経路の始点から出
力された信号が立ち下がり信号である経路遅延故障を立
ち下がり遅延故障とすると、検査容易化設計によって配
置されたＤラッチを、２つのデータ入力端子のうち一方
が前記Ｄラッチのデータ入力端子が接続されていたスキ
ャンフリップフロップの出力端子に接続され、他方が架
空の外部入力端子に接続されたセレクタに変換し、さら
に、各セレクタの選択信号入力端子を架空の選択信号外
部入力端子に接続することによって、検査系列生成用の
回路モデルを生成する第１の処理と、前記第１の処理に
よって生成された回路モデルに対し、検査系列生成対象
の経路遅延故障が立ち上がり遅延故障であるときは該経
路遅延故障が想定された信号経路の始点に論理値“０”
を設定する一方、立ち下がり遅延故障であるときは前記
信号経路の始点に論理値“１”を設定し、さらに、前記
信号経路が活性化されるように、前記信号経路の始点以
外の外部入力端子又はスキャンフリップフロップの出力
端子に論理値を設定することによって、初期パターンを
生成する第２の処理と、前記第１の処理によって生成さ
れた回路モデルに対し、前記検査系列生成対象の経路遅
延故障が立ち上がり遅延故障であるときは、前記信号経
路の始点に論理値“１”を設定する一方、立ち下がり遅
延故障であるときは前記信号経路の始点に論理値“０”
を設定し、前記信号経路の始点がスキャンフリップフロ
ップのデータ出力端子であるときは、該スキャンフリッ
プフロップの通常モードにおける入力データが設定され
た論理値に一致するように外部入力端子又はスキャンフ
リップフロップのデータ出力端子に論理値を設定し、さ
らに、前記初期パターンにおいてデータ出力端子に論理
値が設定された前記信号経路の始点以外のスキャンフリ
ップフロップの通常モードにおける入力データが前記初
期パターンにおいて設定された論理値に各々一致するよ
うに、外部入力端子又はスキャンフリップフロップのデ
ータ出力端子に論理値を設定することによって、遷移パ
ターンを生成する第３の処理と、前記集積回路に対し、
前記回路モデルにおける各セレクタのデータ入力端子が
接続された架空の外部入力端子における論理値を、各セ
レクタのもう一方のデータ入力端子が接続されたスキャ
ンフリップフロップのデータ出力端子に設定し、さら
に、前記検査容易化設計によって配置されたＤラッチの
イネーブル入力端子が接続された外部入力端子における
論理値を、前記Ｄラッチがデータスルーモードになるよ
うに設定するスキャンインパターンを生成する第４の処
理と、前記集積回路に対し、前記初期パターン及び遷移
パターンにおいて設定された論理値を各スキャンフリッ
プフロップのデータ出力端子に各々設定し、さらに、前
記Ｄラッチのイネーブル入力端子が接続された外部入力
端子の論理値を、前記Ｄラッチがデータ保持モードにな
るように設定するスキャンインパターンを生成する第５
の処理とを備えている構成とするものである。
【００１９】請求項７の発明により、請求項３に記載の
検査容易化設計方法による検査容易化設計が行われた集
積回路に対し、配置されたＤラッチをセレクタと見なす
ことによって、経路遅延故障のための検査系列を容易に
生成することができる。
【００２０】請求項８の発明が講じた解決手段は、請求
項４に記載の経路遅延故障の検査容易化設計方法による
検査容易化設計が行われた集積回路に対し、任意の信号
経路における経路遅延故障の有無を検出するための検査
系列を生成する経路遅延故障の検査系列生成方法とし
て、信号経路の始点から出力された信号が立ち上がり信
号である経路遅延故障を立ち上がり遅延故障とし、信号
経路の始点から出力された信号が立ち下がり信号である
経路遅延故障を立ち下がり遅延故障とすると、検査容易
化設計によって配置されたトライステート素子を、２つ
のデータ入力端子のうち一方が前記トライステート素子
のデータ入力端子が接続されていたスキャンフリップフ
ロップの出力端子に接続され、他方が架空の外部入力端
子に接続されたセレクタに変換し、さらに、各セレクタ
の選択信号入力端子を架空の選択信号外部入力端子に接
続することによって、検査系列生成用の回路モデルを生
成する第１の処理と、前記第１の処理によって生成され
た回路モデルに対し、検査系列生成対象の経路遅延故障
が立ち上がり遅延故障であるときは、前記信号経路の始
点に論理値“０”を設定する一方、立ち下がり遅延故障
であるときは前記信号経路の始点に論理値“１”を設定
し、さらに、前記信号経路が活性化されるように、前記
信号経路以外の外部入力端子又はスキャンフリップフロ
ップの出力端子に論理値を設定することによって、初期
パターンを生成する第２の処理と、前記第１の処理によ
って生成された回路モデルに対し、前記検査系列生成対
象の経路遅延故障が立ち上がり遅延故障であるときは、
前記信号経路の始点に論理値“１”を設定する一方、立
ち下がり遅延故障であるときは前記信号経路の始点に論
理値“０”を設定し、前記信号経路の始点がスキャンフ
リップフロップのデータ出力端子であるときは、該スキ
ャンフリップフロップの通常モードにおける入力データ
が設定された論理値に一致するように外部入力端子又は
スキャンフリップフロップのデータ出力端子に論理値を
設定し、さらに、前記初期パターンにおいてデータ出力
端子に論理値が設定された前記信号経路の始点以外のス
キャンフリップフロップの通常モードにおける入力デー
タが前記初期パターンにおいて設定された論理値に各々
一致するように、外部入力端子又はスキャンフリップフ
ロップのデータ出力端子に論理値を設定することによっ
て、遷移パターンを生成する第３の処理と、前記集積回
路に対し、前記回路モデルにおける各セレクタのデータ
入力端子が接続された架空の外部入力端子における論理
値を、各セレクタのもう一方のデータ入力端子が接続さ
れたスキャンフリップフロップのデータ出力端子に設定
し、さらに、前記検査容易化設計によって配置されたト
ライステート素子のイネーブル入力端子が接続された外
部入力端子における論理値を、前記トライステート素子
がデータスルーモードになるように設定するスキャンイ
ンパターンを生成する第４の処理と、前記集積回路に対
し、前記初期パターン及び遷移パターンにおいて設定さ
れた論理値を各スキャンフリップフロップのデータ出力
端子に各々設定し、さらに、前記トライステート素子の
イネーブル入力端子が接続された外部入力端子の論理値
を、前記トライステート素子がデータ保持モードになる
ように設定するスキャンインパターンを生成する第５の
処理とを備えている構成とするものである。
【００２１】請求項８の発明により、請求項４に記載の
経路遅延故障の検査容易化設計方法による検査容易化設
計が行われた集積回路に対し、配置されたトライステー
ト素子をセレクタと見なすことによって、経路遅延故障
のための検査系列を容易に生成することができる。
【００２２】請求項９の発明が講じた解決手段は、経路
遅延故障の有無の検査のために生成された初期パターン
及び遷移パターンにおいて共に論理値が設定され且つ設
定された論理値が初期パターンと遷移パターンとで矛盾
するスキャンフリップフロップを有し、経路遅延故障の
有無の検査が容易になるよう設計変更された集積回路と
して、入力されたデータを外部からの指示に従って一旦
保持する機能を有する値保持素子を、前記スキャンフリ
ップフロップの出力データが保持可能である位置に配置
したものである。
【００２３】ここで、請求項１０の発明では、前記請求
項９の発明に係る集積回路に、配置された値保持素子
は、イネーブル入力端子が外部入力端子に接続されたＤ
ラッチであるものとする。
【００２４】また、請求項１１の発明では、前記請求項
９の発明に係る集積回路に、配置された値保持素子は、
イネーブル入力端子が外部入力端子に接続されたトライ
ステート素子であるものとする。
【００２５】さらに、請求項１２の発明では、前記請求
項９の発明に係る集積回路に、配置された値保持素子
は、設計変更前にすでに構成されていたスキャンチェー
ンに接続されたスキャンフリップフロップ又はＤフリッ
プフロップであるものとする。そして、請求項１３の発
明では、前記請求項１２の発明に係る集積回路に、前記
スキャンフリップフロップの出力データ及び前記値保持
素子として配置されたスキャンフリップフロップ又はＤ
フリップフロップの出力データのいずれか一方を選択出
力するセレクタを配置したものとする。
【００２６】
【発明の実施の形態】
（第１の実施形態）本発明の第１の実施形態は、経路遅
延故障の検査が容易になるように集積回路の設計を変更
する検査容易化設計方法に関するものである。ここで、
経路遅延故障とは、外部入力端子又はスキャンフリップ
フロップのデータ出力端子を始点とすると共に外部出力
端子又はスキャンフリップフロップの通常モードにおけ
るデータ入力端子を終点とし、始点から終点まで組み合
わせ回路のみによって構成された信号経路において、信
号が始点から出力されてから終点に到達するまでにクロ
ック周期以上の時間を要する故障のことをいう。また、
始点から出力された信号が立ち上がり信号であるとき
は、その経路遅延故障を立ち上がり遅延故障といい、始
点から出力された信号が立ち下がり信号であるときは立
ち下がり遅延故障という。
【００２７】図１は、本実施形態に係る検査容易化設計
方法における処理の流れを示すフローチャートである。
【００２８】まず、ステップＳ１１において、与えられ
た集積回路に対し、まだ処理されていない経路遅延故障
があるか否かを判断する。処理されていない経路遅延故
障があるときは、対象とする経路遅延故障を１つ選択し
てからステップＳ１２に進み、処理されていない経路遅
延故障がないときは処理を終了する。
【００２９】次に、ステップＳ１２において、初期パタ
ーンの生成を行う。具体的には、信号経路の始点である
外部入力端子又はスキャンフリップフロップのデータ出
力端子に、選択された経路遅延故障が立ち上がり遅延故
障であるときは論理値“０”を設定し、選択された経路
遅延故障が立ち下がり遅延故障であるときは論理値
“１”を設定する。さらに、他の外部入力端子又はスキ
ャンフリップフロップのデータ出力端子に、この信号経
路が活性化されるような論理値を設定する。
【００３０】次に、ステップＳ１３において、ステップ
Ｓ１２で生成された初期パターンにおいてデータ出力端
子に論理値が設定された各スキャンフリップフロップ
の、その論理値を記憶する。
【００３１】次に、ステップＳ１４において、遷移パタ
ーンの生成を行う。具体的には、選択された経路遅延故
障が立ち上がり遅延故障であるときは、経路の始点に論
理値“１”を設定し、選択された経路遅延故障が立ち下
がり遅延故障であるときは、経路の始点に論理値“０”
を設定する。また、信号経路の始点がスキャンフリップ
フロップのデータ出力端子であるとき、このスキャンフ
リップフロップの通常モードにおける入力データが、設
定した論理値に一致するように、他の外部入力端子又は
スキャンフリップフロップの論理値を設定する。さら
に、ステップＳ１２で生成された初期パターンにおいて
データ出力端子に論理値が設定され且つ該データ出力端
子が経路の始点でないスキャンフリップフロップの，通
常モードにおけるデータ入力がステップＳ１３で記憶し
た論理値に各々一致するように、外部入力端子又はスキ
ャンフリップフロップの値を決定する。
【００３２】次に、ステップＳ１５において、ステップ
Ｓ１３で記憶された論理値とステップＳ１４でデータ出
力端子に設定された論理値とが矛盾するスキャンフリッ
プフロップが、与えられた集積回路内に存在するか否か
を判断する。論理値が矛盾するスキャンフリップフロッ
プが存在し、且つステップＳ１４でこのスキャンフリッ
プフロップの出力端子に論理値を設定した際に辿った信
号線が経路遅延故障を含んでいなければ、ステップＳ１
６に進み、それ以外の場合は、選択された経路遅延故障
の処理は終了したものとして、ステップＳ１１に戻る。
【００３３】次に、ステップＳ１６において、論理値が
矛盾するスキャンフリップフロップに対し、ステップＳ
１４でこのスキャンフリップフロップの出力端子に論理
値を設定した際に辿った信号線上の、このスキャンフリ
ップフロップの出力データが保持可能である位置にＤラ
ッチを挿入する。また、Ｄラッチのイネーブル入力端子
は、新たに追加する外部入力端子又は、与えられた集積
回路に既に設けられている，スキャンモードと通常モー
ドとを切り換える外部入力端子に接続する。Ｄラッチを
挿入したら、選択された経路遅延故障の処理は終了した
ものとして、ステップＳ１１に戻る。
【００３４】本実施形態に係る検査容易化設計方法につ
いて、簡単な回路を対象にした場合を例にとって、さら
に詳細に説明する。図２は、本実施形態に係る検査容易
化設計方法の対象となる集積回路を示す回路図である。
図２において、１０ａ〜１０ｇはスキャンフリップフロ
ップ、１１はＮＯＲゲート、１２はＡＮＤゲート、１３
はインバータ、１４はＡＮＤゲート、１５はＯＲゲート
である。
【００３５】図２に示す集積回路に対し、まず、ステッ
プＳ１１において、まだ処理されていない経路遅延故障
の中から処理対象の故障を選択する。ここでは、信号経
路２０ａ，２０ｂ及び２０ｃに想定された経路遅延故障
を選択するものとする。また、選択された経路遅延故障
は立ち上がり遅延故障であるものとする。
【００３６】次に、ステップＳ１２において、初期パタ
ーンを生成する。まず、選択された経路遅延故障は立ち
上がり遅延故障であるので、信号経路２０ａ，２０ｂ及
び２０ｃの始点となるスキャンフリップフロップ１０ｄ
のデータ出力端子に論理値“０”を設定する。さらに、
信号経路２０ｂを活性化するためにスキャンフリップフ
ロップ１０ｅに論理値“１”を設定し、信号経路２０ｃ
を活性化するためにスキャンフリップフロップ１０ｆに
論理値“０”を設定する。図３は、ステップＳ１２にお
いて生成された初期パターンを示す図である。
【００３７】次に、ステップＳ１３において、スキャン
フリップフロップ１０ｄのデータ出力端子に設定された
論理値“０”、スキャンフリップフロップ１０ｅのデー
タ出力端子に設定された論理値“１”、及びスキャンフ
リップフロップ１０ｆのデータ出力端子に設定された論
理値“０”を、各スキャンフリップフロップに対して各
々記憶する。
【００３８】次に、ステップＳ１４において、遷移パタ
ーンを生成する。まず、選択された経路遅延故障は立ち
上がり遅延故障であるので、信号経路２０ａ，２０ｂ及
び２０ｃの始点となるスキャンフリップフロップ１０ｄ
のデータ出力端子に論理値“１”を設定する。また、こ
のスキャンフリップフロップ１０ｄの通常モードにおけ
る入力データが論理値“１”になるように、スキャンフ
リップフロップ１０ａ及び１０ｅのデータ出力端子に各
々論理値“０”を設定する。さらに、ステップＳ１２で
生成された初期パターンにおいてスキャンフリップフロ
ップ１０ｅのデータ出力端子に設定された論理値“１”
が、スキャンフリップフロップ１０ｅの通常モードにお
ける入力データとして与えられるように、スキャンフリ
ップフロップ１０ｂ及び１０ｆのデータ出力端子に各々
論理値“１”を設定する。また、ステップＳ１２で生成
された初期パターンにおいてスキャンフリップフロップ
１０ｆのデータ出力端子に設定された論理値“０”が、
スキャンフリップフロップ１０ｆの通常モードにおける
入力データとして与えられるように、スキャンフリップ
フロップ１０ｃのデータ出力端子に論理値“１”を設定
する。
【００３９】図４は、ステップＳ１４で生成された遷移
パターンを示す図である。図４において、○で囲んだ数
字は初期パターンにおいて設定された論理値、○で囲ん
でいない数字は、遷移パターンにおいて設定された論理
値である。
【００４０】次に、ステップＳ１５において、初期パタ
ーンと遷移パターンとで論理値が矛盾するスキャンフリ
ップフロップを探す。図４において、スキャンフリップ
フロップ１０ｅ及び１０ｆの論理値が矛盾しているのが
分かる。また、フリップフロップ１０ｅのデータ出力端
子からＮＯＲゲート１１の入力端子までの信号線、及び
フリップフロップ１０ｆのデータ出力端子からＡＮＤゲ
ート１２の入力端子までの信号線には、経路遅延故障が
想定されていないものとする。
【００４１】次に、ステップＳ１６において、論理値が
矛盾するスキャンフリップフロップ１０ｅ及び１０ｆの
出力信号線にＤラッチを挿入する。図５は、ステップＳ
１６でＤラッチが挿入された結果を示す回路図である。
図５において、スキャンフリップフロップ１０ｅのデー
タ出力端子と、遷移パターンを生成する際に辿った信号
線上にあるＮＯＲゲート１１の入力端子との間に、Ｄラ
ッチ３０ａが挿入されている。また、スキャンフリップ
フロップ１０ｆのデータ出力端子と、遷移パターンを生
成する際に辿った信号線上にあるＡＮＤゲート１２の入
力端子との間に、Ｄラッチ３０ｂが挿入されている。さ
らに、挿入されたＤラッチ３０ａ及び３０ｂのイネーブ
ル入力端子には、新たに追加された外部入力端子３１が
接続されている。
【００４２】以上説明したように、本実施形態に係る検
査容易化設計方法によると、初期パターンと遷移パター
ンとでデータ出力端子における論理値が矛盾するスキャ
ンフリップフロップの出力信号線にＤラッチを挿入する
ことによって、論理値の矛盾を解消する。これにより、
従来では検査系列の生成に失敗していた経路遅延故障に
対しても検査系列を生成することができるようになり、
集積回路の検査容易化が実現される。しかも、論理値が
矛盾する箇所にＤラッチを挿入するだけなので、従来よ
りも少ないハードウェア量で、集積回路の検査容易化を
行うことができる。
【００４３】なお、Ｄラッチの代わりにトライステート
素子を用いてもよい。この場合、配置したトライステー
ト素子のイネーブル入力端子を、集積回路の外部入力端
子に接続すれば良い。
【００４４】（第２の実施形態）本発明の第２の実施形
態もまた、経路遅延故障の検査容易化設計方法に関する
ものである。第１の実施形態と異なるのは、論理値が矛
盾する箇所に挿入するのがＤラッチではなく、フリップ
フロップである点である。
【００４５】図６は、本実施形態に係る検査容易化設計
方法における処理の流れを示すフローチャートである。
ステップＳ２１〜Ｓ２５は、図１に示したステップＳ１
１〜Ｓ１５と同様の処理である。
【００４６】まず、ステップＳ２１において、与えられ
た集積回路に対し、まだ処理されていない経路遅延故障
があるか否かを判断する。処理されていない経路遅延故
障があるときは、対象とする経路遅延故障を１つ選択し
てステップＳ２２に進み、処理されていない経路遅延故
障がないときは処理を終了する。
【００４７】次に、ステップＳ２２において、初期パタ
ーンの生成を行う。具体的には、信号経路の始点である
外部入力端子又はスキャンフリップフロップのデータ出
力端子に、選択された経路遅延故障が立ち上がり遅延故
障であるときは論理値“０”を設定し、選択された経路
遅延故障が立ち下がり遅延故障であるときは論理値
“１”を設定する。さらに、他の外部入力端子又はスキ
ャンフリップフロップのデータ出力端子に、この信号経
路が活性化されるような論理値を設定する。
【００４８】次に、ステップＳ２３において、ステップ
Ｓ２２で生成された初期パターンにおいてデータ出力端
子に論理値が設定された各スキャンフリップフロップ
の、その論理値を記憶する。
【００４９】次に、ステップＳ２４において、遷移パタ
ーンの生成を行う。具体的には、選択された経路遅延故
障が立ち上がり遅延故障であるときは、経路の始点に論
理値“１”を設定し、選択された経路遅延故障が立ち下
がり遅延故障であるときは、経路の始点に論理値“０”
を設定する。また、信号経路の始点がスキャンフリップ
フロップのデータ出力端子であるとき、このスキャンフ
リップフロップの通常モードにおける入力データが設定
した論理値に一致するように、他の外部入力端子又はス
キャンフリップフロップの論理値を設定する。さらに、
ステップＳ２２で生成された初期パターンにおいてデー
タ出力端子に論理値が設定され且つ該データ出力端子が
経路の始点でないスキャンフリップフロップの，通常モ
ードにおけるデータ入力がステップＳ２３で記憶した論
理値に各々一致するように、外部入力端子又はスキャン
フリップフロップの値を決定する。
【００５０】次に、ステップＳ２５において、ステップ
Ｓ２３で記憶された論理値とステップＳ２４でデータ出
力端子に設定された論理値とが矛盾するスキャンフリッ
プフロップが、与えられた集積回路内に存在するか否か
を判断する。論理値が矛盾するスキャンフリップフロッ
プが存在し、且つステップＳ２４でこのスキャンフリッ
プフロップの出力端子に論理値を設定した際に辿った信
号線が経路遅延故障を含んでいなければ、ステップＳ２
６に進み、それ以外の場合は、選択された経路遅延故障
の処理は終了したものとして、ステップＳ２１に戻る。
【００５１】次に、ステップＳ２６において、論理値が
矛盾するスキャンフリップフロップに対し、ステップＳ
２４でこのスキャンフリップフロップの出力端子に論理
値を設定した際に辿った信号線上の、このスキャンフリ
ップフロップの出力データが保持可能である位置に、Ｄ
フリップフロップ又はスキャンフリップフロップを挿入
する。また、挿入したＤフリップフロップ又はスキャン
フリップフロップは、与えられた集積回路内にすでに構
成されているスキャンチェーンに接続する。Ｄフリップ
フロップ又はスキャンフリップフロップを挿入したら、
選択された経路遅延故障の処理は終了したものとして、
ステップＳ２１に戻る。
【００５２】本実施形態に係る検査容易化設計方法につ
いて、図２に示した回路を対象にした場合を例にとっ
て、さらに詳細に説明する。ステップＳ２１〜Ｓ２５に
よって、信号経路２０ａ，２０ｂ及び２０ｃに対する初
期パターン及び遷移パターンが生成され、図４に示すよ
うに、論理値が矛盾するスキャンフリップフロップ１０
ｅ及び１０ｆが決定される。ここまでは、第１の実施形
態と同様である。
【００５３】次に、ステップＳ２６において、論理値が
矛盾するスキャンフリップフロップ１０ｅ及び１０ｆの
出力信号線にスキャンフリップフロップを挿入する。
【００５４】図７は、ステップＳ２６でスキャンフリッ
プフロップが挿入された結果を示す回路図である。図７
において、スキャンフリップフロップ１０ｅのデータ出
力端子と、遷移パターンを生成する際に辿った信号線上
にあるＮＯＲゲート１１の入力端子との間に、スキャン
フリップフロップ４０ａが挿入されている。そして、ス
キャンフリップフロップ４０ａとＮＯＲゲート１１との
間にセレクタ４１ａが挿入されており、セレクタ４１ａ
はスキャンフリップフロップ１０ｅの出力データ及び挿
入されたスキャンフリップフロップ４０ａの出力データ
のいずれか一方を、新たに付加された外部入力ピン４２
から入力される信号に従って選択出力する。また、スキ
ャンフリップフロップ１０ｆのデータ出力端子と、遷移
パターンを生成する際に辿った信号線上にあるＡＮＤゲ
ート１２の入力端子との間に、スキャンフリップフロッ
プ４０ｂが挿入されている。そして、スキャンフリップ
フロップ４０ｂとＡＮＤゲート１２との間にセレクタ４
１ｂが挿入されており、セレクタ４１ｂはスキャンフリ
ップフロップ１０ｆの出力データ及び挿入されたスキャ
ンフリップフロップ４０ｂの出力データのいずれか一方
を、前記外部入力ピン４２から入力される信号に従って
選択出力する。さらに、挿入されたスキャンフリップフ
ロップ４０ａ及び４０ｂは、他のスキャンフリップフロ
ップ１０ａ〜１０ｇによって構成されたスキャンチェー
ンに新たに接続されている。
【００５５】以上説明したように、本実施形態に係る検
査容易化設計方法によると、初期パターンと遷移パター
ンとでデータ出力端子における論理値が矛盾するスキャ
ンフリップフロップの出力信号線にＤフリップフロップ
又はスキャンフリップフロップを挿入することによっ
て、論理値の矛盾を解消する。これにより、従来では検
査系列の生成に失敗していた経路遅延故障に対しても検
査系列を生成することができるようになり、集積回路の
検査容易化が実現される。しかも、論理値が矛盾する箇
所にＤフリップフロップ又はスキャンフリップフロップ
を挿入するだけなので、従来よりも少ないハードウェア
量で、集積回路の検査容易化を行うことができる。
【００５６】また、本実施形態に係る検査容易化設計方
法によって設計変更された回路は、従来の検査系列生成
方法によって検査系列の生成を行うことができる。
【００５７】（第３の実施形態）本発明の第３の実施形
態は、第１の実施形態に係る検査容易化設計方法によっ
て経路遅延故障の検査容易化が行われた集積回路を対象
にした、検査系列生成方法を示すものである。
【００５８】図８は、本実施形態に係る検査系列生成方
法における処理の流れを示すフローチャートである。
【００５９】まず、ステップＳ３１において、与えられ
た集積回路を基にして検査系列生成用の回路モデルを生
成する。具体的には、第１の実施形態に係る検査容易化
設計方法によって配置されたＤラッチを、２つのデータ
入力端子のうち一方はＤラッチのデータ入力端子が接続
されていたスキャンフリップフロップに接続され、他方
は架空の外部入力端子に接続された、２入力のセレクタ
に変換する。また、各セレクタの選択信号入力端子は、
架空の選択信号用外部入力端子に接続されているものと
する。
【００６０】次に、ステップＳ３２において、与えられ
た集積回路に対し、まだ処理されていない経路遅延故障
があるか否かを判断する。処理されていない経路遅延故
障があるときは、対象とする経路遅延故障を１つ選択し
てステップＳ３３に進み、処理されていない経路遅延故
障がないときは、処理を終了する。
【００６１】ステップＳ３３において、ステップＳ３１
で生成された回路モデルに対して初期パターンを生成す
る。具体的には、選択された経路遅延故障が立ち上がり
遅延故障であるときは、この経路遅延故障が想定された
信号経路の始点に論理値“０”を設定し、立ち下がり遅
延故障であるときは、信号経路の始点に論理値“１”を
設定する。また、他の外部入力端子及びスキャンフリッ
プフロップのデータ出力端子に、この信号経路を活性化
するような論理値を設定する。
【００６２】次に、ステップＳ３４において、ステップ
Ｓ３１で生成された回路モデルに対して遷移パターンを
生成する。具体的には、選択された経路遅延故障が立ち
上がり遅延故障であるときは信号経路の始点に論理値
“１”を設定し、処理対象の経路遅延故障が立ち下がり
遅延故障であるときは論理値“０”を設定する。また、
信号経路の始点がスキャンフリップフロップのデータ出
力端子であるとき、このスキャンフリップフロップの通
常モードにおける入力データが、設定した論理値に一致
するように、他の外部入力端子又はスキャンフリップフ
ロップの論理値を設定する。さらに、ステップＳ３３で
生成された初期パターンにおいてデータ出力端子に論理
値が設定され且つ該データ出力端子が経路の始点でない
スキャンフリップフロップの，通常モードにおけるデー
タ入力が初期パターンにおいて設定された論理値に各々
一致するように、外部入力端子又はスキャンフリップフ
ロップのデータ出力端子における論理値を設定する。
【００６３】次に、ステップＳ３５において、与えられ
た集積回路に対し、ステップＳ３１で変換されたセレク
タの２つのデータ入力端子のうち架空の外部入力端子に
接続されたデータ入力端子の論理値を、セレクタのデー
タ出力端子が接続されたスキャンフリップフロップに設
定するようなスキャンインパターンを生成する。また、
このスキャンインパターンにおいて、検査容易化設計に
よって挿入されたＤラッチがデータスルーモードになる
ように、Ｄラッチのイネーブル入力端子に接続された外
部入力端子の論理値を設定する。
【００６４】次に、ステップＳ３６において、ステップ
Ｓ３３で生成された初期パターン及びステップＳ３４で
生成された遷移パターンにおいて設定された論理値を、
各スキャンフリップフロップのデータ出力端子に設定す
るようなスキャンインパターンを生成する。また、この
スキャンインパターンにおいて、検査容易化設計によっ
て挿入されたＤラッチをデータ保持モードにするため
に、Ｄラッチのイネーブル入力端子に接続された外部入
力端子の論理値を設定する。
【００６５】次に、ステップＳ３７において、スキャン
モードと通常モードとを切り換える外部入力端子の論理
値を集積回路が通常モードになるように設定し、クロッ
クパルスを１つ発生させる検査パターン（通常パター
ン）を生成する。
【００６６】本実施形態に係る検査系列生成方法につい
て、図５に示す回路を対象にする場合を例にとって、さ
らに詳細に説明する。第１の実施形態で説明したよう
に、図５に示す回路は、検査容易化設計によって、Ｄラ
ッチ３０ａ及び３０ｂが挿入されている。
【００６７】まず、ステップＳ３１において、図５に示
す回路を基にして検査系列生成用の回路モデルを生成す
る。図９は、図５に示す回路を基にして生成された回路
モデルを示す回路図である。図９において、Ｄラッチ３
０ａはセレクタ５０ａに変換され、Ｄラッチ３０ｂはセ
レクタ５０ｂに変換されている。セレクタ５０ａのデー
タ入力端子のうち、一方は架空の外部入力端子５１ａに
接続され、他方はスキャンフリップフロップ１０ｅのデ
ータ出力端子に接続されている。また、セレクタ５０ｂ
のデータ入力端子のうち、一方は架空の外部入力端子５
１ｂに接続され、他方はスキャンフリップフロップ１０
ｆに接続されている。さらに、セレクタ５０ａ及び５０
ｂの選択信号入力端子は、共に架空の選択信号外部入力
端子５２に接続されている。
【００６８】次に、ステップＳ３２において、まだ処理
されていない経路遅延故障のうち、信号経路２０ａ，２
０ｂ及び２０ｃにおける立ち上がり遅延故障を選択す
る。
【００６９】次に、ステップＳ３３において、図９に示
す回路モデルに対し、初期パターンを生成する。まず、
経路遅延故障が想定された信号経路の始点となるスキャ
ンフリップフロップ１０ｄのデータ出力端子に論理値
“０”を設定し、さらに、経路２０ｂ及び２０ｃを活性
化するために、スキャンフリップフロップ１０ｅのデー
タ出力端子に論理値“１”を設定し、スキャンフリップ
フロップ１０ｆに論理値“０”を設定する。
【００７０】次に、ステップＳ３４において、図９に示
す回路モデルを対し、遷移パターンを生成する。まず、
信号経路の始点となるスキャンフリップフロップ１０ｄ
のデータ出力端子に論理値“１”を設定する。また、ス
キャンフリップフロップ１０ｄの通常モードにおける入
力データとして論理値“１”を与えるため、スキャンフ
リップフロップ１０ａのデータ出力端子及びセレクタ５
０ａのデータ出力端子に、各々論理値“０”を設定す
る。このとき、セレクタ５０ａは、架空の外部入力端子
５１ａから入力されたデータを常に選択するよう，架空
の選択信号外部入力端子５２から入力される選択信号に
よって指示されているものとし、架空の外部入力端子５
１ａにも論理値“０”を設定する。
【００７１】また、スキャンフリップフロップ１０ｅの
通常モードにおける入力データとして、初期パターンに
おいてデータ出力端子に設定された論理値“１”を与え
るため、スキャンフリップフロップ１０ｂのデータ出力
端子及びセレクタ５０ｂのデータ出力端子に、各々論理
値“１”を設定する。このとき、セレクタ５０ｂは、架
空の外部入力端子５１ｂから入力されたデータを常に選
択するよう，架空の選択信号外部入力端子５２から入力
される選択信号によって指示されているものとし、架空
の外部入力端子５１ｂにも論理値“１”を設定する。
【００７２】さらに、スキャンフリップフロップ１０ｆ
の通常モードにおける入力データとして、初期パターン
においてデータ出力端子に設定された論理値“０”を与
えるため、スキャンフリップフロップ１０ｃのデータ出
力端子に、論理値“１”を設定する。
【００７３】次に、ステップＳ３５において、図５に示
す実際の回路に対して、架空の外部入力端子５１ａに設
定された論理値“０”をスキャンフリップフロップ１０
ｅのデータ出力端子に設定し、架空の外部入力端子５１
ｂに設定された論理値“１”をスキャンフリップフロッ
プ１０ｆのデータ出力端子に設定するようなスキャンイ
ンパターンを生成する。また、このスキャンインパター
ンにおいて、外部入力端子３１の論理値を、Ｄラッチ３
０ａ及び３０ｂがデータスルーモードになる値にする。
【００７４】次に、ステップＳ３６において、図５に示
す実際の回路に対して、スキャンフリップフロップ１０
ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ及び１０ｆに初期
パターン及び遷移パターンにおいてそれぞれ設定された
論理値が、実際に各スキャンフリップフロップに与えら
れるようなスキャンインパターンを生成する。また、こ
のスキャンインパターンにおいて、外部入力端子３１の
論理値を、Ｄラッチ３０ａ及び３０ｂがデータ保持モー
ドになる値にする。
【００７５】次に、ステップＳ３７において、各スキャ
ンフリップフロップが通常のシフト動作を行うような１
クロック分の通常パターンを生成する。このとき、モー
ド切り換え用の外部入力端子の論理値を、各スキャンフ
リップフロップが通常モードになる値にする。各経路遅
延故障に対し、ステップＳ３３〜Ｓ３７を繰り返し実行
することによって、全ての経路遅延故障に対する検査系
列を生成する。
【００７６】以上説明したように、本実施形態に係る検
査系列生成方法によると、Ｄラッチを配置することによ
って検査容易化が行われた集積回路に対して、検査系列
を容易に生成することができる。
【００７７】なお、トライステート素子を配置すること
によって検査容易化が行われた回路に対しても、同様
に、検査系列を容易に生成することができる。
【００７８】
【発明の効果】以上説明したように、本発明に係る検査
容易化設計方法によると、わずかなハードウェアの追加
によって、集積回路における経路遅延故障の有無の検査
を容易にすることができる。
【００７９】また、本発明に係る検査系列生成方法によ
ると、本発明に係る検査容易化設計方法によって検査容
易化された集積回路に対し、検査系列を容易に生成する
ことができる。したがって、本発明によって、面積オー
バーヘッドの大幅な増加を招くこと無く、集積回路にお
ける経路遅延故障の検出率を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る，経路遅延故障
の検査容易化設計方法の処理の流れを示すフローチャー
トである。
【図２】本実施形態に係る検査容易化設計方法を説明す
るために用いる、検査容易化設計対象の集積回路の回路
図である。
【図３】図２に示す回路に対する初期パターンの生成を
示す回路図である。
【図４】図２に示す回路に対する遷移パターンの生成を
示す回路図である。
【図５】図２に示す回路に対するＤラッチの挿入を説明
するための回路図である。
【図６】本発明の第２の実施形態に係る，経路遅延故障
の検査容易化設計方法の処理の流れを示すフローチャー
トである。
【図７】図２に示す回路に対するＤフリップフロップ又
はスキャンフリップフロップの挿入を説明するための回
路図である。
【図８】本発明の第３の実施形態に係る，経路遅延故障
検出のための検査系列生成方法の処理の流れを示すフロ
ーチャートである。
【図９】本発明の第３の実施形態に係る検査系列生成方
法において生成される回路モデルを示す回路図である。
【符号の説明】
１０ａ〜１０ｇ スキャンフリップフロップ ２０ａ〜２０ｃ 信号経路 ３０ａ，３０ｂ Ｄラッチ ３１ 外部入力端子 ４０ａ，４０ｂ スキャンフリップフロップ ４１ａ，４１ｂ セレクタ ５０ａ，５０ｂ セレクタ ５１ａ，５１ｂ 架空の外部入力端子 ５２ 架空の選択信号外部入力端子
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/60 ６７０ Ｇ１１Ｃ 11/34 ３４１Ｄ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 与えられた集積回路に対し、経路遅延故
    障の検査が容易になるよう設計変更を行う経路遅延故障
    の検査容易化設計方法であって、 検査のために生成された初期パターン及び遷移パターン
    において共に論理値が設定され且つ設定された論理値が
    初期パターンと遷移パターンとで矛盾するスキャンフリ
    ップフロップが集積回路内に存在するとき、入力された
    データを外部からの指示に従って一旦保持する機能を有
    する値保持素子を、前記集積回路内の当該スキャンフリ
    ップフロップの出力データが保持可能である位置に配置
    するよう設計変更することを特徴とする経路遅延故障の
    検査容易化設計方法。
  2. 【請求項２】 フルスキャン設計された集積回路に対
    し、外部入力端子又はスキャンフリップフロップのデー
    タ出力端子を始点とすると共に外部出力端子又はスキャ
    ンフリップフロップの通常モードにおけるデータ入力端
    子を終点とし，始点から終点まで組み合わせ回路のみに
    よって構成された任意の信号経路における、始点から出
    力された信号が終点に到達するまでにクロック周期以上
    の時間を要する経路遅延故障の有無を、容易に検査でき
    るよう設計変更を行う経路遅延故障の検査容易化設計方
    法であって、 信号経路の始点から出力された信号が立ち上がり信号で
    ある経路遅延故障を立ち上がり遅延故障とし、信号経路
    の始点から出力された信号が立ち下がり信号である経路
    遅延故障を立ち下がり遅延故障とすると、 検査対象の経路遅延故障が立ち上がり遅延故障であると
    きは、経路遅延故障が想定された信号経路の始点に論理
    値“０”を設定する一方、立ち下がり遅延故障であると
    きは前記信号経路の始点に論理値“１”を設定し、さら
    に、前記信号経路が活性化されるように、前記信号経路
    の始点以外の外部入力端子又はスキャンフリップフロッ
    プのデータ出力端子に論理値を設定することによって、
    初期パターンを生成する第１の処理と、 前記第１の処理によって生成された初期パターンにおい
    てデータ出力端子に論理値が設定された各スキャンフリ
    ップフロップの、当該論理値を各々記憶する第２の処理
    と、 前記検査対象の経路遅延故障が立ち上がり遅延故障であ
    るときは、前記信号経路の始点に論理値“１”を設定す
    る一方、立ち下がり遅延故障であるときは前記信号経路
    の始点に論理値“０”を設定し、前記信号経路の始点が
    スキャンフリップフロップのデータ出力端子であるとき
    は、該スキャンフリップフロップの通常モードにおける
    入力データが設定された論理値に一致するように外部入
    力端子又はスキャンフリップフロップのデータ出力端子
    に論理値を設定し、さらに、前記初期パターンにおいて
    データ出力端子に論理値が設定された前記信号経路の始
    点以外のスキャンフリップフロップの通常モードにおけ
    る入力データが前記第２の処理によって記憶された論理
    値に各々一致するように、外部入力端子又はスキャンフ
    リップフロップのデータ出力端子に論理値を設定するこ
    とによって、遷移パターンを生成する第３の処理と、 前記初期パターン及び遷移パターンにおいて共に論理値
    が設定され且つ設定された論理値が初期パターンと遷移
    パターンとで矛盾するデータ出力端子を有するスキャン
    フリップフロップが集積回路内に存在するか否かを判断
    し、存在するときは、入力されたデータを外部からの指
    示によって一旦保持する機能を有する値保持素子を、前
    記集積回路内の当該スキャンフリップフロップの出力デ
    ータが保持可能である位置に配置する第４の処理とを備
    えていることを特徴とする経路遅延故障の検査容易化設
    計方法。
  3. 【請求項３】 請求項２に記載の経路遅延故障の検査容
    易化設計方法において、 前記第４の処理は、前記値保持素子としてＤラッチを前
    記集積回路内に配置し、配置したＤラッチのイネーブル
    入力端子を前記集積回路の外部入力端子に接続する処理
    を備えていることを特徴とする経路遅延故障の検査容易
    化設計方法。
  4. 【請求項４】 請求項２に記載の経路遅延故障の検査容
    易化設計方法において、 前記第４の処理は、前記値保持素子としてトライステー
    ト素子を前記集積回路内に配置し、配置したトライステ
    ート素子のイネーブル入力端子を前記集積回路の外部入
    力端子に接続する処理を備えていることを特徴とする経
    路遅延故障の検査容易化設計方法。
  5. 【請求項５】 請求項２に記載の経路遅延故障の検査容
    易化設計方法において、 前記第４の処理は、前記値保持素子としてスキャンフリ
    ップフロップ又はＤフリップフロップを前記集積回路内
    に配置し、配置したスキャンフリップフロップ又はＤフ
    リップフロップを前記集積回路内にすでに構成されてい
    るスキャンチェーンに接続する処理を備えていることを
    特徴とする経路遅延故障の検査容易化設計方法。
  6. 【請求項６】 請求項５に記載の経路遅延故障の検査容
    易化設計方法において、 前記第４の処理は、前記初期パターン及び遷移パターン
    において共に論理値が設定され且つ設定された論理値が
    初期パターンと遷移パターンとで矛盾するデータ出力端
    子を有するスキャンフリップフロップの出力データ及び
    前記スキャンフリップフロップの出力データが保持可能
    である位置に前記値保持素子として配置されたスキャン
    フリップフロップ又はＤフリップフロップの出力データ
    のいずれか一方を、選択出力するセレクタを前記集積回
    路内に配置する処理を備えていることを特徴とする経路
    遅延故障の検査容易化設計方法。
  7. 【請求項７】 請求項３に記載の経路遅延故障の検査容
    易化設計方法による検査容易化設計が行われた集積回路
    に対し、任意の信号経路における経路遅延故障の有無を
    検出するための検査系列を生成する経路遅延故障の検査
    系列生成方法であって、 信号経路の始点から出力された信号が立ち上がり信号で
    ある経路遅延故障を立ち上がり遅延故障とし、信号経路
    の始点から出力された信号が立ち下がり信号である経路
    遅延故障を立ち下がり遅延故障とすると、 検査容易化設計によって配置されたＤラッチを、２つの
    データ入力端子のうちの一方が前記Ｄラッチのデータ入
    力端子が接続されていたスキャンフリップフロップの出
    力端子に接続され、他方が架空の外部入力端子に接続さ
    れたセレクタに変換し、さらに、各セレクタの選択信号
    入力端子を架空の選択信号外部入力端子に接続すること
    によって、検査系列生成用の回路モデルを生成する第１
    の処理と、 前記第１の処理によって生成された回路モデルに対し、
    検査系列生成対象の経路遅延故障が立ち上がり遅延故障
    であるときは該経路遅延故障が想定された信号経路の始
    点に論理値“０”を設定する一方、立ち下がり遅延故障
    であるときは前記信号経路の始点に論理値“１”を設定
    し、さらに、前記信号経路が活性化されるように、前記
    信号経路の始点以外の外部入力端子又はスキャンフリッ
    プフロップの出力端子に論理値を設定することによっ
    て、初期パターンを生成する第２の処理と、 前記第１の処理によって生成された回路モデルに対し、
    前記検査系列生成対象の経路遅延故障が立ち上がり遅延
    故障であるときは、前記信号経路の始点に論理値“１”
    を設定する一方、立ち下がり遅延故障であるときは前記
    信号経路の始点に論理値“０”を設定し、前記信号経路
    の始点がスキャンフリップフロップのデータ出力端子で
    あるときは、該スキャンフリップフロップの通常モード
    における入力データが設定された論理値に一致するよう
    に外部入力端子又はスキャンフリップフロップのデータ
    出力端子に論理値を設定し、さらに、前記初期パターン
    においてデータ出力端子に論理値が設定された前記信号
    経路の始点以外のスキャンフリップフロップの通常モー
    ドにおける入力データが前記初期パターンにおいて設定
    された論理値に各々一致するように、外部入力端子又は
    スキャンフリップフロップのデータ出力端子に論理値を
    設定することによって、遷移パターンを生成する第３の
    処理と、 前記集積回路に対し、前記回路モデルにおける各セレク
    タのデータ入力端子が接続された架空の外部入力端子に
    おける論理値を、各セレクタのもう一方のデータ入力端
    子が接続されたスキャンフリップフロップのデータ出力
    端子に設定し、さらに、前記検査容易化設計によって配
    置されたＤラッチのイネーブル入力端子が接続された外
    部入力端子における論理値を、前記Ｄラッチがデータス
    ルーモードになるように設定するスキャンインパターン
    を生成する第４の処理と、 前記集積回路に対し、前記初期パターン及び遷移パター
    ンにおいて設定された論理値を各スキャンフリップフロ
    ップのデータ出力端子に各々設定し、さらに、前記Ｄラ
    ッチのイネーブル入力端子が接続された外部入力端子の
    論理値を、前記Ｄラッチがデータ保持モードになるよう
    に設定するスキャンインパターンを生成する第５の処理
    とを備えていることを特徴とする経路遅延故障の検査系
    列生成方法。
  8. 【請求項８】 請求項４に記載の経路遅延故障の検査容
    易化設計方法による検査容易化設計が行われた集積回路
    に対し、任意の信号経路における経路遅延故障の有無を
    検出するための検査系列を生成する経路遅延故障の検査
    系列生成方法であって、 信号経路の始点から出力された信号が立ち上がり信号で
    ある経路遅延故障を立ち上がり遅延故障とし、信号経路
    の始点から出力された信号が立ち下がり信号である経路
    遅延故障を立ち下がり遅延故障とすると、 検査容易化設計によって配置されたトライステート素子
    を、２つのデータ入力端子のうちの一方が前記トライス
    テート素子のデータ入力端子が接続されていたスキャン
    フリップフロップの出力端子に接続され、他方が架空の
    外部入力端子に接続されたセレクタに変換し、さらに、
    各セレクタの選択信号入力端子を架空の選択信号外部入
    力端子に接続することによって、検査系列生成用の回路
    モデルを生成する第１の処理と、 前記第１の処理によって生成された回路モデルに対し、
    検査系列生成対象の経路遅延故障が立ち上がり遅延故障
    であるときは、前記信号経路の始点に論理値“０”を設
    定する一方、立ち下がり遅延故障であるときは前記信号
    経路の始点に論理値“１”を設定し、さらに、前記信号
    経路が活性化されるように、前記信号経路以外の外部入
    力端子又はスキャンフリップフロップの出力端子に論理
    値を設定することによって、初期パターンを生成する第
    ２の処理と、 前記第１の処理によって生成された回路モデルに対し、
    前記検査系列生成対象の経路遅延故障が立ち上がり遅延
    故障であるときは、前記信号経路の始点に論理値“１”
    を設定する一方、立ち下がり遅延故障であるときは前記
    信号経路の始点に論理値“０”を設定し、前記信号経路
    の始点がスキャンフリップフロップのデータ出力端子で
    あるときは、該スキャンフリップフロップの通常モード
    における入力データが設定された論理値に一致するよう
    に外部入力端子又はスキャンフリップフロップのデータ
    出力端子に論理値を設定し、さらに、前記初期パターン
    においてデータ出力端子に論理値が設定された前記信号
    経路の始点以外のスキャンフリップフロップの通常モー
    ドにおける入力データが前記初期パターンにおいて設定
    された論理値に各々一致するように、外部入力端子又は
    スキャンフリップフロップのデータ出力端子に論理値を
    設定することによって、遷移パターンを生成する第３の
    処理と、 前記集積回路に対し、前記回路モデルにおける各セレク
    タのデータ入力端子が接続された架空の外部入力端子に
    おける論理値を、各セレクタのもう一方のデータ入力端
    子が接続されたスキャンフリップフロップのデータ出力
    端子に設定し、さらに、前記検査容易化設計によって配
    置されたトライステート素子のイネーブル入力端子が接
    続された外部入力端子における論理値を、前記トライス
    テート素子がデータスルーモードになるように設定する
    スキャンインパターンを生成する第４の処理と、 前記集積回路に対し、前記初期パターン及び遷移パター
    ンにおいて設定された論理値を各スキャンフリップフロ
    ップのデータ出力端子に各々設定し、さらに、前記トラ
    イステート素子のイネーブル入力端子が接続された外部
    入力端子の論理値を、前記トライステート素子がデータ
    保持モードになるように設定するスキャンインパターン
    を生成する第５の処理とを備えていることを特徴とする
    経路遅延故障の検査系列生成方法。
  9. 【請求項９】 経路遅延故障の有無の検査のために生成
    された初期パターン及び遷移パターンにおいて共に論理
    値が設定され且つ設定された論理値が初期パターンと遷
    移パターンとで矛盾するスキャンフリップフロップを有
    し、経路遅延故障の有無の検査が容易になるよう設計変
    更された集積回路であって、 入力されたデータを外部からの指示に従って一旦保持す
    る機能を有する値保持素子を、前記スキャンフリップフ
    ロップの出力データが保持可能である位置に配置したこ
    とを特徴とする集積回路。
  10. 【請求項１０】 配置された値保持素子は、イネーブル
    入力端子が外部入力端子に接続されたＤラッチであるこ
    とを特徴とする請求項９に記載の集積回路。
  11. 【請求項１１】 配置された値保持素子は、イネーブル
    入力端子が外部入力端子に接続されたトライステート素
    子であることを特徴とする請求項９に記載の集積回路。
  12. 【請求項１２】 配置された値保持素子は、設計変更前
    にすでに構成されていたスキャンチェーンに接続された
    スキャンフリップフロップ又はＤフリップフロップであ
    ることを特徴とする請求項９に記載の集積回路。
  13. 【請求項１３】 前記スキャンフリップフロップの出力
    データ及び前記値保持素子として配置されたスキャンフ
    リップフロップ又はＤフリップフロップの出力データの
    いずれか一方を選択出力するセレクタを配置したことを
    特徴とする請求項１２に記載の集積回路。
JP8223593A 1996-02-02 1996-08-26 経路遅延故障の検査容易化設計方法及び検査系列生成方法 Pending JPH09269959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8223593A JPH09269959A (ja) 1996-02-02 1996-08-26 経路遅延故障の検査容易化設計方法及び検査系列生成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-17489 1996-02-02
JP1748996 1996-02-02
JP8223593A JPH09269959A (ja) 1996-02-02 1996-08-26 経路遅延故障の検査容易化設計方法及び検査系列生成方法

Publications (1)

Publication Number Publication Date
JPH09269959A true JPH09269959A (ja) 1997-10-14

Family

ID=26354016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8223593A Pending JPH09269959A (ja) 1996-02-02 1996-08-26 経路遅延故障の検査容易化設計方法及び検査系列生成方法

Country Status (1)

Country Link
JP (1) JPH09269959A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065364A1 (fr) * 1999-04-23 2000-11-02 Hitachi, Ltd. Ci a semi-conducteur et son procede d'elaboration
JP2001255356A (ja) * 2000-03-08 2001-09-21 Matsushita Electric Ind Co Ltd 半導体集積回路のテストパターン生成方法及びテスト方法
US6427218B2 (en) 1999-11-29 2002-07-30 Matsushita Electric Industrial Co., Ltd. Method of generating test pattern for semiconductor integrated circuit and method of testing the same
US7159143B2 (en) 2003-01-30 2007-01-02 Matsushita Electric Industrial Co., Ltd. Method for evaluating delay test quality
KR100817236B1 (ko) * 2006-05-08 2008-03-27 엠텍비젼 주식회사 Ｊｔａｇ 컨트롤러를 이용한 지연 결함 테스트 장치 및지연 결함 테스트 방법
JP4488595B2 (ja) * 2000-06-08 2010-06-23 株式会社アドバンテスト テストパターン生成方法
JP2011069706A (ja) * 2009-09-25 2011-04-07 Fujitsu Ltd ディレイテスト装置、ディレイテスト方法及びディレイテストプログラム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065364A1 (fr) * 1999-04-23 2000-11-02 Hitachi, Ltd. Ci a semi-conducteur et son procede d'elaboration
US6484294B1 (en) * 1999-04-23 2002-11-19 Hitachi, Ltd. Semiconductor integrated circuit and method of designing the same
US6427218B2 (en) 1999-11-29 2002-07-30 Matsushita Electric Industrial Co., Ltd. Method of generating test pattern for semiconductor integrated circuit and method of testing the same
JP2001255356A (ja) * 2000-03-08 2001-09-21 Matsushita Electric Ind Co Ltd 半導体集積回路のテストパターン生成方法及びテスト方法
US6799292B2 (en) 2000-03-08 2004-09-28 Matsushita Electric Industrial Co., Ltd. Method for generating test pattern for semiconductor integrated circuit and method for testing semiconductor integrated circuit
JP4488595B2 (ja) * 2000-06-08 2010-06-23 株式会社アドバンテスト テストパターン生成方法
US7159143B2 (en) 2003-01-30 2007-01-02 Matsushita Electric Industrial Co., Ltd. Method for evaluating delay test quality
KR100817236B1 (ko) * 2006-05-08 2008-03-27 엠텍비젼 주식회사 Ｊｔａｇ 컨트롤러를 이용한 지연 결함 테스트 장치 및지연 결함 테스트 방법
JP2011069706A (ja) * 2009-09-25 2011-04-07 Fujitsu Ltd ディレイテスト装置、ディレイテスト方法及びディレイテストプログラム

Similar Documents

Publication Publication Date Title
US5349587A (en) Multiple clock rate test apparatus for testing digital systems
US6611934B2 (en) Boundary scan test cell circuit
EP0358376B1 (en) Integrated test circuit
JP2522140B2 (ja) 論理回路
CN115856590B (zh) 测试电路、零周期同沿采样电路、测试方法及电子设备
JPH0627776B2 (ja) 半導体集積回路装置
CN114280454A (zh) 芯片测试方法、装置、芯片测试机及存储介质
US5748646A (en) Design-for-testability method for path delay faults and test pattern generation method for path delay faults
KR910000608B1 (ko) 반도체 집적회로장치
US6073261A (en) Circuit for evaluating signal timing
JP3785388B2 (ja) 故障検出方法
US7461307B2 (en) System and method for improving transition delay fault coverage in delay fault tests through use of an enhanced scan flip-flop
JPH09269959A (ja) 経路遅延故障の検査容易化設計方法及び検査系列生成方法
US7213184B2 (en) Testing of modules operating with different characteristics of control signals using scan based techniques
US6427218B2 (en) Method of generating test pattern for semiconductor integrated circuit and method of testing the same
US6381720B1 (en) Test circuit and method for system logic
US5793777A (en) System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle
EP0358371A2 (en) Enhanced test circuit
JP4644966B2 (ja) 半導体試験方法
KR100781276B1 (ko) 테스트 회로 변환 방법
JP2509685B2 (ja) 論理回路装置
JPH06194416A (ja) 順序回路を含む論理回路の診断システムおよび診断方法
JPH07174821A (ja) バウンダリスキャンセルおよびテスト回路の検証方法
JPH10307169A (ja) スキャン回路
Bon Testing Boundary-Scan Test

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040629