DE2902375C2 - Logikbaustein für integrierte Digitalschaltungen - Google Patents

Description

F i g. 2 an einem Beispiel, wie die Grundzellen zu einem erfindungsgemäßen Logikbaustein zusammengesetzt werden können, dessen Betriebsarten in den

F i g. 3a, 3b und 3c durch Hervorhebung der jeweils durchgeschalteten Datenwege verdeutlicht sind und

F i g. 4 im Blockschaltbild ein Beispiel für den Einbau und die Benutzung erfradungsgemäßer Logikbausteine in integrierten Schaltungen.

In den Figuren ist ein Logikbaustein für prüffreundliche integrierte Digitalschaltungen dargestellt, welcher im wesentlichen aus aneinandergeschalteten Grundzellen zweier verschiedener Typen besteht Die in der Fig. la dargestellte Grundzelle vom Typ 1 besteht aus einem als Schieberegisterzelle verwendbaren Flip-Flop FF, z. B. einem Master-.Slave-Flip-Flop, an dessen Eingang D der Ausgang eines Exklusiv-Oder-Gatters £ geschaltet ist Ein Eingang des Exklusiv-Oder-Gatters £ist mit dem Ausgang eines Und-Gatters U verbunden, in dem die Daten D_n mit dem Steuersignal ßo verknüpft werden. Der andere Eingang des Exklusiv-Oder-Gatters E ist mit dem Ausgang eines NOR-Gatters N verbunden, in dem die Daten "Q⁷, mit dem zweiten Steuersignal B\ verknüpft werden. Die Taktversorgung von Flip-Flop FF erfolgt über den mit CL bezeichneten Eingang. Die zueinander inversen Ausgänge Q und Q sind so aus dem Fiip-Flop FF herauszuführen, daß im weiter unten beschriebenen Normalbetrieb der Logikbaustein zu einem Puffer oder Trennschalter des für die jeweilige Anwendung gewünschten Typs wird, indem z. B. bei einer Verwendung von Master-Slave-Flip-Flops die beiden Ausgänge des Master-Flip-Flop für Q und Q benuUt werden. Der Ausgang TJ_S wird im Schieberegisterbetrieb benötigt; demzufolge kann für JJ, z. B. der inverse Ausgang des Slave-Flip-Flops benutzt werden. Die in F i g. 1 b dargestellte Grundzelle vom Typ 2 unterscheidet sich von der vom Typ 1 lediglich dadurch, daß zwischen das Und-Gatter U und das Exklusiv-Oder-Gatter £ein weiteres Und-Gatter W geschaltet ist, in dem der Ausgang ies Und-Gatters U mit dem Steuersignal B\ verknüpft wird. Ein erfindungsgemäßer Logikbaustein setzt sich aus m Grundzellen vom Typ 1 und M — m Grundzellen vom Typ 2 zusammen, wobei m < M. F i g. 2 zeigt an einem Beispiel mit M=A und m = 2 die Verschaltung der Grundzellen zu einem erfindungsgemäßen Logikbaustein. Der Multiplexer MUX schaltet je nach Wert des Steuersignals S₀ entweder den Eingang Sin oder den Ausgang des Exklusiv-Oder-Gatters R durch. Das Ausgangssignal Soi/r wird durch den Inverter / aus dem Ausgang 7% der in der F i g. 2 am weitesten links stehenden Grundzelle gebildet

Erfm.dungsgemäß kai<n der beschriebene Logikbaustein verschiedene Aufgaben zur aktiven und passiven Unterstützung der Funktionsprüfung integrierter Digitalschaltungen übernehmen. Die Betriebsart des Logikbausteins wird über die beiden Steuereingänge Bo und B, gewählt. Zur Veranschaulichung der verschiedenen möglichen Betriebsarten wird in den F i g. 3a, 3b und 3c durch verstärkt gezeichnete Striche dargestellt, welche Datenwege jeweils durch die Gatter durchgeschaltet sind. Dabei wird das in F i g. 2 dargestellte Beispiel benutzt. Im durch B₀ = B\ =» 1 bestimmten Normalbetrieb funktioniert der Logikbaustein, wie man F i g. 3a entnehmen kann, als Puffer oder Trennschalter: Die Dateneingünge A; bis D₃ sind direkt auf die Eingänge der Flip-Flops FFdurchgeschaltet. Wählt man So = ßi = C, kann der Logikbaustt in als Teil eines Scan-Path benutzt werden, wie aus F i g. 3b ersichtlich ist: In dieser Betriebsart funktioniert der Logikbaustein als lineares oder nicht rückgekoppeltes Schieberegister, in das seriell Daten über den Eingang Sin eingelesen und aus dem Daten entweder seriell über den Ausgang oder parallel über die Ausgänge Po bis Pz bzw. invertiert über Po bis Pz ausgelesen werden können. In der durch ßfc = 1 und ßi = 0 bestimmten Betriebsart erzeugt der Logik -baustein eine über die Dateneingänge L\ und Eh steuerbare Datenfolge: Die Registerzellen sind über das Exklusiv-Odcr-Gatter R zu einem rückgekoppelten Schie- beregister zusammengeschaltet, in das über die zu den Grundzellen von Typ 1 führenden Dateneingänge Daten eingespeist werden können. Der Logikbaustein kann in dieser Betriebsart zur Erzeugung von Prüfmustern benutzt werden, oder als Signaturregister (Hewlett Packard Journal Mai 1977, pp. 2—8) mit parallelen Dateneingängen zur Überwachung von Prüfdaten. In der vierten möglichen Betriebsart (B₀ = 0, B\ = 1) liegt an den Eingängen der Registerzellen jeweils eine logische Null, so daß diese Betriebsart zum Rücksetzen der Registerinhalte verwendbar L*. Wie in F i g. 4 dargestellt erhöhen in integrierten Schaltungen eingebaute erfindungsgemäße Logikbausteine LB1, LB 2 die Kontrollierbarkeit und Beobachtbarkeit interner Schaltungsteile: Im Normalbetrieb (B₀ =- B_x = 1) arbeiten LBI als Eingabe-Puffer oder -Trennschalter und LB 2 als Ausgabe-Puffer oder -Trennschalter des Moduls B. In dieser Betriebsart ist der Modul B nur zum Teil direkt von außen über die Eingabestifte ES kontrollierbar und über die Ausgabestifte AS beobachtbar (schraffierte Datenwege). Die übrigen Ein- bzw. Ausgabedaten des Moduls B stammen aus dem internen Modul A bzw. gehen in den internen Modul C Im Prüfbetrieb können die Logikbausteine LBi und LB 2 als rückgekoppelte Schieberegister (B₀ = 1, B_x = 0) betrieben werden. Der Logikbaustein LB1 ist so ausgelegt, daß die in dieser Betriebsart parallel zur Verfugung stehenden, zu Grundzellen vom Typ 1 führenden Daleneingänge über die Eingabestifte ES von außen kontrollierbar sind, während die vom Modul A stammenden Dateneingänge

z>i Grundzellen vom Typ 2 führen und damit abgeschaltet sind. Der Logikbaustein LB 2 soll dagegen im Betrieb als rückgekoppeltes Schieberegister jeweils alle gleichzeitig vom Modul B erzeugten Ausgabedaten parallel aufnehmen können. Am Ende ües Prüfvorgangs

steht dann im Logikbaustein LB 2 ein den gesamten Prüfablauf charakterisierendes Datenwort (Signatur), das z. B. im Scan-Path-Betrieb (Bo = 0, B_x = 0) seriell über Spur ausgelesen werden kann. Die Signatur enthält, wie durch Schraffur dargestellt, Information über alle vom Modul 3 während des Prüfbetriebs erzeugten Ausgabedaten. Insgesamt ist somit der im Normalbetrieb zwischen die Moduln A und B eingebettete Modul B im Prüfbetrieb von außen kontrollierbar und beobachtbar. Der zeitraubende serielle Scan-Path-Betrieb braucht im dargestellten Beispiel nur einmal zum Auslesen eines Wortes, der Signatur, benutzt zu werden.

H.erzu 5 Blatt Zeichnungen

Claims (1)

1. Patenlanspruch:

   Logikbaustein für integrierte Digitalschaltungen, durch dessen Einbau in die integrierte Schaltung deren Prüfung unterstützt wird, bestehend aus einem Puffer oder Trennschalter, dessen Grundzellen durch die Verwendung von zum Schiebregisterbetrieb geeigneten Flip-Flops sowie zusätzlichen Gattern erweitert und untereinander derart verschaltet sind, daß der so entstandene Baustein neben seiner Funktion als Puffer oder Trennschalter auch die Funktion eines linearen oder nicht rückgekoppelten Schieberegisters übernehmen kann, dadurch gekennzeichnet, daß durch die Verwendung von zwei Steuersignalen (B₀, Si) und von Exklusiv-Oder-Gattern (E) an den Eingängen der Registerzellen sowie durch die bei Zusammenschaltung der Grundzellen durch ein zusätzliches Exklusiv-Oder-Gatter ^ftj und einen Multiplexer (MUX) hinzugefügte Rückkopplung auch der Betrieb ais rückgekoppeltes Schieberegister mit parallelen Dateneingängen möglich ist.

   Die Erfindung bezieht sich auf einen Logikbaustein für integrierte Digitalschaltungen gemäß dem Oberbegriff des Anspruchs 1. Durch den Einbau geeigneter Schaltungstene in die integrierte Schaltung selbst wird die Prüfung ihrer logischen Fv; jktion erleichtert und bei sehr komplexen Schalungen erst möglich.

   Zur Gewährleistung ihrer Fs* ktionstüchtigkeil werden integrierte Schaltungen während ihrer Herstellung und Anwendung wiederholt Prüfungen unterzogen. Dazu werden die integrierten Schaltungen durch geeignete Prüfmuster (Folgen von Eingabedaten) zur Ausgabe von Prüfdaten (Folgen von Ausgabedaten) veranlaßt. Durch Vergleich mit Soll-Prüfdaten wird festgestellt, ob die geprüfte Schaltung fehlerfrei ist oder nicht. Bei bisherigen Prüfmethoden für integrierte Schaltungen werden die Prüfmuster von einem Prüfautomaten über die Eingabestifte (pins) des Prüflings diesem zugeführt und die Prüfdaten über die Ausgabestifte durch den Prüfautomaten abgefragt Sowohl die Erzeugung der Prüfmuster als auch die Auswertung der Prüfdaten geschieht in diesem Falle außerhalb dos Prüflings. Die bisher bekannten Vorschläge für eine prüffreundliche Gestaltung integrierter Digitalschaltungen zielen überwiegend auf eine passive Unterstützung der üblichen Prüfmethoden ab. Die Möglichkeit, zu Prüfzwecken auch solche Schaltungsteile direkt ansprechen zu können, die im Normalbetrieb nicht direkt von außen zugänglich sind, bieten integrierte Schaltungen, deren interne Register zu Prüfzwecken in einer Schieberegisterkette zusammengeschaltet werden können (Scan-Path), über die von einem zusätzlichen Eingabepin aus seriell Daten an sonst schwer zugängliche interne Schaltungspunkte, bzw. von dort zu einem weiteren Aiisgnbepin geleitet werden können (IIiHI- Trans. Computers V-22,197 3, pp. 4b-hü). Hei bekannten Prüfverfahren, vergl. beispielsweise »LEXIKON DKK MIKROELEKTRONIK«. IWT Ver lag (imbll München. 1. Anflüge. S. 70^r> .. 712, werden ilic Prüfmuster außerhalb des Prüflings erzeugt und diesen! iiher geeignete Adapter und Kontakte zugeführt. Die Ansteuerung der Kniiiaklc übernimnii eine söge nannte »Piiioleklronik«·. Die mil waeliseniler Sehal tungskomplexität stetig höher werdende Arbeitsgeschwindigkeit und zunehmende Länge der für eine genügende Prüfgenauigkeit nötigen Prüfmuster verlangen von der Pinelektronik die Übermittlung und Verarbeitung sehr großer Datenmengen innerhalb kürzester Zeit Diese Anforderungen können nun von sehr aufwendigen und teuren Konstruktionen unter Einbeziehung hinreichend großer und schneller Steuerrechner erfüllt werden. Die sich daraus ergebenden hohen Investitions- und Betriebskosten für die Prüfautomaten erzwingen die Benutzung sehr effektiver Prüfmuster, deren manuelle oder automatische Erstellung ihrerseits nur durch den Einsatz sehr komplizierter Simulationsprogramme auf Großrechnern möglich ist Insgesamt

   t-j machen bereits heute die Prüfkosten einen erheblichen Anteil der Gesamtherstellungskosten integrierter Digitalschaltungen aus. Dieser Anteil wird mit wachsender Schaltungskomplexität weiter stark zunehmen. Für viele Anwender ist der für eine sorgfältige Prüfung nötige Aufwand bereits heute zu hoch. Bei integrierten Schaltungen kann man zur überwachung interner Datenverläufe eine Scan-Path benutzen, muß dann aber den Nachteil in Kauf nehmen, daß die Daten im Scan-Path nur seriell bewegt werden können, was zu erheblichen Zeitverlusten führt.

   Hier will die Erfindung Abhilfe schaffen. Der Erfindung liegt die Aufgabe zugrunde, einen Logikbaustein für prüffreundliche integrierte Digitalschaltungen zu schaffen, mit dessen Hilfe unter anderem innerhalb der zu prüfenden Schaltung selbst hardwaremäßig Prüfmuster erzeugt und intern anfallende Prüfdaten parallel überwacht werden können, so daß der zur Prüfungsdurchführung nötige externe Aufwand erheblich gesenkt wird. Die Lösung dieser Aufgabe ist im Patentan-

   J5 spruch angegeben.

   Die durch die Erfindung erreichten Vorteile sind im wesentlichen darin zu sehen, daß Teile der bei der Prüfung integrierter Digitalschaltungen mit sehr hoher Geschwindigkeit zu manipulierenden großen Datenmengen innerhalb des Prüflings selbst erzeugt und ausgewertet werden können, so daß während dieses Vorgangs dem Prüfling nur noch wenige zur Steuerung des Prüfablaufs nötige Kontrollsignale übermittelt werden müssen. Durch den Einbau der Logikbausteine zur Prüfmustererzeugung und zur parallelen Prüfdatenüberwachung (Prüflogik) wird es möglich, einzeln einfach prüfbare Schaltungsteile (Moduln) komplexer Schaltungen einzeln zu prüfen, so daß die bisher üblichen hohen Kosten für die Prüfmustererstellung teilweise entfallen, ohne daß man die bei Verwendung eines Scan-Path auftretenden Geschwindigkeitsverluste bei der Prüfungsdurchführung in Kauf nehmen muß. In zumindest gleichem Maße wie die Prüfung einzelner integrierter Schaltungen wird die Prüfung von Logikbaugruppen mit eingebetteten integrierten Schaltungen erleichtert. Insbesondere wird die Wartung zusammengesetzter Systeme dadurch unterstützt, daß innerhalb der Schaltungen eine Prüflogik zur Verfugung steht. Weiterhin ermöglicht die mitintegrierte Prüflogik die Funktionsprü- rung kritischer SchiiltiingMcilc während des Einsatzes in Steuer und Regelungssystemen, von denen eine hohe Zuverlässigkeit gefordert wird.

   Im folgenden wird die Erfindung anhand von Heispie- lon linier I linweis auf die /eiehiuinii näher erläutert Is /eigen die

   I' ig In und I h Logiksi'haltbilder der heiilen in einem erfiniliingsgciniiUeii Logikbaiisiem verwendeten I ypen von (ii iiml/vllen: