DE68927984T2 - Logikschaltung mit einer Prüffunktion - Google Patents

Logikschaltung mit einer Prüffunktion

Info

Publication number
DE68927984T2
DE68927984T2 DE68927984T DE68927984T DE68927984T2 DE 68927984 T2 DE68927984 T2 DE 68927984T2 DE 68927984 T DE68927984 T DE 68927984T DE 68927984 T DE68927984 T DE 68927984T DE 68927984 T2 DE68927984 T2 DE 68927984T2
Authority
DE
Germany
Prior art keywords
logic circuit
test function
test
function
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68927984T
Other languages
English (en)
Other versions
DE68927984D1 (de
Inventor
Akira Kanuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE68927984D1 publication Critical patent/DE68927984D1/de
Publication of DE68927984T2 publication Critical patent/DE68927984T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
DE68927984T 1988-01-29 1989-01-27 Logikschaltung mit einer Prüffunktion Expired - Fee Related DE68927984T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63017436A JP2513762B2 (ja) 1988-01-29 1988-01-29 論理回路

Publications (2)

Publication Number Publication Date
DE68927984D1 DE68927984D1 (de) 1997-05-28
DE68927984T2 true DE68927984T2 (de) 1997-09-18

Family

ID=11943973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68927984T Expired - Fee Related DE68927984T2 (de) 1988-01-29 1989-01-27 Logikschaltung mit einer Prüffunktion

Country Status (4)

Country Link
US (1) US5077740A (de)
EP (1) EP0330841B1 (de)
JP (1) JP2513762B2 (de)
DE (1) DE68927984T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01320544A (ja) * 1988-06-22 1989-12-26 Toshiba Corp テスト容易化回路
DE68923086T2 (de) * 1989-08-25 1996-01-25 Philips Electronics Nv Verfahren zum Testen von hierarchisch organisierten integrierten Schaltungen und integrierte Schaltungen, geeignet für einen solchen Test.
US5206861A (en) * 1990-08-28 1993-04-27 International Business Machines Corporation System timing analysis by self-timing logic and clock paths
JP2643585B2 (ja) * 1990-11-05 1997-08-20 日本電気株式会社 集積回路
US5465257A (en) * 1992-03-03 1995-11-07 Nec Corporation Test signal output circuit in LSI
EP0642083A1 (de) * 1993-09-04 1995-03-08 International Business Machines Corporation Prüfschaltkreis und Verfahren zum Prüfen von Chipverbindungen
JP3052244B2 (ja) * 1993-11-10 2000-06-12 富士通株式会社 移動通信システムにおける移動機の登録方法とｉｃカードの登録方法、及びそれらを実現するための移動機、ｉｃカード、及びｉｃカード挿入型移動機
US5519713A (en) * 1993-12-02 1996-05-21 The University Of Texas System Integrated circuit having clock-line control and method for testing same
EP0834081B1 (de) * 1995-06-07 2004-02-25 Samsung Electronics Co., Ltd. Verfahren und gerät zur prüfung einer megazelle in einem asic unter verwendung von jtag
US5663966A (en) * 1996-07-24 1997-09-02 International Business Machines Corporation System and method for minimizing simultaneous switching during scan-based testing
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
DE19832307C2 (de) * 1998-07-17 2000-09-21 Siemens Ag Integrierte Schaltung mit einer Selbsttesteinrichtung
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
JP2007294816A (ja) 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路
US10436840B2 (en) 2017-10-26 2019-10-08 Nvidia Corp. Broadcast scan network

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2330014A1 (fr) * 1973-05-11 1977-05-27 Ibm France Procede de test de bloc de circuits logiques integres et blocs en faisant application
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
JPS6120894A (ja) * 1984-07-06 1986-01-29 株式会社東芝 原子炉
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
JPS63256877A (ja) * 1987-04-14 1988-10-24 Mitsubishi Electric Corp テスト回路
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
JPH01132979A (ja) * 1987-11-17 1989-05-25 Mitsubishi Electric Corp テスト機能付電子回路

Also Published As

Publication number Publication date
JPH01195379A (ja) 1989-08-07
JP2513762B2 (ja) 1996-07-03
US5077740A (en) 1991-12-31
EP0330841A3 (de) 1991-08-21
DE68927984D1 (de) 1997-05-28
EP0330841A2 (de) 1989-09-06
EP0330841B1 (de) 1997-04-23

Similar Documents

Publication Publication Date Title
DE3583629D1 (de) Integrierte schaltung mit einer schmelzsicherungsschaltung.
DE68909452D1 (de) Integrierte monolithische schaltung mit einem pruefbus.
DE68916089T2 (de) Integrierte Schaltung mit einer programmierbaren Zelle.
DE69023806T2 (de) Integrierte Schaltung mit einem Signalpegelumsetzer.
DE68927984D1 (de) Logikschaltung mit einer Prüffunktion
DE69031067T2 (de) Supraleitende logische Schaltung mit Hystereseverhalten
DE68924196T2 (de) Elektronische Anordnung mit einer Kalenderfunktion.
DE68910267T2 (de) Mit einer Halterung zusammenarbeitende elektronische Anordnung.
DE69010034T2 (de) Halbleiteranordnung mit einer Schutzschaltung.
DE58907795D1 (de) Baugruppe mit einer Leiterplatte.
DE68926518T2 (de) Flipflop-Schaltung
DE68925656D1 (de) Integrierte Schaltung mit einer Verbindungsverdrahtung
DE69020127D1 (de) Josephson-integrierte Schaltung mit einem Widerstandselement.
DE3883504T2 (de) Integrierte Halbleiterschaltung mit einer Gleichstromprüfungsfunktion.
DE69128116D1 (de) Flash-A/D-Wandler mit Prüfschaltung
DE68910705D1 (de) Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung.
DE68918007T2 (de) Ausgangsschaltung mit einer Niederspannungspegel-Verschiebungsschaltung.
DE69018273D1 (de) Integrierte Schaltung mit einer Austestumgebung.
DE3686763D1 (de) Halbleiterspeicheranordnung mit einer ruecksetzsignalgeneratorschaltung.
DE69128513D1 (de) Logische Schaltung mit einer Fehlererfassungsschaltung
NO894839L (no) Anker med tverrforbindelse.
DE68928341T2 (de) Integrierte Schaltungskonfiguration mit schneller örtlicher Zugriffszeit
DE3889714D1 (de) Integrierte Schaltungsanordnung mit einer Kapazität.
DE3685950D1 (de) Halbleiterspeicher mit einer pruefschaltung.
FR2633051B1 (fr) Circuit comparateur a verrouillage

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee