-
Die Erfindung betrifft eine integrierte Schaltung mit einer
programmierbaren Zelle, die mit einem programmierbaren Element mit einer ersten leitenden
Schicht, einer zweiten leitenden Schicht und einer dazwischen angeordneten
dielektrischen Schicht versehen ist, wobei die Zelle programmiert werden kann, indem in der
dielektrischen Schicht ein elektrischer Durchschlag erzeugt wird, woraufhin das
programmierbare Element dauerhaft von einem elektrisch nichtleitenden Zustand in einen
elektrisch leitenden Zustand übergeht.
-
Es ist bekannt, programmierbare Zellen in elektronischen Karten (Smart-
Cards), wie beispielsweise elektronischen Kreditkarten, zu verwenden. Diese Karten
sind im allgemeinen aus Kunststoff hergestellte Karten, in die eine Halbleiteranordnung
mit Speicherkapazität und eventuell ein Mikroprozessor eingebettet sind. Insbesondere
in den vergangenen Jahren haben solche Karten stets mehr Anwendung beispielsweise
im elektronischen Zahlungsverkehr und für Sicherheitszwecke gefunden. In den
Speicher können Codeschlüssel und andere Daten eingeschrieben werden, die das
Einschreiben und Auslesen in die und aus der Karte regeln. Aus Sicherheitsüberlegungen sollten
eingegebene Codeschlüssel nicht-löschbar sein. Durch Löschung könnte nämlich die
Karte wieder in einen Zustand gebracht werden, in dem das Programmieren neuer
Schlüssel und Daten möglich ist.
-
Nicht-löschbare programmierbare Zellen sind häufig mit
Schmelzsicherungen versehen. Diese Schmelzsicherungen sind Leiterbahnen, in denen lokal eine
Einschnürung vorgesehen ist. Die Schmelzsicherung wird programmiert, indem ein
elektrischer Strom so durch die Spur geführt wird, daß die Sicherung am Ort der
Einschnürung schmilzt oder oxidiert, wie beispielsweise in einer Sicherung aus Silicium,
woraufhin die Sicherung von einem elektrisch leitenden Zustand in einen nichtleitenden
Zustand übergeht. Die Verwendung solcher Elemente hat jedoch eine Anzahl Nachteile.
Beispielsweise ist die eingeschriebene Information sichtbar, so daß es möglich ist, die
geheimen Codeschlüssel und Daten aus der Karte auszulesen, beispielsweise unter einem
Mikroskop. Außerdem haben Schmelzsicherungen den Nachteil, daß die zum Schmelzen
der Sicherung notwendigen Programmierströme erheblich größer sind als die üblichen
Betriebsströme in Halbleiteranordnungen. Die Lieferung dieser großen Ströme erfordert
verhältnismäßig große Selektionstransistoren, die den Umfang und die Kosten der
Anordnung erhöhen und darüber hinaus den Speicherzugriff verzögern.
-
Eine Schaltung der eingangs erwähnten Art ist aus der europäischen
Patentanmeldung 213.638 bekannt. Diese bekannte Schaltung umfaßt eine große Zahl
programmierbarer Zellen. Jede Zelle umfaßt einen Feldeffekttransistor, von dem eine Gate-
Elektrode mit einer Wortleitung verbunden ist. Jede Zelle umfaßt außerdem ein Element
der eingangs erwähnten Art, für das eine der leitenden Schichten mit dem Transistor und
die andere leitende Schicht mit einer Bitleitung verbunden ist. Die Zelle kann durch
Erzeugung eines elektrischen Durchschlags in der dielektrischen Schicht programmiert
werden, woraufhin das programmierbare Element dauerhaft von einem elektrisch
nichtleitenden Zustand in einen elektrisch leitendem Zustand übergeht.
-
Zum Auslesen und Einschreiben von Information in die bekannte
Schaltung und zum Selektieren von Bit- und Wortleitungen sind ziemlich komplizierte und
umfangreiche Schaltungen erforderlich. Für große Speicher ist dies kein unumgänglicher
Nachteil, da der Umfang dieser Schaltungen im Vergleich zum Umfang des eigentlichen
Speichers klein ist. Für verhältnismäßig kleine Speicher würde eine Verwendung der
bekannten Schaltung jedoch dazu führen, daß der Speicher mit zusätzlichen Schaltungen
versehen werden müßte, die im Vergleich zum eigentlichen Speicher verhältnismäßig
viel Raum einnehmen. Dieser Nachteil ist noch größer, wenn mehrere kleine Speicher
oder sogar einzelne programmierbare Zellen über die Halbleiteranordnung verteilt sind.
Außerdem kann in der bekannten Schaltung ein Ausgangssignal einer programmierbaren
Zelle häufig nicht unmittelbar in digitaler Form verarbeitet werden. Hierzu müßte es
häufig erst in eine geeignete Form gebracht werden, was eine zusätzliche Schaltung
erfordert.
-
JP-A-54 136 236 betrifft eine SRAM-Zelle mit asymmetrisch belasteten
Zweigen für einen Zellenselbsttest. JP-A-55 160 392 beschreibt die Verwendung einer
SRAM-Zelle für einen RAM oder alternativ für einen ROM durch Verbindung eines der
Flipflop-Knotenpunkte mit Erde.
-
Nach einem ersten Aspekt hat die Erfindung unter anderem zur Aufgabe,
eine integrierte Schaltung mit programmierbaren Zellen zu verschaffen, in der Daten
gespeichert werden können, die anschließend nicht oder praktisch nicht sichtbar sind
und nicht gelöscht werden können. Somit ist die erfindungsgemäße Schaltung besonders
für eine Verwendung in elektronischen Karten geeignet.
-
Nach einem zweiten Aspekt hat die Erfindung zur Aufgabe, eine
integrierte Schaltung mit programmierbaren Zellen zu verschaffen, deren Ausgangssignal
unmittelbar für die digitale Verarbeitung geeignet ist und deren Inhalt ohne zusätzliche
Schaltungen ausgelesen und eingeschrieben werden kann.
-
Die Erfindung beruht unter anderem auf der Erkenntnis, daß beim
Programmieren der beschriebenen bekannten Zellen in dem Oxid zwischen den beiden
leitenden Schichten äußerlich nicht sichtbare elektrische Verbindungen gebildet werden,
was die Zellen besonders für eine Verwendung in beispielsweise elektronischen Karten
geeignet macht.
-
Erfindungsgemäß ist eine integrierte Schaltung der eingangs erwähnten
Art durch den kennzeichnenden Teil von Anspruch 1 gekennzeichnet.
-
Bistabile Triggerschaltungen werden häufig auch in Logikschaltungen
verwendet. Das Ausgangssignal der programmierbaren Zelle in der erfindungsgemäßen
Schaltung kann folglich in solchen Schaltungen unmittelbar in digitaler Form verarbeitet
werden. Außerdem ist hierdurch die Herstellung der erfindungsgemäßen Zelle
mindestens in hohem Maße mit dem Prozeß zur Herstellung von Logikschaltungen
kompatibel, die meistens in derselben Halbleiteranordnung mitintegriert sind. Im Unterschied zu
Speichern mit Schmelzsicherungen sind zum Auslesen und Programmieren der
erfindungsgemäßen Schaltung keine zusätzlichen Schaltungen erforderlich. Das macht die
Schaltung besonders für die Verwendung in kleinen Speichern und einzelnen
programmierbaren Zellen geeignet. Außerdem können die in der erfindungsgemäßen Schaltung
programmierten Daten nicht gelöscht werden, so daß es nicht möglich ist, die
Anordnung durch Löschen in einen Zustand zu bringen, in dem neue Daten eingeschrieben
werden können. Die eingeschriebenen Daten sind nicht sichtbar, so daß es nicht möglich
ist, die Daten, die in elektronischen Karten oft geheim sind, unter einem Mikroskop aus
der Halbleiteranordnung auszulesen. Außerdem kann der Benutzer die Daten selbst
programmieren. Dies braucht nicht bereits beim Herstellungsprozeß zu erfolgen, so daß
die Verwendungsmöglichkeiten der Schaltung vielseitiger werden. Die Zelle kann mit
üblichen Betriebsströmen programmiert werden, so daß die Notwendigkeit besonderer
großer Transistoren entfällt.
-
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und
werden im folgenden näher beschrieben. Es zeigen:
-
Fig. 1 eine erste Ausführungsform des programmierbaren Elements zur
Verwendung in der erfindungsgemäßen integrierten Schaltung;
-
Fig. 2 eine zweite Ausführungsform des programmierbaren Elements zur
Verwendung in der erfindungsgemäßen integrierten Schaltung;
-
Fig. 3 ein Ersatzschaltbild einer Ausführungsform der programmierbaren
Zelle aus einer erfindungsgemäßen integrierten Schaltung;
-
Fig. 4 einen Querschnitt einer Ausführungsform der in einem
Halbleitersubstrat integrierten programmierbaren Zelle von Fig. 3.
-
Die Zeichnung ist schematisch und nicht maßstabsgetreu. Der Deutlichkeit
halber sind insbesondere einige Abmessungen stark vergrößert dargestellt. Gleiche Teile
haben im allgemeinen gleiche Bezugszeichen.
-
Fig. 1 zeigt eine erste Ausführungsform des programmierbaren Elements
aus der erfindungsgemäßen integrierten Schaltung, wobei das Ausgangsmaterial
beispielsweise ein mit Bor-Ionen dotiertes p-Halbleitersubstrat 60 aus Silicium ist. Das
programmierbare Element P umfaßt eine erste leitende Schicht 51, für die in diesem
Ausführungsbeispiel eine Schicht aus polykristallinem Silicium verwendet wird, die mit
Phosphor dotiert ist. Das Element P umfaßt außerdem eine zweite leitende Schicht, die
in diesem Ausführungsbeispiel von einer in dem Substrat 60 liegenden, verhältnismäßig
schwach dotierten Oberflächenzone 52 gebildet wird, die von einem dem Leitungstyp
des Substrat entgegengesetzten Leitungstyp ist, in diesem Fall vom n-Typ. Die
Oberflächenzone 52 grenzt an die Oberfläche 63 des Substrats 60 und ist dort mit einer
dielektrischen Schicht 53 überzogen, in diesem Ausführungsbeispiel eine ungefähr 10 nm
dicke Siliciumoxid-Schicht, die die Oberflächenzone 52 von der ersten leitenden Schicht
51 trennt. Imunprogrammierten Zustand sind beide leitenden Schichten 51 und 52
durch die Siliciumoxid-Schicht 53 elektrisch voneinander isoliert. In diesem
Ausführungsbeispiel sind Arsenionen mit einer Dosis von ungefähr 10¹³ cm&supmin;² implantiert, um
die verhältnismäßig schwach dotierte Oberflächenzone 52 zu bilden. Obwohl im Prinzip
einer höhere Dosis für die Oberflächenzone 52 verwendet werden kann, wird
vorzugsweise eine verhältnismäßig schwache Dotierung von weniger als 10¹&sup5; bis 10¹&sup6; cm&supmin;³
zumindest am Ort der Siliciumoxidschicht 53 verwendet. Experimente haben ergeben, daß
eine solche verhältnismäßig schwache Dotierung einen günstigen Einfluß auf die
elektrischen Eigenschaften der Siliciumoxidschicht 53 und damit auf das programmierbare
Element hat. Die Oberflächenzone 52 wird mit einem Anschluß versehen, der in diesem
Ausführungsbeispiel von einer verhältnismäßig stark dotierten n-Verbindungszone 54
gebildet wird, die ebenfalls in dem Substrat 60 liegt und an die Oberfläche 63 und
mindestens örtlich an die Oberflächenzone 52 grenzt. Die Verbindungszone 54 umfaßt
in diesem Ausführungsbeispiel ein Arsen in einer Konzentration von ungefähr 10¹&sup8; cm&supmin;³.
Die Verbindungszone 54 kann außerdem an der Oberfläche 63 mit einer geeigneten
Metallisierung kontaktiert werden.
-
Die Herstellung des oben beschriebenen programmierbaren Elements ist in
hohem Maße mit einem bekannten Prozeß zur Herstellung eines MOS-Transistors
kompatibel. In einem solchen Prozeß ist beispielsweise das Ausgangsmaterial ein p-Substrat
und wird eine Ionenimplantation (die sogenannte Verarmungsimplantation) durchgeführt,
um für einen Feldeffekttransistor vom Verarmungstyp eine an die Oberfläche grenzende
Inversionsschicht zu bilden. Diese Implantation wird beispielsweise mit Arsenionen bei
einer Dosis von ungefähr 10¹³ cm&supmin;² durchgeführt und kann auch verwendet werden, um
die schwach dotierte Oberflächenzone 52 zu bilden. Das Substrat wird zur Bildung einer
Gate-Oxid-Schicht 56 des Feldeffekttransistors mit einer Dicke von beispielsweise
50 nm thermisch oxidiert. Die Siliciumoxidschicht 56 wird am Ort der Oberflächenzone
52 zur Bildung der dielektrischen Schicht 53 des programmierbaren Elements P lokal
weggeätzt, woraufhin eine zweite kürzere thermische Oxidation ausgeführt wird, um am
Ort der Oberflächenzone 52 eine etwa 10 nm dicke Siliciumoxidschicht 53 auf das
Substrat aufzuwachsen. Anschließend wird das Ganze mit einer mit Phosphor dotierten
polykristallinen Siliciumschicht bedeckt. Diese Dotierung erfolgt beispielsweise in
bekannter Weise durch Bedecken der polykristallinen Siliciumschicht mit einer Schicht aus
Phosphorglas und Durchführen einer Wärmebehandlung. Nach Entfernung des
Phosphorglases wird die erste leitende Schicht 51 des programmierbaren Elements und
woanders eine Gate-Elektrode des Feldeffekttransistors durch Maskierung und Ätzen aus
der polykristallinen Siliciumschicht gebildet. Anschließend wird eine zweite
Implantation durchgeführt, beispielsweise wieder mit Arsenionen, aber bei einer höheren Dosis
von ungefähr 10¹&sup8;-10¹&sup9; cm&supmin;², wobei die Gate-Elektrode bzw. die erste leitende Schicht
gegen die Implantation maskiert sind. Am Ort des Feldeffekttransistors werden somit
eine Source- und eine Drain-Zone vom n-Typ gebildet, während am Ort des
programmierbaren Elements somit die stark dotierte Verbindungszone 54 gebildet wird.
Anschließend wird für den Feldeffekttransistor und das programmierbare Element
zusammen
eine Passivierungsschicht angebracht, werden Kontaktlöcher geätzt und wird eine
Kontaktmetallisierung angebracht.
-
In Fig. 2 wird eine zweite Ausführungsform des programmierbaren
Elements gezeigt, bei der das Element auf einer auf dem Siliciumsubstrat 60 liegenden
Siliciumoxidschicht 66 angeordnet ist. Für die erste leitende Schicht 51 wird wieder mit
Phosphor dotiertes polykristallines Silicium verwendet. Für die zweite leitende Schicht
52 ist das Ausgangsmaterial eine Schicht aus Aluminium, dem eine geringe Menge (1%
bis 3%) Silicium zugefügt sein kann. Wieder liegt eine Siliciumoxidschicht 53 zwischen
den beiden leitenden Schichten 51, 52. Die Siliciumoxidschicht 53 kann beispielsweise
durch thermische Oxidation der Siliciumschicht 51 gebildet werden. Experimente haben
ergeben, daß das aus polykristallinem Silicium gebildete Oxid bei einer niedrigeren
Spannung durchschlägt als aus einkristallinem Silicium gebildetes Oxid, wie z. B. bei der
ersten Ausführungsform. Daher kann bei dieser Ausführungsform eine dickere
Oxidschicht 53, beispielsweise mit einer Dicke von 20 nm, verwendet werden, ohne daß eine
höher Programmierspannung erforderlich ist.
-
Das Element kann programmiert werden, indem an die dielektrische
Schicht 53 eine Programmierspannung gelegt wird, die ausreicht, um in der Schicht 53
einen elektrischen Durchschlag zu erzeugen, woraufhin eine ständige elektrisch leitende
Verbindung zwischen den beiden leitenden Schichten 51, 52 hergestellt wird. Das
Element geht dann dauerhaft von einem elektrisch nichtleitenden Zustand in einen
elektrisch leitenden Zustand über. Messungen an etwa 10 nm dicken dielektrischen Schicht
aus Siliciumoxid haben ergeben, daß diese Zustandsänderung auftritt, wenn die
elektrische Feldstärke in der Schicht den Wert von 10 etwa MV/cm überschreitet. Dies
entspricht einem Programmierstrom von einigen Zehn Mikroampere, einer
Programmierspannung von etwa 15 Volt und einer Programmierzeit von einigen Millisekunden.
Angenommen wird, daß unter diesen Bedingungen in der Oxidschicht 53 Defekte erzeugt
werden, die nach einiger Zeit zu einem ständigen Kurzschluß zwischen den beiden
leitenden Schichten des Elements führen. Äußerlich ist diese Zustandsänderung nicht
sichtbar.
-
Fig. 3 zeigt ein Ersatzschaltbild einer möglichen Ausführungsform der
programmierbaren Zelle mit dem erfindungsgemäßen programmierbaren Element P. Die
erfindungsgemäße programmierbare Zelle umfaßt eine asymmetrische bistabile
Triggerschaltung. In diesem Ausführungsbeispiel umfaßt die Triggerschaltung zwei
Inverterstufen
I, II, die rückgekoppelt sind und beide einen Eingang 4, 6 und einen Ausgang 5,
7 haben. Von beiden Stufen I, II ist der Ausgang 5, 7 mit dem Eingang 6 bzw. 4 der
anderen Stufe gekoppelt. Beide Inverterstufen I, II umfassen in diesem
Ausführungsbeispiel einen ersten Feldeffekttransistor T&sub3;, T&sub4; und einen damit in Reihe geschalteten
komplementären zweiten Feldeffekttransistor T&sub1;, T&sub2;, die beide vom Anreicherungstyp
sind. Bei dieser Ausführungsform ist der erste Transistor T&sub3;, T&sub4; vom n-Kanal-Typ und
der zweite Transistor T&sub1;, T&sub2; vom p-Kanal-Typ. Das Gate 32, 42 des n-Kanal-Transistors
T&sub3; bzw. T&sub4; ist mit dem Gate 12, 22 des p-Kanal-Transistors T&sub1; bzw. T&sub2; verbunden. Die
miteinander verbundenen Gates 12, 32 bzw. 22, 42 bilden die jeweiligen Eingänge 4, 6
der Inverterstufen I und II. Die jeweiligen Ausgänge 5, 7 der Inverterstufen I und II
werden von den miteinander verbundenen Drains 13, 33 bzw. 23, 43 der beiden
Transistoren T&sub1;, T&sub3; bzw. T&sub2;, T&sub4; in der Stufe gebildet. Bei dieser Ausführungsform dient der
Ausgang 7 der zweiten Inverterstufe II als kombinierter Ein-/Ausgang der gesamten
programmierbaren Zelle und ist mit einer kombinierten Lese-/Schreibleitung 3
verbunden. Die Source 31, 41 des n-Kanal-Transistors T&sub3; bzw. T&sub4; ist mit einer ersten
Versorgungsleitung 1 verbunden; die Source 11, 21 des n-Kanal-Transistors T&sub1; bzw. T&sub2; ist mit
einer zweiten Versorgungsleitung 2 verbunden. Im Betrieb ist die erste
Versorgungsleitung 1 beispielsweise geerdet und die zweite Versorgungsleitung 2 mit einer positiven
Versorgungsspannung Vdd von ungefähr 5 V verbunden.
-
Die Triggerschaltung ist asymmetrisch, weil die beiden Inverterstufen I, II
mit ungleichen kapazitiven Lasten versehen sind. In diesem Ausführungsbeispiel ist eine
verhältnismäßig große Ausgangskapazität Cout der Lese-/Schreibleitung 3 zwischen dem
Ausgang 7 der zweiten Stufe II und der ersten Versorgungsleitung 1 angeordnet. Im
unprogrammierten Zustand wird die erste Stufe I kapazitiv mit dem programmierbaren
Element belastet, das zwischen den Ausgang 5 der ersten Stufe und die erste
Versorgungsleitung 1 geschaltet ist. Diese kapazitive Last wird in Fig. 3 durch Cp angedeutet
und ist kleiner als die Ausgangskapazität Cout.
-
Wenn die positive Versorgungsspannung zwischen die
Versorgungsleitungen 1, 2 gelegt wird, steigen die Potentiale der Verbindungspunkte 5 und 7 an. Die
Geschwindigkeit, mit der dies geschieht, wird für beide Punkte 5, 7 unter anderem durch
die Werte der kapazitiven Last Cp bzw. Cout am Verbindungspunkt bestimmt. Je kleiner
diese Last ist, desto schneller steigt die Spannung am Verbindungspunkt an. Da die
kapazitive Last Cp des Verbindungspunktes 5 kleiner als die Last Cout
des
Verbindungspunktes 7 ist, bedeutet das, daß die Spannung am Verbindungspunkt 5 schneller ansteigt
als am Verbindungspunkt 7. Daher steigt die Spannung am Gate 22 des
p-Kanal-Transistors T&sub2; in der zweiten Inverterstufe II schneller an als am Gate 12 des entsprechenden
p-Kanal-Transistors T&sub1; in der ersten Inverterstufe. Ein erster Zustand wird eingestellt, in
dem die Transistoren T&sub1; und T&sub3; beide leitend sind und die Transistoren T&sub2; und T&sub4;
nichtleitend gemacht sind. Die Lese/Schreibleitung nimmt dann mindestens nahezu die
genannte Spannung der ersten Versorgungsleitung 1 an.
-
Zur Programmierung der Zelle wird eine Programmierspannung von etwa
0-15 V an die zweite Versorgungsleitung 2 gelegt. Wenn mehrere programmierbare
Zellen an dieselbe zweite Versorgungsleitung 2 gekoppelt werden, können andere Zellen
gegen Programmierung geschützt werden, indem zuvor ihren Lese-/Schreibleitungen 3
eine Spannung zugeführt wird, die die Schwellenspannung der Triggerschaltung
übersteigt, so daß die Schaltung in den entgegengesetzten Zustand übergeht, in dem die
Transistoren T&sub1; und T&sub4; beide nichtleitend gemacht werden und die Transistoren T&sub2; und
T&sub3; beide leitend sind. Wenn anschließend die Programmierspannung an die zweite
Versorgungsleitung 2 gelegt wird, wird diese Spannung nicht an die programmierbaren
Elemente der geschützten Zellen gelegt.
-
Im programmierten Zustand ist das Element P kurzgeschlossen und bildet
es einen Strompfad zwischen dem Ausgang 5 der ersten Inverterstufe I und einem Punkt
festen Potentials, in diesem Fall Erde. Daher sind auch die Gate-Elektroden 22, 42 der
Transistoren T&sub2; bzw. T&sub4; ständig geerdet. Wenn die positive Versorgungsspannung an die
zweite Versorgungsleitung gelegt wird, bleibt der p-Kanal-Transistor T&sub2; leitend und der
n-Kanal-Transistor T&sub4; nichtleitend. Die Spannung am Verbindungspunkt 7 nimmt den
Wert der positiven Versorgungsspannung an. Ein zweiter Zustand wird eingestellt, in
dem die Transistoren T&sub1; und T&sub4; beide nichtleitend gemacht werden und die Transistoren
T&sub2; und T&sub3; beide leitend sind. Wenn die Zelle programmiert ist, nimmt daher der Ein-
/Ausgang 3 eine hohe Spannung an. Es sei bemerkt, daß sowohl im programmierten als
auch im unprogrammierten Zustand die Zelle keinen oder nahezu keinen Strom
verbraucht, weil in beiden Inverterstufen I und II mindestens einer der Transistoren
nichtleitend ist. Die programmierbare Zelle von Fig. 3 kann in ein Halbleitersubstrat 60 aus
beispielsweise einkristallinem Silicium integriert werden.
-
Fig. 4 zeigt hierfür ein mögliches Ausführungsbeispiel im Querschnitt.
Der Deutlichkeit halber ist nur die Inverterstufe H mit dem programmierbaren Element
P dargestellt; der restliche Teil der Schaltung kann in analoger Weise integriert werden.
Der Halbleiterkörper 60 umfaßt ein schwach dotiertes erstes p-Gebiet 61 und ein
zweites, an die Oberfläche 63 grenzendes n-Gebiet 62, das auch schwach dotiert ist und von
dem ersten Gebiet 61 vollständig umschlossen ist und mit diesem einen pn-Übergang 64
bildet. Das erste Gebiet 61 enthält den n-Kanal-Transistor T&sub4; vom Anreicherungstyp und
das programmierbare Element P. Der komplementäre p-Kanal-Feldeffekttransistor T&sub2;
vom Anreicherungstyp liegt in dem zweiten Gebiet 62. Die verschiedenen Komponenten
sind voneinander durch eine verhältnismäßig dicke Feldoxidschicht 65 getrennt.
-
Der n-Kanal-Transistor T&sub4; umfaßt eine Source- und eine Drain-Zone 41,
43 vom n-Typ mit einem dazwischen liegenden p-Kanalgebiet 40. Der Transistor umfaßt
weiterhin eine Gate-Elektrode 42 aus polykristallinem Silicium, dem Phosphor zugefügt
worden ist. Die Gate-Elektrode 42 ist von dem Kanalgebiet 40 durch eine ungefähr
50 nm dicke Siliciumoxidschicht 44, die sogenannte Gate-Oxid-Schicht, getrennt.
-
Der p-Kanal-Transistor T&sub2; ist im zweiten Gebiet 62 des Substrats 60
angebracht und umfaßt eine Source- und eine Drain-Zone 21, 23 vom p-Typ, zwischen
denen ein Kanalgebiet 20 liegt. Über dem Kanalgebiet 20 liegt die Gate-Elektrode 22,
die von dem Substrat durch eine ungefähr 50 nm dicke Siliciumoxidschicht 24 getrennt
ist. Wie in dem n-Kanal-Transistor T&sub4; umfaßt die Gate-Elektrode 22 mit Phosphor
dotiertes polykristallines Silicium.
-
Das programmierbare Element umfaßt eine erste leitende Schicht 51 aus
polykristallinem Silicium, das mit Phosphor dotiert ist. Die erste leitende Schicht 51
kann beispielsweise zugleich mit den Gate-Elektroden 22, 42 der Transistoren verschafft
werden. Die zweite leitende Schicht wird in diesem Ausführungsbeispiel von einer
schwach mit Arsen dotierten Oberflächenzone 52 in dem Halbleitersubstrat 60 gebildet.
Die dielektrische Schicht 53, die die beiden leitenden Schichten 51, 52 trennt, umfaßt in
diesem Ausführungsbeispiel eine ungefähr 10 nm dicke Siliciumoxidschicht 53. Die
Siliciumoxidschicht 53 kann beispielsweise durch thermische Oxidation des Substrats 60
gebildet werden.
-
Außerhalb der Querschnittsfläche sind die Gate-Elektroden 22 und 42 der
Transistoren T&sub2; und T&sub4; und die erste leitende Schicht 51 des programmierbaren
Elements P miteinander verbunden. Hierzu kann auch mit Phosphor dotiertes
polykristallines Silicium verwendet werden, so daß die Gate-Elektroden, die erste leitende Schicht
und die Verdrahtung in einem einzigen Depositions- und Ätzschritt angebracht werden
können. Die beiden Drain-Zonen 23, 43 sind miteinander über die Lese-/Schreibleitung
3 gekoppelt. In diesem Ausführungsbeispiel umfaßt die Lese-/Schreibleitung 3
Aluminium, dem eine geringe Menge Silicium zugefügt ist. Das gleiche Material kann auch für
die erste Versorgungsleitung 1 und die zweite Versorgungsleitung 2 verwendet werden,
die mit der Source-Zone 43 des n-Kanal-Transistors T&sub4; bzw. der Source-Zone 21 des p-
Kanal-Transistors T&sub3; verbunden sind. Im Betrieb der Anordnung liegt die erste
Versorgungsleitung 1 an Erde, GND, während die zweite Versorgungsleitung 2 mit der
positiven Versorgungsspannung Vdd verbunden ist. Die Oberflächenzone 52 des
programmierbaren Elements P grenzt an eine verhältnismäßig stark dotierte n-Verbindungszone 67,
die unter dem Feldoxid 65 liegt und einen elektrischen Anschluß für die
Oberflächenzone 52 bildet und mit der Source-Zone 41 des n-Kanal-Transistors T&sub4; verbunden ist. Die
Verbindungszone 67 kann beispielsweise durch Einbringen eines geeigneten
Dotierstoffes in ein Oberflächengebiet des Substrats 60 vor der Bildung des Feldoxids 65
verschafft werden, beispielsweise durch Implantation von Arsen mit einer Dosis von
ungefähr 10¹&sup8; cm&supmin;². Mit einer anschließenden lokalen thermischen Oxidation des Substrats
60, bei der das Feldoxid 65 gebildet wird, diffundiert der Dotierstoff in das Silicium, so
daß eine weitere Zone 67 unter dem Feldoxid 65 in dem Substrat 60 erhalten wird.
-
Es sei außerdem bemerkt, daß die Inverterstufe in der vorstehend
beschriebenen bistabilen Triggerschaltung nur als Beispiel genannt worden ist. Für den
Fachmann sind jedoch im Rahmen der Erfindung viele weitere Abwandlungen möglich.
In der beschriebenen Ausführungsform können beispielsweise alle Leitungstypen
ausgetauscht werden. Die Inverterstufe kann auch mit einem invertierenden
Feldeffekttransistor ausgeführt werden, dessen Drain über einen Widerstand mit einer der
Versorgungsleitungen verbunden ist. Es ist möglich, für den Widerstand einen Feldeffekttransistor
vom Verarmungstyp zu verwenden, dessen Gate-Elektrode mit der Source
kurzgeschlossen ist. In vielen bekannten Prozessen zur Herstellung von Halbleiteranordnungen
sind Prozeßschritte zur Realisierung eines solchen Transistors vorhanden.
-
Statt in einer bistabilen Triggerschaltung mit Feldeffekttransistoren kann
das erfindungsgemäße programmierbare Element auch in einer Triggerschaltung mit
Bipolartransistoren des npn- oder pnp-Typs verwendet werden.
-
Das programmierbare Element kann außer zwischen dem Ausgang der
ersten Inverterstufe und der ersten Versorgungsleitung auch an anderen Stellen in der
Zelle angebracht werden, beispielsweise zwischen dem Ausgang der zweiten
Inverterstufe
und der zweiten Versorgungsleitung.
-
In dem oben beschriebenen Ausführungsbeispiel ist die Triggerschaltung
wegen einer ungleichen kapazitiven Last der Inverterstufen, aus denen die
Triggerschaltung aufgebaut ist, asymmetrisch. Eine solche Asymmetrie kann jedoch auf
zahlreiche andere Weisen erreicht werden. Beispielsweise können die Abmessungen der in
beiden Stufen vorhandenen Transistoren voneinander verschieden gewählt werden. Es ist
auch möglich, die beiden Stufen in solcher Weise mit ungleichen Widerständen zu
belasten, daß die gewünschte Asymmetrie erhalten wird.
-
Für die dielektrische Schicht können auch andere Materialien als
Siliciumoxid verwendet werden, wie beispielsweise Siliciumnitrid und Aluminiumoxid. Darüber
hinaus ist es möglich, anstelle einer gleichförmigen Schicht eine aus Schichten
unterschiedlichen Materials aufgebaute Lagenstruktur zu verwenden.
-
Für die Materialien der leitenden Schichten in dem programmierbaren
Element können andere in der Halbleitertechnologie gebräuchliche Materialien benutzt
werden.
-
Außerdem können für das Substrat auch andere Halbleitermaterialien
verwendet werden, wie beispielsweise Germanium, GaAs und AlGaAs.