JPH05291887A - シミットトリガ回路 - Google Patents
シミットトリガ回路Info
- Publication number
- JPH05291887A JPH05291887A JP4084288A JP8428892A JPH05291887A JP H05291887 A JPH05291887 A JP H05291887A JP 4084288 A JP4084288 A JP 4084288A JP 8428892 A JP8428892 A JP 8428892A JP H05291887 A JPH05291887 A JP H05291887A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- capacitor
- trigger circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Abstract
(57)【要約】
【目的】 消費電流が少なく、良好なシミット特性と、
直流領域までの的確な動作が得られるようにしたシミッ
トトリガ回路を提供する。 【構成】 入力信号Ｓｉ１０が入力されると、それが入
力用抵抗２２を介してＣＭＯＳインバータ２３で反転さ
れ、その反転信号がＣＭＯＳインバータ２４で反転さ
れ、該反転信号が帰還用コンデンサ２６を介して入力側
ノードＮ１０へ正帰還される。コンデンサ２６は、入力
信号Ｓｉ１０にノイズが含まれていても、その充電動作
によって良好なシミット特性が得られるように動作す
る。さらに、抵抗２２及びコンデンサ２６はローパスフ
ィルタとして動作し、入力信号Ｓｉ１０に高周波のノイ
ズがのった場合にはそれを除去する働きがあると共に、
直流領域での信号伝達動作を確実に行う働きがある。
直流領域までの的確な動作が得られるようにしたシミッ
トトリガ回路を提供する。 【構成】 入力信号Ｓｉ１０が入力されると、それが入
力用抵抗２２を介してＣＭＯＳインバータ２３で反転さ
れ、その反転信号がＣＭＯＳインバータ２４で反転さ
れ、該反転信号が帰還用コンデンサ２６を介して入力側
ノードＮ１０へ正帰還される。コンデンサ２６は、入力
信号Ｓｉ１０にノイズが含まれていても、その充電動作
によって良好なシミット特性が得られるように動作す
る。さらに、抵抗２２及びコンデンサ２６はローパスフ
ィルタとして動作し、入力信号Ｓｉ１０に高周波のノイ
ズがのった場合にはそれを除去する働きがあると共に、
直流領域での信号伝達動作を確実に行う働きがある。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の入力インタ
ーフェイス等に用いられるシミットトリガ回路に関する
ものである。
ーフェイス等に用いられるシミットトリガ回路に関する
ものである。
【０００２】
【従来の技術】シミットトリガ回路は、正帰還のループ
利得を弱くしてリミッタの動作を持たせたもので、正弦
波入力信号を所定の正と負の振幅値でトリガして方形波
を発生させたり、あるいは入力信号のレベルの比較選択
等を行う回路である。従来の相補型ＭＯＳトランジスタ
（以下、ＣＭＯＳという）集積回路におけるシミットト
リガ回路の代表的なものを図２に示す。図２は、従来の
シミットトリガ回路の回路図である。
利得を弱くしてリミッタの動作を持たせたもので、正弦
波入力信号を所定の正と負の振幅値でトリガして方形波
を発生させたり、あるいは入力信号のレベルの比較選択
等を行う回路である。従来の相補型ＭＯＳトランジスタ
（以下、ＣＭＯＳという）集積回路におけるシミットト
リガ回路の代表的なものを図２に示す。図２は、従来の
シミットトリガ回路の回路図である。
【０００３】このシミットトリガ回路は、ＣＭＯＳイン
バータと抵抗による帰還を組合わせた回路であり、入力
信号Ｓｉ１を入力する入力端子１を有し、該入力端子１
には、入力用抵抗２を介して入力側ノードＮ１が接続さ
れている。入力側ノードＮ１には、第１及び第２のＣＭ
ＯＳインバータ３，４が直列接続され、その出力側に、
出力信号Ｓｏ１を出力するための出力端子５が接続され
ている。第１のＣＭＯＳインバータ３は、Ｐチャネル型
ＭＯＳトランジスタ（以下、ＰＭＯＳという）３ａ及び
Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳとい
う）３ｂを有し、それらが電源電位ＶＤＤと接地電位Ｖ
ＳＳとの間に直列接続されている。同様に、第２のＣＭ
ＯＳインバータ４は、ＰＭＯＳ４ａ及びＮＭＯＳ４ｂを
有し、それらが電源電位ＶＤＤと接地電位ＶＳＳとの間
に直列接続されている。さらに、出力端子５と入力側ノ
ードＮ１との間には、帰還用抵抗６が帰還接続されてい
る。
バータと抵抗による帰還を組合わせた回路であり、入力
信号Ｓｉ１を入力する入力端子１を有し、該入力端子１
には、入力用抵抗２を介して入力側ノードＮ１が接続さ
れている。入力側ノードＮ１には、第１及び第２のＣＭ
ＯＳインバータ３，４が直列接続され、その出力側に、
出力信号Ｓｏ１を出力するための出力端子５が接続され
ている。第１のＣＭＯＳインバータ３は、Ｐチャネル型
ＭＯＳトランジスタ（以下、ＰＭＯＳという）３ａ及び
Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳとい
う）３ｂを有し、それらが電源電位ＶＤＤと接地電位Ｖ
ＳＳとの間に直列接続されている。同様に、第２のＣＭ
ＯＳインバータ４は、ＰＭＯＳ４ａ及びＮＭＯＳ４ｂを
有し、それらが電源電位ＶＤＤと接地電位ＶＳＳとの間
に直列接続されている。さらに、出力端子５と入力側ノ
ードＮ１との間には、帰還用抵抗６が帰還接続されてい
る。
【０００４】以上の構成において、ヒステリシスの設定
は抵抗２と抵抗６との抵抗比で決定される。正弦波（サ
イン波）の入力信号Ｓｉ１が入力端子１に入力される
と、該入力信号Ｓｉ１が抵抗２を介して入力側ノードＮ
１へ送られる。入力側ノードＮ１上の信号は、第１のＣ
ＭＯＳインバータ３のスレッシホールド電圧を越える
と、そのＣＭＯＳインバータ３で反転され、その反転信
号が第２のＣＭＯＳインバータ４のスレッシホールド電
圧を越えると、該ＣＭＯＳインバータ４で反転される。
この反転された信号は、帰還用抵抗６を介して入力側ノ
ードＮ１へ帰還される。そのため、出力端子５から、方
形波の出力信号Ｓｏ１が出力されることになる。
は抵抗２と抵抗６との抵抗比で決定される。正弦波（サ
イン波）の入力信号Ｓｉ１が入力端子１に入力される
と、該入力信号Ｓｉ１が抵抗２を介して入力側ノードＮ
１へ送られる。入力側ノードＮ１上の信号は、第１のＣ
ＭＯＳインバータ３のスレッシホールド電圧を越える
と、そのＣＭＯＳインバータ３で反転され、その反転信
号が第２のＣＭＯＳインバータ４のスレッシホールド電
圧を越えると、該ＣＭＯＳインバータ４で反転される。
この反転された信号は、帰還用抵抗６を介して入力側ノ
ードＮ１へ帰還される。そのため、出力端子５から、方
形波の出力信号Ｓｏ１が出力されることになる。
【０００５】この種のシミットトリガ回路では、ＣＭＯ
Ｓインバータ３，４のスレッシホールド電圧を１／２・
ＶＤＤとすると、ヒステリシスレベルの設定を抵抗２と
抵抗６との抵抗比で簡単に設定できるが、その半面、入
力端子１よりシミットトリガ回路を見た場合、抵抗２と
抵抗６の存在によって回路的に直流パスが存在し、消費
電流が増大するという欠点がある。このような消費電流
が増大するという欠点を解消するため、図３のようなシ
ミットトリガ回路も提案されている。図３は、従来の他
のシミットトリガ回路の回路図である。このシミットト
リガ回路では、図２の抵抗２，６をコンデンサ１２，１
６に置き換え、インピーダンスを高くしている。即ち、
入力端子１と入力側ノードＮ２との間に、入力用コンデ
ンサ１２が接続され、出力端子５と入力側ノードＮ２と
の間に、帰還用コンデンサ１６が帰還接続されている。
Ｓインバータ３，４のスレッシホールド電圧を１／２・
ＶＤＤとすると、ヒステリシスレベルの設定を抵抗２と
抵抗６との抵抗比で簡単に設定できるが、その半面、入
力端子１よりシミットトリガ回路を見た場合、抵抗２と
抵抗６の存在によって回路的に直流パスが存在し、消費
電流が増大するという欠点がある。このような消費電流
が増大するという欠点を解消するため、図３のようなシ
ミットトリガ回路も提案されている。図３は、従来の他
のシミットトリガ回路の回路図である。このシミットト
リガ回路では、図２の抵抗２，６をコンデンサ１２，１
６に置き換え、インピーダンスを高くしている。即ち、
入力端子１と入力側ノードＮ２との間に、入力用コンデ
ンサ１２が接続され、出力端子５と入力側ノードＮ２と
の間に、帰還用コンデンサ１６が帰還接続されている。
【０００６】このようなコンデンサ構成によるシミット
トリガ回路の動作では、２個のコンデンサ１２，１６の
容量の大きさに反比例したインピーダンスの値によって
分圧された入力信号Ｓｉ１の値が、ＣＭＯＳインバータ
３のゲートに入力される。このシミットトリガ回路を集
積回路化した場合、コンデンサ１２，１６の容量値を小
さくすることにより、インピーダンスを大きくすること
が可能であり、しかもその容量値を小さくすることが集
積回路化する上でも有利である。
トリガ回路の動作では、２個のコンデンサ１２，１６の
容量の大きさに反比例したインピーダンスの値によって
分圧された入力信号Ｓｉ１の値が、ＣＭＯＳインバータ
３のゲートに入力される。このシミットトリガ回路を集
積回路化した場合、コンデンサ１２，１６の容量値を小
さくすることにより、インピーダンスを大きくすること
が可能であり、しかもその容量値を小さくすることが集
積回路化する上でも有利である。
【０００７】
【発明が解決しようとする課題】しかしながら、図３の
シミットトリガ回路では、低い周波数において入力用コ
ンデンサ１２の入力インピーダンスが高くなりすぎ、入
力信号Ｓｉ１が内部に伝わらず、動作しない。即ち、直
流領域での信号伝達動作が行われないという欠点があ
る。さらに、入力信号Ｓｉ１中にノイズが含まれている
と、誤動作によってシミット特性が低下するという問題
もある。従って、消費電流が少なく、良好なシミット特
性と、直流領域までの動作が得られるシミットトリガ回
路を得ることが困難であった。
シミットトリガ回路では、低い周波数において入力用コ
ンデンサ１２の入力インピーダンスが高くなりすぎ、入
力信号Ｓｉ１が内部に伝わらず、動作しない。即ち、直
流領域での信号伝達動作が行われないという欠点があ
る。さらに、入力信号Ｓｉ１中にノイズが含まれている
と、誤動作によってシミット特性が低下するという問題
もある。従って、消費電流が少なく、良好なシミット特
性と、直流領域までの動作が得られるシミットトリガ回
路を得ることが困難であった。
【０００８】本発明は、前記従来技術が持っていた課題
として、消費電流が少なく、良好なシミット特性と、直
流領域までの動作が得られる回路構成にすることが困難
な点について解決したシミットトリガ回路を提供するも
のである。
として、消費電流が少なく、良好なシミット特性と、直
流領域までの動作が得られる回路構成にすることが困難
な点について解決したシミットトリガ回路を提供するも
のである。
【０００９】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、入力端子と入力側ノードとの間に入
力用抵抗を接続し、前記入力側ノードと出力端子との間
に偶数個のＭＯＳインバータを直列接続し、さらに前記
出力端子と前記入力側ノードとの間に帰還用コンデンサ
を帰還接続している。第２の発明では、第１の発明の入
力用抵抗、偶数個のＭＯＳインバータ、及び帰還用コン
デンサをモノリシック集積回路で構成している。
を解決するために、入力端子と入力側ノードとの間に入
力用抵抗を接続し、前記入力側ノードと出力端子との間
に偶数個のＭＯＳインバータを直列接続し、さらに前記
出力端子と前記入力側ノードとの間に帰還用コンデンサ
を帰還接続している。第２の発明では、第１の発明の入
力用抵抗、偶数個のＭＯＳインバータ、及び帰還用コン
デンサをモノリシック集積回路で構成している。
【００１０】
【作用】第１の発明によれば、以上のようにシミットト
リガ回路を構成したので、入力信号にノイズが含まれて
いる場合、帰還用コンデンサの充電動作によって出力信
号波形が割れるような影響が除去され、シミット特性の
向上が図れる。さらに、入力用抵抗及び帰還用コンデン
サは、入力端子からみると、ＲＣのローパスフィルタと
して動作し、高周波のノイズがのったときには振幅を低
減して誤動作を防止するように働くと共に、フィートバ
ック量を少なくして消費電流の低減化を図る働きがあ
る。さらに、入力用抵抗及び帰還用コンデンサからなる
ローパスフィルタは、直流領域で信号伝達動作を確実に
行う働きがある。
リガ回路を構成したので、入力信号にノイズが含まれて
いる場合、帰還用コンデンサの充電動作によって出力信
号波形が割れるような影響が除去され、シミット特性の
向上が図れる。さらに、入力用抵抗及び帰還用コンデン
サは、入力端子からみると、ＲＣのローパスフィルタと
して動作し、高周波のノイズがのったときには振幅を低
減して誤動作を防止するように働くと共に、フィートバ
ック量を少なくして消費電流の低減化を図る働きがあ
る。さらに、入力用抵抗及び帰還用コンデンサからなる
ローパスフィルタは、直流領域で信号伝達動作を確実に
行う働きがある。
【００１１】第２の発明によれば、偶数個のＭＯＳイン
バータと抵抗及びコンデンサとを、同一半導体基板内に
集積化することにより、回路規模の小型化が図れる。従
って、前記課題を解決できるのである。
バータと抵抗及びコンデンサとを、同一半導体基板内に
集積化することにより、回路規模の小型化が図れる。従
って、前記課題を解決できるのである。
【００１２】
【実施例】図１は、本発明の実施例を示すシミットトリ
ガ回路の回路図である。このシミットトリガ回路は、入
力信号Ｓｉ１０を入力する入力端子２１を有し、その入
力端子２１が入力用抵抗２２を介して入力側ノードＮ１
０に接続されている。入力側ノードＮ１０には、第１及
び第２のＣＭＯＳインバータ２３，２４が直列接続さ
れ、その出力側に、出力信号Ｓｏ１０を出力するための
出力端子２５が接続されている。第１のＣＭＯＳインバ
ータ２３は、ＰＭＯＳ２３ａ及びＮＭＯＳ２３ｂを有
し、それらが電源電位ＶＤＤと接地電位ＶＳＳとの間に
直列接続されている。同様に、第２のＣＭＯＳインバー
タ２４は、ＰＭＯＳ２４ａ及びＮＭＯＳ２４ｂを有し、
それらが電源電位ＶＤＤと接地電位ＶＳＳとの間に直列
接続されている。さらに、出力端子２５と入力側ノード
Ｎ１０との間には、帰還用コンデンサ２６が帰還接続さ
れている。
ガ回路の回路図である。このシミットトリガ回路は、入
力信号Ｓｉ１０を入力する入力端子２１を有し、その入
力端子２１が入力用抵抗２２を介して入力側ノードＮ１
０に接続されている。入力側ノードＮ１０には、第１及
び第２のＣＭＯＳインバータ２３，２４が直列接続さ
れ、その出力側に、出力信号Ｓｏ１０を出力するための
出力端子２５が接続されている。第１のＣＭＯＳインバ
ータ２３は、ＰＭＯＳ２３ａ及びＮＭＯＳ２３ｂを有
し、それらが電源電位ＶＤＤと接地電位ＶＳＳとの間に
直列接続されている。同様に、第２のＣＭＯＳインバー
タ２４は、ＰＭＯＳ２４ａ及びＮＭＯＳ２４ｂを有し、
それらが電源電位ＶＤＤと接地電位ＶＳＳとの間に直列
接続されている。さらに、出力端子２５と入力側ノード
Ｎ１０との間には、帰還用コンデンサ２６が帰還接続さ
れている。
【００１３】次に、図４、図５、図６、及び図７を参照
しつつ、図１に示すシミットトリガ回路の動作を説明す
る。図４は、図１の動作を説明するためにコンデンサ２
６の帰還側を接地した回路である。図５は、図１の動作
を説明するために抵抗２２を入力側と分離した回路であ
る。図６は図１，図４及び図５の動作波形図、及び図７
はノイズを含む入力信号Ｓｉ１０に対する動作波形図で
ある。
しつつ、図１に示すシミットトリガ回路の動作を説明す
る。図４は、図１の動作を説明するためにコンデンサ２
６の帰還側を接地した回路である。図５は、図１の動作
を説明するために抵抗２２を入力側と分離した回路であ
る。図６は図１，図４及び図５の動作波形図、及び図７
はノイズを含む入力信号Ｓｉ１０に対する動作波形図で
ある。
【００１４】まず、動作を順をおって説明するために、
図４と図５の回路を考えてみる。図６に示すような正弦
波の入力信号Ｓｉ１０が、図４に示すようなコンデンサ
２６の帰還側を接地した回路に入力されたときのノード
Ｎ１１の信号波形は、該入力信号Ｓｉ１０が、抵抗２２
及びコンデンサ２６で構成されるローパスフィルタを通
して入力されるので、図６のノードＮ１１の波形に示す
ように、位相が遅れ、振幅が若干下がった信号としてＣ
ＭＯＳインバータ２３に入力される。
図４と図５の回路を考えてみる。図６に示すような正弦
波の入力信号Ｓｉ１０が、図４に示すようなコンデンサ
２６の帰還側を接地した回路に入力されたときのノード
Ｎ１１の信号波形は、該入力信号Ｓｉ１０が、抵抗２２
及びコンデンサ２６で構成されるローパスフィルタを通
して入力されるので、図６のノードＮ１１の波形に示す
ように、位相が遅れ、振幅が若干下がった信号としてＣ
ＭＯＳインバータ２３に入力される。
【００１５】次に、図５の回路において、図４のノード
Ｎ１１と同様な入力波形の信号が入力されたとすると、
図５の出力端子２５には、図６に示すような方形波の出
力信号Ｓｏ１０が出力される。この方形波の出力信号Ｓ
ｏ１０は、図５の抵抗２２及びコンデンサ２６で微分さ
れるので、ノードＮ１２には、図６に示すような微分波
形の信号が出力される。
Ｎ１１と同様な入力波形の信号が入力されたとすると、
図５の出力端子２５には、図６に示すような方形波の出
力信号Ｓｏ１０が出力される。この方形波の出力信号Ｓ
ｏ１０は、図５の抵抗２２及びコンデンサ２６で微分さ
れるので、ノードＮ１２には、図６に示すような微分波
形の信号が出力される。
【００１６】本実施例の図１に示すシミットトリガ回路
では、図４と図５の動作を組合わせた動作となり、図１
のＣＭＯＳインバータ２３の入力側ノードＮ１０には、
図６に示すような波形の信号が入力されることになる。
そのため、ノードＮ１０上の信号が第１のＣＭＯＳイン
バータ２３のスレッシホールド電圧を越えると、該ＣＭ
ＯＳインバータ２３で反転され、さらにその反転信号が
第２のＣＭＯＳインバータ２４のスレッシホールド電圧
を越えると、該ＣＭＯＳインバータ２４で反転されて、
図６に示すような方形波の出力信号Ｓｏ１０が出力端子
２５から出力される。
では、図４と図５の動作を組合わせた動作となり、図１
のＣＭＯＳインバータ２３の入力側ノードＮ１０には、
図６に示すような波形の信号が入力されることになる。
そのため、ノードＮ１０上の信号が第１のＣＭＯＳイン
バータ２３のスレッシホールド電圧を越えると、該ＣＭ
ＯＳインバータ２３で反転され、さらにその反転信号が
第２のＣＭＯＳインバータ２４のスレッシホールド電圧
を越えると、該ＣＭＯＳインバータ２４で反転されて、
図６に示すような方形波の出力信号Ｓｏ１０が出力端子
２５から出力される。
【００１７】次に、本実施例のシミット動作を説明する
ため、図７に示すようなノイズの含まれた入力信号Ｓｉ
１０が入力された場合の動作について説明する。図７に
示すように、入力信号Ｓｉ１０の１／２・ＶＤＤ付近の
Ａにノイズがのった場合、図１の入力側ノードＮ１０の
ゲート入力波形は、通常より若干早く立上がるが、その
立上がった時点で出力端子２５側よりコンデンサ２６を
介して正帰還がかかり、入力側ノードＮ１０の入力レベ
ルがすぐにＶＤＤレベルを越えるところまで充電され
る。そのため、図７のＡの箇所において最後にノイズの
立下がりが発生しても、ＣＭＯＳインバータ２３のスレ
ッシホールド電圧まで低下することがないので、図７の
破線で示すようなＢ箇所において波形が割れてしまうよ
うな影響はない。
ため、図７に示すようなノイズの含まれた入力信号Ｓｉ
１０が入力された場合の動作について説明する。図７に
示すように、入力信号Ｓｉ１０の１／２・ＶＤＤ付近の
Ａにノイズがのった場合、図１の入力側ノードＮ１０の
ゲート入力波形は、通常より若干早く立上がるが、その
立上がった時点で出力端子２５側よりコンデンサ２６を
介して正帰還がかかり、入力側ノードＮ１０の入力レベ
ルがすぐにＶＤＤレベルを越えるところまで充電され
る。そのため、図７のＡの箇所において最後にノイズの
立下がりが発生しても、ＣＭＯＳインバータ２３のスレ
ッシホールド電圧まで低下することがないので、図７の
破線で示すようなＢ箇所において波形が割れてしまうよ
うな影響はない。
【００１８】本実施例では、次のような利点を有してい
る。 （ａ） 入力信号Ｓｉ１０にノイズが含まれている場合
でも、図７のＢの箇所のように波形が割れてしまうよう
な影響がなく、良好なシミット特性が得られる。 （ｂ） 本実施例の回路では、図４に示すように、入力
端子２１からみると抵抗２２及びコンデンサ２６からな
るローパスフィルタとして動作するので、高周波のノイ
ズがのったときには振幅が低減されるので、シミット動
作と相まって、このようなシミットトリガ回路の本来の
目的であるノイズで誤動作しないという目的を達成する
のに最適である。従って、このような特徴があるので、
シミット動作の誤動作をローパスフィルタの動作で補
い、少ないシミット幅でも動作させることが可能とな
り、帰還量が少なくなる分、消費電流を低減できる。 （ｃ） 従来の図３に示すようなコンデンサ１２，１６
のみを用いた回路の欠点であった直流領域での信号伝達
動作も確実に行えるという利点を有している。 （ｄ） 本実施例の回路は、ＰＭＯＳ２３ａ，２４ａ及
びＮＭＯＳ２３ｂ，２４ｂと、通常の抵抗２２及びコン
デンサ２６とで構成されているので、同一半導体基板内
に簡単に集積化することができ、それによって回路規模
の小型化が可能となる。
る。 （ａ） 入力信号Ｓｉ１０にノイズが含まれている場合
でも、図７のＢの箇所のように波形が割れてしまうよう
な影響がなく、良好なシミット特性が得られる。 （ｂ） 本実施例の回路では、図４に示すように、入力
端子２１からみると抵抗２２及びコンデンサ２６からな
るローパスフィルタとして動作するので、高周波のノイ
ズがのったときには振幅が低減されるので、シミット動
作と相まって、このようなシミットトリガ回路の本来の
目的であるノイズで誤動作しないという目的を達成する
のに最適である。従って、このような特徴があるので、
シミット動作の誤動作をローパスフィルタの動作で補
い、少ないシミット幅でも動作させることが可能とな
り、帰還量が少なくなる分、消費電流を低減できる。 （ｃ） 従来の図３に示すようなコンデンサ１２，１６
のみを用いた回路の欠点であった直流領域での信号伝達
動作も確実に行えるという利点を有している。 （ｄ） 本実施例の回路は、ＰＭＯＳ２３ａ，２４ａ及
びＮＭＯＳ２３ｂ，２４ｂと、通常の抵抗２２及びコン
デンサ２６とで構成されているので、同一半導体基板内
に簡単に集積化することができ、それによって回路規模
の小型化が可能となる。
【００１９】なお、本発明は図示の実施例に限定され
ず、例えば、ＣＭＯＳインバータ２３，２４を通常のＰ
ＭＯＳとＮＭＯＳからなるＭＯＳインバータで構成した
り、あるいは抵抗２２やコンデンサ２６をＭＯＳトラン
ジスタ等を用いて構成する等、種々の変形が可能であ
る。
ず、例えば、ＣＭＯＳインバータ２３，２４を通常のＰ
ＭＯＳとＮＭＯＳからなるＭＯＳインバータで構成した
り、あるいは抵抗２２やコンデンサ２６をＭＯＳトラン
ジスタ等を用いて構成する等、種々の変形が可能であ
る。
【００２０】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、偶数個のＭＯＳインバータの入力側に入力用
抵抗を接続すると共に、それらのＭＯＳインバータと並
列に帰還用コンデンサを接続したので、入力信号にノイ
ズが含まれているようなときでも、帰還用コンデンサの
充電動作によって出力信号の波形が割れるような影響が
なく、良好なシミット特性が得られる。しかも、入力用
抵抗及び帰還用コンデンサで構成されるローパスフィル
タの動作により、シミット動作の誤動作が抑制され、少
ないシミット幅でも動作させることが可能となり、帰還
量が少なくなる分、消費電流を低減できる。さらに、直
流領域での信号伝達動作も確実に行える。
によれば、偶数個のＭＯＳインバータの入力側に入力用
抵抗を接続すると共に、それらのＭＯＳインバータと並
列に帰還用コンデンサを接続したので、入力信号にノイ
ズが含まれているようなときでも、帰還用コンデンサの
充電動作によって出力信号の波形が割れるような影響が
なく、良好なシミット特性が得られる。しかも、入力用
抵抗及び帰還用コンデンサで構成されるローパスフィル
タの動作により、シミット動作の誤動作が抑制され、少
ないシミット幅でも動作させることが可能となり、帰還
量が少なくなる分、消費電流を低減できる。さらに、直
流領域での信号伝達動作も確実に行える。
【００２１】第２の発明によれば、ＭＯＳトランジスタ
と通常の抵抗及びコンデンサとで、シミットトリガ回路
が構成されているので、同一半導体基板内に簡単に集積
化でき、それによって回路規模の小型化が可能となる。
と通常の抵抗及びコンデンサとで、シミットトリガ回路
が構成されているので、同一半導体基板内に簡単に集積
化でき、それによって回路規模の小型化が可能となる。
【図１】本発明の実施例を示すシミットトリガ回路の回
路図である。
路図である。
【図２】従来のシミットトリガ回路の回路図である。
【図３】従来の他のシミットトリガ回路の回路図であ
る。
る。
【図４】図１に示すシミットトリガ回路のコンデンサの
帰還側を接地した回路を示す図である。
帰還側を接地した回路を示す図である。
【図５】図１のシミットトリガ回路の抵抗を分離して接
地した回路を示す図である。
地した回路を示す図である。
【図６】図１、図４、及び図５の動作波形図である。
【図７】図１においてノイズを含む入力信号が入力され
たときの動作波形図である。
たときの動作波形図である。
２１ 入力端子 ２２ 入力用抵抗 ２３，２４ 第１，第２のＣＭＯＳインバータ ２５ 出力端子 ２６ 帰還用コンデンサ Ｎ１０ 入力側ノード Ｓｉ１０ 入力信号 Ｓｏ１０ 出力信号
Claims (2)
- 【請求項１】 入力端子と入力側ノードとの間に接続さ
れた入力用抵抗と、 前記入力側ノードと出力端子との間に直列接続された偶
数個のＭＯＳインバータと、 前記出力端子と前記入力側ノードとの間に帰還接続され
た帰還用コンデンサとを、 備えたことを特徴とするシミットトリガ回路。 - 【請求項２】 請求項１記載のシミットトリガ回路にお
いて、 前記入力用抵抗、偶数個のＭＯＳインバータ、及び帰還
用コンデンサをモノリシック集積回路で構成したことを
特徴とするシミットトリガ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084288A JPH05291887A (ja) | 1992-04-07 | 1992-04-07 | シミットトリガ回路 |
| US08/042,406 US5438292A (en) | 1992-04-07 | 1993-04-02 | Schmitt trigger circuit with CMOS inverters and filtering means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4084288A JPH05291887A (ja) | 1992-04-07 | 1992-04-07 | シミットトリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291887A true JPH05291887A (ja) | 1993-11-05 |
Family
ID=13826285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4084288A Pending JPH05291887A (ja) | 1992-04-07 | 1992-04-07 | シミットトリガ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5438292A (ja) |
| JP (1) | JPH05291887A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183587C (zh) * | 1996-04-08 | 2005-01-05 | 德克萨斯仪器股份有限公司 | 用于把两个集成电路直流上相互隔离的方法和设备 |
| KR100209505B1 (ko) | 1996-12-23 | 1999-07-15 | 윤종용 | 듀티(duty) 변경 회로 |
| KR100236058B1 (ko) * | 1997-04-24 | 1999-12-15 | 김영환 | 트리거 전압 조정이 가능한 슈미트 트리거 회로 |
| GB2402565B (en) * | 2003-06-07 | 2006-04-19 | Abb Offshore Systems Ltd | Linear amplifier and Schmitt trigger using an analogue switch |
| US7023238B1 (en) | 2004-01-07 | 2006-04-04 | Altera Corporation | Input buffer with selectable threshold and hysteresis option |
| US6965251B1 (en) | 2004-02-18 | 2005-11-15 | Altera Corporation | Input buffer with hysteresis option |
| DE102008006963B4 (de) * | 2008-01-31 | 2015-07-30 | Globalfoundries Inc. | ESD-Leistungsklemmeinrichtung mit stabiler Einschaltfunktion |
| JP5792025B2 (ja) * | 2011-10-21 | 2015-10-07 | ラピスセミコンダクタ株式会社 | 半導体装置及びノイズ除去装置 |
| US8860518B1 (en) * | 2014-01-23 | 2014-10-14 | King Fahd University Of Petroleum And Minerals | Current-feedback operational-amplifier based relaxation oscillator |
| KR101942726B1 (ko) * | 2014-03-17 | 2019-01-28 | 삼성전기 주식회사 | 액티브 노이즈 필터 장치 및 이를 갖는 게이트 구동 장치 |
| US9362919B1 (en) * | 2014-12-22 | 2016-06-07 | University Of Notre Dame Du Lac | Devices for utilizing symFETs for low-power information processing |
| US11296683B2 (en) * | 2020-03-24 | 2022-04-05 | SiFive, Inc. | Low-swing Schmitt triggers |
| US11349435B1 (en) | 2021-03-03 | 2022-05-31 | Saudi Arabian Oil Company | Current-mode square wave oscillator |
| US11349460B1 (en) | 2021-03-03 | 2022-05-31 | Saudi Arabian Oil Company | Current-mode Schmitt trigger using current output stages |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2912653A (en) * | 1957-01-28 | 1959-11-10 | Burroughs Corp | Square wave oscillator |
| US3521242A (en) * | 1967-05-02 | 1970-07-21 | Rca Corp | Complementary transistor write and ndro for memory cell |
| US4039862A (en) * | 1976-01-19 | 1977-08-02 | Rca Corporation | Level shift circuit |
| JPS52124152U (ja) * | 1976-03-18 | 1977-09-21 | ||
| NL8800846A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Geintegreerde schakeling met een programmeerbare cel. |
-
1992
- 1992-04-07 JP JP4084288A patent/JPH05291887A/ja active Pending
-
1993
- 1993-04-02 US US08/042,406 patent/US5438292A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5438292A (en) | 1995-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012142A (en) | Differential controlled delay elements and skew correcting detector for delay-locked loops and the like | |
| JPH05291887A (ja) | シミットトリガ回路 | |
| KR930000972B1 (ko) | Cmos인버터를 구비한 반도체 집적회로 | |
| US5545941A (en) | Crystal oscillator circuit | |
| EP1352472B1 (en) | Circuit for receiving and driving a clock-signal | |
| US11533027B2 (en) | Low power receiver circuit for isolated data communications | |
| CA2245757C (en) | High speed, low voltage swing receiver for mixed supply voltage interfaces | |
| JPH04127467A (ja) | 半導体集積回路装置 | |
| US20010006357A1 (en) | Oscillation/amplification circuit which is unsusceptible to noise and capable of supplying a stable clock | |
| US7443207B2 (en) | Differential output circuit with stable duty | |
| JPH10163829A (ja) | 発振器のノイズ除去回路 | |
| US6703905B2 (en) | Crystal oscillation circuit | |
| US5949265A (en) | Soft latch circuit having sharp-cornered hysteresis characteristics | |
| US5696469A (en) | Clock oscillator | |
| US6181214B1 (en) | Voltage tolerant oscillator input cell | |
| EP0821484B1 (en) | High voltage tolerance output stage | |
| US6472927B1 (en) | Circuit having increased noise immunity and capable of generating a reference voltage or terminating a transmission line | |
| JP2927121B2 (ja) | 入力回路 | |
| JP3094040B2 (ja) | Ｃｍｏｓ論理回路 | |
| JPH10326492A (ja) | アンプ | |
| JPS63302622A (ja) | インタフエ−ス回路 | |
| KR940003562Y1 (ko) | 주파수 선택 씨모오스 rc발진회로 | |
| JP3331006B2 (ja) | 検波回路 | |
| JP3243202B2 (ja) | パルス伝送回路 | |
| JP2891766B2 (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991109 |