JP5792025B2 - 半導体装置及びノイズ除去装置 - Google Patents
半導体装置及びノイズ除去装置 Download PDFInfo
- Publication number
- JP5792025B2 JP5792025B2 JP2011231615A JP2011231615A JP5792025B2 JP 5792025 B2 JP5792025 B2 JP 5792025B2 JP 2011231615 A JP2011231615 A JP 2011231615A JP 2011231615 A JP2011231615 A JP 2011231615A JP 5792025 B2 JP5792025 B2 JP 5792025B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- schmitt
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
一方、シュミット閾値(シュミット閾値H及びシュミット閾値L)は、電源電圧の変動に追従して変動するため、ノードAがシュミット回路143のシュミット閾値以下となり、シュミット回路143の出力(ノードB)において、Hレベルの出力信号の出力中に、当該出力信号に期待しないLレベルパルスのグリッチが発生してしまう。
なお、本実施の形態では、ノイズ除去回路26では、シュミット回路52に入力される信号の電位を調整する機能を有する容量素子C7をシュミット回路52の入力と出力との間に接続した場合について詳細に説明したがこれに限らず、例えば、シュミット回路52の入力と電源との間に容量素子C7を接続してもよい。この場合も容量素子C7により、電源電圧の変動に追従してシュミット回路52の入力信号(ノードA)が変動する。
10 半導体装置
12、14 外部回路
20 入力端子(第1端子)
22 入力端子(第2端子)
24 ノイズ除去回路(第1ノイズ除去回路)
26 ノイズ除去回路(第2ノイズ除去回路)
29 ノイズ除去装置
40、50 ローパスフィルタ
42 シュミット回路(第1シュミット回路)
52 シュミット回路(第2シュミット回路)
44 出力信号調整回路
46 遅延回路
48 OR回路(論理和回路)
C7 容量素子(入力信号調整部)
Claims (7)
- 第1信号が入力される第1端子と、
内部回路に伝達される際の遅延に関して前記第1信号よりも制限が多い第2信号が入力される第2端子と、
前記第1端子から前記第1信号が入力される第1シュミット回路と、当該第1シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第1ノイズ除去回路と、
前記第2端子から前記第2信号が入力される第2シュミット回路と、当該第2シュミット回路に入力される前記第2信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第2シュミット回路の出力信号を内部回路に出力する第2ノイズ除去回路と、
を備えた半導体装置。 - 前記出力信号調整部は、前記第1シュミット回路の出力信号が入力されると共に、入力された信号を前記所定時間遅延させて出力する遅延回路と、前記第1シュミット回路の出力信号及び前記遅延回路の出力信号が入力される論理和回路と、を備える、請求項1に記載の半導体装置。
- 前記入力信号調整部は、前記第1シュミット回路の入力と出力との間に接続された容量素子及び前記第1シュミット回路の入力と電源との間に接続された容量素子の少なくとも一方を備える、請求項1または請求項2に記載の半導体装置。
- 前記第1ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第1信号が前記第1シュミット回路に入力される、請求項1から請求項3のいずれか1項に記載の半導体装置。
- 前記第2ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第2信号が前記第2シュミット回路に入力される、請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記第2信号の周波数を、前記第1信号よりも高周波数とした、請求項1から請求項5のいずれか1項に記載の半導体装置。
- 第1信号が入力される第1シュミット回路と、当該第1シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第1ノイズ除去回路と、
内部回路に伝達される際の遅延に関して前記第1信号よりも制限が多い第2信号が入力される第2シュミット回路と、当該第2シュミット回路に入力される前記第2信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第2シュミット回路の出力信号を内部回路に出力する第2ノイズ除去回路と、
を備えたノイズ除去装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011231615A JP5792025B2 (ja) | 2011-10-21 | 2011-10-21 | 半導体装置及びノイズ除去装置 |
US13/653,584 US8618871B2 (en) | 2011-10-21 | 2012-10-17 | Noise reduction device and semiconductor device having the same |
CN201210398715.8A CN103066961B (zh) | 2011-10-21 | 2012-10-19 | 半导体装置以及噪声去除装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011231615A JP5792025B2 (ja) | 2011-10-21 | 2011-10-21 | 半導体装置及びノイズ除去装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013090271A JP2013090271A (ja) | 2013-05-13 |
JP5792025B2 true JP5792025B2 (ja) | 2015-10-07 |
Family
ID=48109449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011231615A Active JP5792025B2 (ja) | 2011-10-21 | 2011-10-21 | 半導体装置及びノイズ除去装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8618871B2 (ja) |
JP (1) | JP5792025B2 (ja) |
CN (1) | CN103066961B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10885467B2 (en) * | 2016-04-28 | 2021-01-05 | Qualcomm Incorporated | Differentially private iteratively reweighted least squares |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03140872A (ja) * | 1989-10-27 | 1991-06-14 | Stanley Electric Co Ltd | 測定装置の誤動作防止回路 |
US5113098A (en) * | 1991-03-29 | 1992-05-12 | Advanced Micro Devices, Inc. | Glitch remover circuit for transmission links |
JPH05291887A (ja) * | 1992-04-07 | 1993-11-05 | Oki Micro Design Miyazaki:Kk | シミットトリガ回路 |
US5563532A (en) * | 1994-01-24 | 1996-10-08 | Advanced Micro Devices, Inc. | Double filtering glitch eater for elimination of noise from signals on a SCSI bus |
US5920221A (en) * | 1997-07-14 | 1999-07-06 | Vanguard International Semiconductor Corporation | RC delay circuit for integrated circuits |
EP1997226A1 (en) * | 2006-03-10 | 2008-12-03 | Nxp B.V. | Pulse shaping circuit for crystal oscillator |
JP2009055470A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | ノイズ除去回路 |
JP5489525B2 (ja) * | 2009-05-11 | 2014-05-14 | 矢崎総業株式会社 | 均等化装置 |
-
2011
- 2011-10-21 JP JP2011231615A patent/JP5792025B2/ja active Active
-
2012
- 2012-10-17 US US13/653,584 patent/US8618871B2/en active Active
- 2012-10-19 CN CN201210398715.8A patent/CN103066961B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8618871B2 (en) | 2013-12-31 |
JP2013090271A (ja) | 2013-05-13 |
US20130099841A1 (en) | 2013-04-25 |
CN103066961B (zh) | 2017-05-10 |
CN103066961A (zh) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6975174B1 (en) | Clock oscillator | |
JP6013070B2 (ja) | 半導体装置及びその制御方法 | |
JP2011223375A (ja) | 発振回路 | |
JP4913671B2 (ja) | 遅延回路 | |
CN1937406B (zh) | 噪音滤波器电路 | |
JP5792025B2 (ja) | 半導体装置及びノイズ除去装置 | |
TW201010268A (en) | Coupled ring oscillator and method for initializing the same | |
JP6102620B2 (ja) | デューティサイクル補正回路 | |
JP2013077939A (ja) | 電子回路 | |
JP5876799B2 (ja) | 半導体装置 | |
JP2023052304A (ja) | 信号伝達装置 | |
JP6623745B2 (ja) | 電子回路及び発振器の制御方法 | |
JP6850366B2 (ja) | 半導体集積回路 | |
JP5342360B2 (ja) | スイッチングドライバ回路 | |
CN107276584B (zh) | 振荡电路 | |
US20090016421A1 (en) | Parameter control circuit | |
JP2009055470A (ja) | ノイズ除去回路 | |
KR100210847B1 (ko) | 노이즈 제거폭 가변형 회로 | |
JP5536633B2 (ja) | エッジ検出回路 | |
JP2008066930A (ja) | 発振回路 | |
CN117240256A (zh) | 一种毛刺信号的消除电路、方法及信号处理电路 | |
JP2013021388A (ja) | Cmosインバータ | |
JP5881655B2 (ja) | 半導体集積回路装置 | |
JP4962759B2 (ja) | パルス信号発生器及びクロック信号発生器 | |
JP2009165012A (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150805 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5792025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |