JP4962759B2 - パルス信号発生器及びクロック信号発生器 - Google Patents
パルス信号発生器及びクロック信号発生器 Download PDFInfo
- Publication number
- JP4962759B2 JP4962759B2 JP2006122616A JP2006122616A JP4962759B2 JP 4962759 B2 JP4962759 B2 JP 4962759B2 JP 2006122616 A JP2006122616 A JP 2006122616A JP 2006122616 A JP2006122616 A JP 2006122616A JP 4962759 B2 JP4962759 B2 JP 4962759B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- signal generator
- voltage
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
パルス信号の平均直流電圧と所定の基準電圧とを比較してその結果を論理信号として出力する信号状態検出回路と、前記論理信号により前記パルス信号の出力を許容する論理回路とを有するとともに、
前記信号状態検出回路は、前記パルス信号を積分してその平均直流電圧を出力する積分回路と、前記平均直流電圧と所定の基準電圧とを比較して前記論理信号を出力する比較器とを含む一方、
前記論理回路は、前記論理信号を前記パルス信号と同期させて出力する論理回路と、前記論理回路の出力に基づき、前記パルス信号の出力を許容する論理ゲートとを含む構成としたことを特徴とするパルス信号発生器である。
上記第1の態様に記載するパルス信号発生器において、
前記基準電圧は、当該パルス信号発生器の論理電圧を直列接続した抵抗により分割して設定されることを特徴とするパルス信号発生器である。
上記第1の態様に記載するパルス信号発生器において、
前記基準電圧及び前記平均直流電圧をそれぞれ電圧変換回路を介してから前記比較器で比較することを特徴とするパルス信号発生器である。
上記第1乃至第3の態様の何れか一つに記載するパルス信号発生器において、
前記信号状態検出回路の出力信号である前記論理信号の状態に応じて前記基準電圧を切換えることにより前記論理信号がヒステリシス特性を有するようにしたことを特徴とするパルス信号発生器である。
発振回路と、上記第1乃至第4の何れか一つに記載するパルス信号発生器とを有し、前記発振回路の出力パルス信号であるクロック信号を前記パルス信号発生器の入力とすることにより前記パルス信号発生器からクロック信号を出力するように構成したことを特徴とするクロック信号発生器である。
<第1の実施の形態>
図1は本発明の第1の実施の形態に係るクロック信号発生器を示す回路図である。同図に示すように、圧電発振回路OSCは、図7に示す従来技術のものと同様であり、水晶振動子Xtal、インバータ1、抵抗Rf、キャパシタCg,Cd等からなり、インバータ1の出力パルス信号であるクロック信号CLKをパルス信号発生回路PGOの初段のインバータ12に供給するようになっている。インバータ12の出力はインバータ13を介してナンドゲート回路14の一方の入力となり、所定の論理処理がなされた後、インバータINV15を介して出力端子OUTから出力される。
図3は本発明の第2の実施の形態に係るクロック信号発生器を示す回路図である。同図に示すように、本形態に係るスイッチング電源回路は、図1に示すスイッチング電源回路に電圧変換回路19,20を追加したものである。その他の構成は、図1に示すスイッチング電源回路と同一であるので、同一部分には同一番号を付し、重複する説明は省略する。
図5は本発明の第3の実施の形態に係るクロック信号発生器を示す回路図である。同図に示すように、本形態に係るスイッチング電源回路は、図1に示すスイッチング電源回路にスイッチング手段であるNMOSトランジスタN2及び抵抗R3を追加したものである。その他の構成は、図1に示すスイッチング電源回路と同一であるので、同一部分には同一番号を付し、重複する説明は省略する。
PGO パルス信号発生回路
12,13,15,16 インバータ
14 ナンドゲート回路
17 比較器
18 Dフリップフロップ回路
Claims (5)
- パルス信号の平均直流電圧と所定の基準電圧とを比較してその結果を論理信号として出力する信号状態検出回路と、前記論理信号により前記パルス信号の出力を許容する論理回路とを有するとともに、
前記信号状態検出回路は、前記パルス信号を積分してその平均直流電圧を出力する積分回路と、前記平均直流電圧と所定の基準電圧とを比較して前記論理信号を出力する比較器とを含む一方、
前記論理回路は、前記論理信号を前記パルス信号と同期させて出力する論理回路と、前記論理回路の出力に基づき、前記パルス信号の出力を許容する論理ゲートとを含む構成としたことを特徴とするパルス信号発生器。 - 請求項1に記載するパルス信号発生器において、
前記基準電圧は、当該パルス信号発生器の論理電圧を直列接続した抵抗により分割して設定されることを特徴とするパルス信号発生器。 - 請求項1に記載するパルス信号発生器において、
前記基準電圧及び前記平均直流電圧をそれぞれ電圧変換回路を介してから前記比較器で比較することを特徴とするパルス信号発生器。 - 請求項1乃至請求項3の何れか一つに記載するパルス信号発生器において、
前記信号状態検出回路の出力信号である前記論理信号の状態に応じて前記基準電圧を切換えることにより前記論理信号がヒステリシス特性を有するようにしたことを特徴とするパルス信号発生器。 - 発振回路と、請求項1乃至請求項4の何れか一つに記載するパルス信号発生器とを有し、前記発振回路の出力パルス信号であるクロック信号を前記パルス信号発生器の入力とすることにより前記パルス信号発生器からクロック信号を出力するように構成したことを特徴とするクロック信号発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122616A JP4962759B2 (ja) | 2006-04-26 | 2006-04-26 | パルス信号発生器及びクロック信号発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122616A JP4962759B2 (ja) | 2006-04-26 | 2006-04-26 | パルス信号発生器及びクロック信号発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007295410A JP2007295410A (ja) | 2007-11-08 |
JP4962759B2 true JP4962759B2 (ja) | 2012-06-27 |
Family
ID=38765565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006122616A Active JP4962759B2 (ja) | 2006-04-26 | 2006-04-26 | パルス信号発生器及びクロック信号発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4962759B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59174759A (ja) * | 1983-03-24 | 1984-10-03 | Kowa Co | 組織プラスミノ−ゲンアクチベ−タ−の定量方法及び定量用キツト |
JPS62254514A (ja) * | 1986-04-28 | 1987-11-06 | Hitachi Ltd | スライスレベル自動設定回路 |
JP2553680B2 (ja) * | 1988-12-29 | 1996-11-13 | 松下電器産業株式会社 | デジタル信号処理回路 |
JPH04273602A (ja) * | 1991-02-28 | 1992-09-29 | Nippon Precision Circuits Kk | 発振制御回路 |
JPH05291897A (ja) * | 1992-04-10 | 1993-11-05 | Toshiba Corp | ヒステリシス特性を有する入力回路 |
JPH0756649A (ja) * | 1993-08-17 | 1995-03-03 | Mitsubishi Electric Corp | クロック発生回路 |
JPH10197572A (ja) * | 1997-01-07 | 1998-07-31 | Nissan Motor Co Ltd | ヒステリシスコンパレータ |
JP2002092065A (ja) * | 2000-09-11 | 2002-03-29 | Toshiba Corp | 回路設計方法及び回路設計装置 |
JP3652304B2 (ja) * | 2001-11-29 | 2005-05-25 | Necマイクロシステム株式会社 | クロック生成回路及びクロック生成方法 |
JP2003173361A (ja) * | 2001-12-05 | 2003-06-20 | Seiko Epson Corp | 半導体集積回路のレイアウト設計方法及び装置 |
JP2005236549A (ja) * | 2004-02-18 | 2005-09-02 | Sony Corp | クロック信号切替回路 |
JP2005311639A (ja) * | 2004-04-21 | 2005-11-04 | Seiko Epson Corp | 発振開始検出回路及びそれを内蔵した半導体集積回路 |
JP2005354132A (ja) * | 2004-06-08 | 2005-12-22 | New Japan Radio Co Ltd | クロック発生回路 |
-
2006
- 2006-04-26 JP JP2006122616A patent/JP4962759B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007295410A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3141816B2 (ja) | 発振回路 | |
JPH0329510A (ja) | 半導体集積回路内の電圧変換回路 | |
TWI409613B (zh) | 微電腦的電子電路 | |
JP2006197247A (ja) | パルス幅変調回路 | |
JP2006086997A (ja) | 発振回路及びこの発振回路を有する半導体装置 | |
JP2006222524A (ja) | 発振回路 | |
KR20040018139A (ko) | Dc/dc 컨버터의 제어 회로 및 dc/dc 컨버터 | |
KR100739524B1 (ko) | 자동 기동회로를 갖는 정현파 발생기 | |
US8253441B1 (en) | Circuits and methods for level shifting a signal | |
KR20160038828A (ko) | 발진 회로 | |
CN1307795C (zh) | 改进的差分反相电路 | |
US7545128B2 (en) | Regulator circuit | |
JP2013009032A (ja) | 発振回路 | |
JP4962759B2 (ja) | パルス信号発生器及びクロック信号発生器 | |
JP2010119104A (ja) | 位相歪みのない電圧レベル変換器 | |
JP5193167B2 (ja) | 発振器、発振装置 | |
JP5532798B2 (ja) | 水晶発振回路 | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP2009055470A (ja) | ノイズ除去回路 | |
US8618871B2 (en) | Noise reduction device and semiconductor device having the same | |
JP2014033289A (ja) | 波形変換器及び発振器 | |
JP2008066930A (ja) | 発振回路 | |
JP6163319B2 (ja) | 発振停止検出回路及び電子機器 | |
JP2013090188A (ja) | 水晶発振回路 | |
JP2013021388A (ja) | Cmosインバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4962759 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |