JPH0756649A - クロック発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 発振開始時に発振回路出力が安定するまでマ
イクロプロセッサにクロックとして発振回路出力を入力
する待ち時間を短くする。 【構成】 発振回路１が出力する発振回路出力を入力と
するヒステリシス幅の大きい第１のバッファ回路２と、
上記発振回路出力を入力とするヒステリシス幅の小さい
第２のバッファ回路３と、上記第１のバッファ回路２の
出力をカウント入力とするタイマ回路４とを設け、該タ
イマ回路４のオーバーフロー信号の発生時に、上記第２
のバッファ回路３を通して得られる発振回路出力を、ア
ンド回路６を介してマイクロプロセッサ７に入力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロコンピュー
タで利用するクロック発生回路に関するもので、特に、
自励発振開始時において、安定した発振回路出力をマイ
クロプロセッサにクロック入力するクロック発生回路に
関するものである。

【０００２】

【従来の技術】図５は従来のクロック発生回路を示すブ
ロック図であり、図において、１はセラミック振動子等
により自励的に発振する発振回路、３は発振回路１の出
力を入力とするヒステリシス幅をもったバッファ回路、
４はバッファ回路３の出力をカウント入力とするタイマ
回路である。

【０００３】また、５は初期状態が｀０´で、タイマ回
路４がオーバーフローするとセットされるフリップフロ
ップ回路、６はバッファ回路３とフリップフロップ回路
５の出力を２つの入力とするアンド回路であり、７はマ
イクロプロセッサである。

【０００４】次に動作について説明する。まず、発振回
路１が発振開始した場合を考えると、発振回路１の出力
（以下、発振回路出力という）は、図６のように、時間
と共に振動の振幅を広くしていき、発振安定時には電源
電圧Ｖｃｃと接地電圧との間で振動する。

【０００５】上記のように、フリップフロップ回路５は
初期状態｀０´であるので、発振開始時はアンド回路６
により、発振回路１で発生したクロックとしての発振回
路出力は、マイクロプロセッサ７には入力されない。発
振開始後において、上記発振回路出力の振幅がバッファ
回路３のヒステリシス幅Ｗを越えた場合、このバッファ
回路からの発振回路出力はアンド回路６の入力となると
ともに、タイマ回路４のカウントを開始させる。

【０００６】この場合において、タイマ回路４がオーバ
ーフローするまでは、アンド回路６により上記発振回路
出力はマイクロプロセッサ７へは入力されない。しか
し、タイマ回路４がオーバーフローをすると、フリップ
フロップ回路５がセットされ、バッファ回路３より出力
される発振回路出力が、アンド回路６を通してマイクロ
プロセッサ７に入力される。

【０００７】このように、タイマ回路４の初期値を適当
な値に設定することにより、発振の安定のための待ち時
間を発生させることが可能となる。

【０００８】

【発明が解決しようとする課題】従来のクロック発生回
路は以上のように構成されているので、発振開始直後の
発振回路出力がアンド回路６へ入力されると同時に、発
振安定の待ち時間を発生するタイマ回路４へも入力され
るため、発振回路出力を入力するバッファ回路３には大
きなヒステリシスをもたせることができない。

【０００９】特に、水晶振動子等により構成される発振
回路では、発振開始直後は高調波を発生し易く、このた
め発振の安定のための待ち時間を、発振安定の測定結果
に対して２倍以上広く設定する必要があるなどの問題点
があった。

【００１０】請求項１の発明は上記のような問題点を解
消するためになされたものであり、待ち時間を作るタイ
マ回路への発振回路出力の入力はその発振回路出力の振
幅が大きくなってから行わせることにより、発振安定時
間の待ち時間を短くすることを目的とする。

【００１１】請求項２の発明は待ち時間を作る発振安定
検出回路への発振回路出力の入力をその発振回路出力の
発振周波数が設定値に達してから行わせることにより、
発振安定時間の待ち時間を短くすることを目的とする。

【００１２】

【課題を解決するための手段】請求項１の発明に係るク
ロック発生回路は、発振回路が出力する発振回路出力を
入力とするヒステリシス幅の大きい第１のバッファ回路
と、上記発振回路出力を入力とするヒステリシス幅の小
さい第２のバッファ回路と、上記第１のバッファ回路の
出力をカウント入力とするタイマ回路とを設け、該タイ
マ回路のオーバーフロー信号の発生時に、上記第２のバ
ッファ回路を通して得られる発振回路出力を、アンド回
路を介してマイクロプロセッサに入力するようにしたも
のである。

【００１３】請求項２の発明に係るクロック発生回路
は、第１のバッファ回路の出力を入力とし、発振回路出
力が一定の発振周波数に到達すると、一定時間遅延後信
号を出力する発振安定検出回路を設け、該発振安定検出
回路からの信号出力時に、上記第２のバッファ回路を通
して得られる発振回路出力を、アンド回路を介してマイ
クロプロセッサに入力するようにしたものである。

【００１４】

【作用】請求項１の発明におけるクロック発生回路は、
ヒステリシス幅の大きい第１のバッファ回路の出力をタ
イマ回路によりカウントさせて、そのタイマ回路がオー
バーフローとなったとき、ヒステリシス幅の小さい第２
のバッファ回路を介して出力される発振回路出力をマイ
クロプロセッサに入力可能にする。

【００１５】請求項２の発明におけるクロック発生回路
は、ヒステリシス幅の大きい第１のバッファ回路の出力
が一定の発振周波数に到達する、一定時間遅延後、第２
のバッファ回路を通して得られる発振回路出力をマイク
ロプロセッサに入力可能にする。

【００１６】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１において、１はセラミック振動子等により自
励発振する発振回路、２，３はそれぞれ大，小の異なっ
たヒステリシス幅をもつバッファ回路、４はバッファ回
路（第１のバッファ回路）２の出力をカウント入力とす
るタイマ回路である。

【００１７】また、５は初期状態が｀０´で、タイマ回
路４がオーバーフローするとセットされるフリップフロ
ップ回路、６はバッファ回路（第２のバッファ回路）３
とフリップフロップ回路５の出力を２つの入力とするア
ンド回路、７はマイクロプロセッサである。

【００１８】次に動作について説明する。まず、発振回
路１が発振開始した場合を考えると、発振回路１の出力
は図２のように時間とともに振動の振幅を広くしてい
き、発振安定時には電源電圧Ｖｃｃと接地電圧との間で
振動する。

【００１９】また、上記のようにフリップフロップ回路
５は初期状態｀０´であるので、発振開始時において、
発振回路出力はマイクロプロセッサ７には入力されてい
ない。そして、発振開始後において、上記発振回路出力
の振幅がバッファ回路３のヒステリシス幅Ｗ１を越えた
場合、バッファ回路３より発振回路出力が出力される
が、フリップフロップ回路５は出力｀０´であるため、
アンド回路６によりマイクロプロセッサ７へは入力され
ない。

【００２０】一方、発振回路出力がバッファ回路２のヒ
ステリシス幅を越えた場合を考えると、この時タイマ回
路２より発振回路出力が入力される。このためタイマ回
路４はカウントを始める。

【００２１】タイマ回路４がオーバーフローをするとフ
リップフロップ回路５がセットされ、バッファ回路３よ
り出力される発振回路出力がアンド回路６を通してマイ
クロプロセッサ７に入力される。

【００２２】すなわち、発振回路出力が可能な限り安定
した状態を待って、初めて、その発振回路出力をアンド
回路６を介して、マイクロプロセッサ７に入力できるこ
ととなる。

【００２３】実施例２．次に、この発明の第２の実施例
を図３について説明する。図３において、１は発振回
路、２，３はそれぞれ異なったヒステリシス幅をもった
バッファ回路、８はバッファ回路２の出力を入力とし発
振回路出力が一定の発振周波数に達すると、一定時間遅
延後、出力が｀１´になる発振安定検出回路である。

【００２４】また、６はバッファ回路３と発振安定検出
回路８の出力を２入力とするアンド回路、７はマイクロ
プロセッサである。

【００２５】図４に発振安定検出回路８の回路例を示
す。同図において、９は電荷を容量１０にチャージし、
入力１１により制御されるＭＯＳトランジスタ、１０は
電荷を蓄える上記容量、１２はＭＯＳトランジスタ９の
出力である。

【００２６】次に動作について説明する。発振回路出力
がバッファ回路２のヒステリシス幅Ｗ２を越える以前に
関しては、実施例１の動作と同じである。一方、発振回
路出力がバッファ回路２のヒステリシス幅Ｗ２を越えた
場合には、発振安定検出回路８を構成するＭＯＳトラン
ジスタ９は、発振回路出力のクロックが｀Ｌ´レベルに
なるたびに導通状態となり、容量１０に電荷をチャージ
する。

【００２７】このためＭＯＳトランジスタ９と容量１０
の各素子値を最適な値にすることで、発振回路出力が一
定の周波数以上に達した後、一定遅延時間後に、出力１
２がアンド回路６のスレッショルドレベルを越える。こ
のため、バッファ回路３の発振回路出力がアンド回路６
を通じてマイクロプロセッサ７に入力される。

【００２８】

【発明の効果】以上のように、請求項１の発明によれば
発振回路が出力する発振回路出力を入力とするヒステリ
シス幅の大きい第１のバッファ回路と、上記発振回路出
力を入力とするヒステリシス幅の小さい第２のバッファ
回路と、上記第１のバッファ回路の出力をカウント入力
とするタイマ回路とを設け、該タイマ回路のオーバーフ
ロー信号の発生時に、上記第２のバッファ回路を通して
得られる発振回路出力を、アンド回路を介してマイクロ
プロセッサに入力するように構成したので、発振安定の
ための待ち時間を発生するタイマ回路により、クロック
として入力されるための発振回路出力が従来より広い振
幅になるまで待たせることで、特に異常発振の発生し易
い発振開始直後の発振振幅が小さい期間は、発振回路出
力が発振安定の待ち時間を発生するタイマ回路に入力さ
れることがなくなり、発振安定のための待ち時間の設定
を従来より短くできるものが得られる効果がある。

【００２９】請求項２の発明によれば第１のバッファ回
路の出力を入力とし、発振回路出力が一定の発振周波数
に到達すると、一定時間遅延後信号出力を出力する発振
安定検出回路を設け、該発振安定検出回路からの信号出
力時に、上記第２のバッファ回路を通して得られる発振
回路出力を、アンド回路を介してマイクロプロセッサに
入力するように構成したので、発振安定の待ち時間を、
発振安定検出回路による周波数検出により従来より短く
できるものが得られる効果がある。

【図面の簡単な説明】

【図１】請求項１の発明の一実施例によるクロック発生
回路を示すブロック図である。

【図２】図１における発振回路の発振開始直後の発振回
路出力を示す波形図である。

【図３】請求項２の発明の一実施例によるクロック発生
回路を示すブロック図である。

【図４】図３における発振安定検出回路の詳細を示す回
路図である。

【図５】従来のクロック発生回路を示すブロック図であ
る。

【図６】図５における発振回路の発振開始直後の発振回
路出力を示す波形図である。

【符号の説明】

１ 発振回路 ２ バッファ回路（第１のバッファ回路） ３ バッファ回路（第２のバッファ回路） ４ タイマ回路 ６ アンド回路 ７ マイクロプロセッサ ８ 発振安定検出回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 発振回路が出力する発振回路出力を入力
   とするヒステリシス幅の大きい第１のバッファ回路と、
   上記発振回路出力を入力とするヒステリシス幅の小さい
   第２のバッファ回路と、上記第１のバッファ回路の出力
   をカウント入力とするタイマ回路と、該タイマ回路のオ
   ーバーフロー信号の発生時に、上記第２のバッファ回路
   を通して得られる発振回路出力をマイクロプロセッサに
   入力するアンド回路とを備えたクロック発生回路。
2. 【請求項２】 発振回路が出力する発振回路出力を入力
   とするヒステリシス幅の大きい第１のバッファ回路と、
   上記発振回路出力を入力とするヒステリシス幅の小さい
   第２のバッファ回路と、上記第１のバッファ回路の出力
   を入力とし、発振回路出力が一定の発振周波数に到達す
   ると、一定時間遅延後信号を出力する発振安定検出回路
   と、該発振安定検出回路からの信号出力時に、上記第２
   のバッファ回路を通して得られる発振回路出力をマイク
   ロプロセッサに入力するアンド回路とを備えたクロック
   発生回路。