JP2718191B2 - マイクロコンピュータのスタンバイ回路 - Google Patents
マイクロコンピュータのスタンバイ回路Info
- Publication number
- JP2718191B2 JP2718191B2 JP1169484A JP16948489A JP2718191B2 JP 2718191 B2 JP2718191 B2 JP 2718191B2 JP 1169484 A JP1169484 A JP 1169484A JP 16948489 A JP16948489 A JP 16948489A JP 2718191 B2 JP2718191 B2 JP 2718191B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- microcomputer
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータのスタンバイ状態から
の復帰を行う起動回路に係り、特に水晶振動子用自励発
振回路の発振安定時間を制御する回路に関する。
の復帰を行う起動回路に係り、特に水晶振動子用自励発
振回路の発振安定時間を制御する回路に関する。
従来、この種のスタンバイ回路は、第５図に示す様
に、反転増幅回路20と帰還抵抗21とその反転増幅回路20
の入力側を、マイクロコンピュータがスタンバイ状態に
入った事を示す信号（以下STOPと略す）51により、接地
を制御するトランジスタ52と、その自励発振波が入力さ
れる波形成形のためのインバータ54と、その出力をカウ
ントしSTOP51の反転信号によりリセットされるカウンタ
回路（以下WAKE−UP COUNTERと略す）55と、マイクロコ
ンピュータの起動を行うWAKE−UP COUNTER55のオーバー
フロー信号（以下WAKEと略す）56とからなっていた。こ
こで、水晶振動子を含む発振器53は、外付けとなってお
り、X1,X2端子で内部と接続されていた。第５図のスタ
ンバイ回路の動作について、第６図のタイミング図を用
いて説明する。第６図のタイミング図は、マイクロコン
ピュータがスタンバイ状態から動作状態に移る起動時を
示した図である。先づ、STOPが「ハイ」の時は、第５図
のトランジスタ52が「オン」しているため、発振器53の
自励発振は停止しており、第６図の波形Foscの様にな
る。またWAKE−UP COUNTER55は、リセットされ、カウン
ト値は「０」のままである。次にSTOPが「ロウ」になる
と、不安定ながら発振器53の自励発振が開始し、波形Fo
scの振幅が第５図のインバータ回路54のしきい値Ｃを超
えた時点で、WAKE−UP COUNTER55が計数を開始し、WAKE
−UP COUNTER55のビット数に応じて、計数値がオーバー
フローした時点で、WAKEが出力され、マイクロコンピュ
ータの起動信号となる。〔発明が解決しようとする課
題〕 前述した従来のマイクロコンピュータのスタンバイ回
路は、外付けされる水晶振動子によって発振安定時間が
異なるため、使用される水晶振動子の内で最も長い発振
安定時間以上の時間を計数する様に、固定のWAKE−UP C
OUNTER55のビット数を設けて、発振安定時間を稼いでお
り、発振安定時間が短い水晶振動子が外付けされた場合
でも、固定されている長い発振安定時間までマイクロコ
ンピュータが起動されないという欠点がある。
に、反転増幅回路20と帰還抵抗21とその反転増幅回路20
の入力側を、マイクロコンピュータがスタンバイ状態に
入った事を示す信号（以下STOPと略す）51により、接地
を制御するトランジスタ52と、その自励発振波が入力さ
れる波形成形のためのインバータ54と、その出力をカウ
ントしSTOP51の反転信号によりリセットされるカウンタ
回路（以下WAKE−UP COUNTERと略す）55と、マイクロコ
ンピュータの起動を行うWAKE−UP COUNTER55のオーバー
フロー信号（以下WAKEと略す）56とからなっていた。こ
こで、水晶振動子を含む発振器53は、外付けとなってお
り、X1,X2端子で内部と接続されていた。第５図のスタ
ンバイ回路の動作について、第６図のタイミング図を用
いて説明する。第６図のタイミング図は、マイクロコン
ピュータがスタンバイ状態から動作状態に移る起動時を
示した図である。先づ、STOPが「ハイ」の時は、第５図
のトランジスタ52が「オン」しているため、発振器53の
自励発振は停止しており、第６図の波形Foscの様にな
る。またWAKE−UP COUNTER55は、リセットされ、カウン
ト値は「０」のままである。次にSTOPが「ロウ」になる
と、不安定ながら発振器53の自励発振が開始し、波形Fo
scの振幅が第５図のインバータ回路54のしきい値Ｃを超
えた時点で、WAKE−UP COUNTER55が計数を開始し、WAKE
−UP COUNTER55のビット数に応じて、計数値がオーバー
フローした時点で、WAKEが出力され、マイクロコンピュ
ータの起動信号となる。〔発明が解決しようとする課
題〕 前述した従来のマイクロコンピュータのスタンバイ回
路は、外付けされる水晶振動子によって発振安定時間が
異なるため、使用される水晶振動子の内で最も長い発振
安定時間以上の時間を計数する様に、固定のWAKE−UP C
OUNTER55のビット数を設けて、発振安定時間を稼いでお
り、発振安定時間が短い水晶振動子が外付けされた場合
でも、固定されている長い発振安定時間までマイクロコ
ンピュータが起動されないという欠点がある。
実際には安全のため、10ms程度の計数を行う様にWAKE
−UP COUNTER55のビット数が設定されており、例えば10
MHzの水晶振動子の場合、７ビット以上のWAKE−UP COUN
TERが必要になる。
−UP COUNTER55のビット数が設定されており、例えば10
MHzの水晶振動子の場合、７ビット以上のWAKE−UP COUN
TERが必要になる。
本発明の目的は、前記欠点が解決され、外付けされる
水晶振動子の発振安定時間に合わせて、マイクロコンピ
ュータへの起動信号を生成できるようにしたマイクロコ
ンピュータのスタンバイ回路を提供することにある。
水晶振動子の発振安定時間に合わせて、マイクロコンピ
ュータへの起動信号を生成できるようにしたマイクロコ
ンピュータのスタンバイ回路を提供することにある。
本発明のマイクロコンピュータのスタンバイ回路の構
成は、反転増幅回路と、帰還抵抗と、その反転増幅回路
の入力側の制御信号により接地するトランジスタとから
なる水晶振動子用自励発振回路と、その出力が入力され
るしきい値の異なる２つのインバータ回路と、その２つ
のインバータ回路の出力が入力される２入力NOR又はAND
論理回路と、その出力を計数し前記制御回信号の反転信
号によりリセットされるバイナリカウンタとを含み、そ
のオーバーフロー信号がマイクロコンピュータの起動信
号となることを特徴とする。
成は、反転増幅回路と、帰還抵抗と、その反転増幅回路
の入力側の制御信号により接地するトランジスタとから
なる水晶振動子用自励発振回路と、その出力が入力され
るしきい値の異なる２つのインバータ回路と、その２つ
のインバータ回路の出力が入力される２入力NOR又はAND
論理回路と、その出力を計数し前記制御回信号の反転信
号によりリセットされるバイナリカウンタとを含み、そ
のオーバーフロー信号がマイクロコンピュータの起動信
号となることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のマイクロコンピュータの
スタンバイ回路の回路図である。
スタンバイ回路の回路図である。
第１図において、本実施例のマイクロコンピュータの
スタンバイ回路は、反転増幅回路20と、帰還抵抗21と、
自励発振回路をX1端子を介して接地するMOSトランジス
タ12と、STOP11信号が入力されるインバータ22と、波形
整形ができるようにしきい値の相異なる２つのインバー
タ回路14,15と、２入力NOR回路17と、WAKE19信号を出力
する３ビットのWAKE−UP COUNTER18とを、内部に備え、
外付け部品として、２つのコンデンサ24,25と水晶振動
子23とを含む発振器13が設けられる。
スタンバイ回路は、反転増幅回路20と、帰還抵抗21と、
自励発振回路をX1端子を介して接地するMOSトランジス
タ12と、STOP11信号が入力されるインバータ22と、波形
整形ができるようにしきい値の相異なる２つのインバー
タ回路14,15と、２入力NOR回路17と、WAKE19信号を出力
する３ビットのWAKE−UP COUNTER18とを、内部に備え、
外付け部品として、２つのコンデンサ24,25と水晶振動
子23とを含む発振器13が設けられる。
次に第２図のタイミング図を用いて、その動作を説明
する。先づ第１図のSTOP11が「ハイ」の時は、トランジ
スタ12が「オン」しているため、自励発振は停止してお
り、第２図の波形Foscの様になる。また、WAKE−UP COU
NTER18はリセットされており、カウント値は「０」のま
まである。次にSTOP11が「ロウ」になると、不安定なが
ら自励発振が開始する。ここで、波形Foscの振幅が、第
１図のインバータ回路14,15のしきい値を超えたところ
で波形整形され、第２図の様になる。その２つの出力が
入力される回路17の波形も、第２図の様になり、WAKE−
UP COUNTER18のカウント値は、第２図の様になる。ここ
で、WAKE−UP COUNTER18は、３ビット構成であるため、
カウント値「７」でオーバーフロー信号が生成され、WA
KE19信号は第２図の様に出力される。
する。先づ第１図のSTOP11が「ハイ」の時は、トランジ
スタ12が「オン」しているため、自励発振は停止してお
り、第２図の波形Foscの様になる。また、WAKE−UP COU
NTER18はリセットされており、カウント値は「０」のま
まである。次にSTOP11が「ロウ」になると、不安定なが
ら自励発振が開始する。ここで、波形Foscの振幅が、第
１図のインバータ回路14,15のしきい値を超えたところ
で波形整形され、第２図の様になる。その２つの出力が
入力される回路17の波形も、第２図の様になり、WAKE−
UP COUNTER18のカウント値は、第２図の様になる。ここ
で、WAKE−UP COUNTER18は、３ビット構成であるため、
カウント値「７」でオーバーフロー信号が生成され、WA
KE19信号は第２図の様に出力される。
第２図のしきい値Ａはインバータ14の、しきい値Ｂは
インバータ15の特性である。
インバータ15の特性である。
第３図は本発明の他の実施例のマイクロコンピュータ
のスタンバイ回路の回路図である。
のスタンバイ回路の回路図である。
第３図において、本実施例のマイクロコンピュータの
スタンバイ回路は、第１図と略同様であるが、第１図の
インバータ回路14,15のしきい値の大小関係を逆転さ
せ、第１図の２入力NOR回路D17に代えて、２入力AND回
路26にしたものである。
スタンバイ回路は、第１図と略同様であるが、第１図の
インバータ回路14,15のしきい値の大小関係を逆転さ
せ、第１図の２入力NOR回路D17に代えて、２入力AND回
路26にしたものである。
本実施例は、第４のタイミング図の様に、第１図と同
様の動作を実現できる。しきい値Ａはインバータ14の、
しきい値Ｂはインバータ15のしきい値となっている。
様の動作を実現できる。しきい値Ａはインバータ14の、
しきい値Ｂはインバータ15のしきい値となっている。
以上説明したように、本発明は、自励発振波をしきい
値の異なる２つのインバータ回路で波形整形しその論理
を取る事により、自励発振回路が安定発振に入った事を
検知し、バイナリカウンタでカウントする事により、外
付けされる水晶振動子の発振安定時間に合わせて、起動
時間が設定できるという効果がある。
値の異なる２つのインバータ回路で波形整形しその論理
を取る事により、自励発振回路が安定発振に入った事を
検知し、バイナリカウンタでカウントする事により、外
付けされる水晶振動子の発振安定時間に合わせて、起動
時間が設定できるという効果がある。
第１図は本発明の一実施例のマイクロコンピュータのス
タンバイ回路の回路図、第２図は第１図のタイミング
図、第３図は本発明の他の実施例の回路図、第４図は第
３図のタイミング図、第５図は従来のスタンバイ回路の
回路図、第６図は第５図のタイミング図である。 11……STOP信号、12……接地の制御を行うトランジス
タ、23……外付け水晶振動子、13……発振器、14,15…
…しきい値の異なるインバータ回路、17……２入力NOR
回路、18,55……WAKE−UP COUNTER、19,56……WAKE信
号、51……STOP信号、52……接地の制御を行うトランジ
スタ、23……外付け水晶振動子、24,25……コンデン
サ、22,54……インバータ。
タンバイ回路の回路図、第２図は第１図のタイミング
図、第３図は本発明の他の実施例の回路図、第４図は第
３図のタイミング図、第５図は従来のスタンバイ回路の
回路図、第６図は第５図のタイミング図である。 11……STOP信号、12……接地の制御を行うトランジス
タ、23……外付け水晶振動子、13……発振器、14,15…
…しきい値の異なるインバータ回路、17……２入力NOR
回路、18,55……WAKE−UP COUNTER、19,56……WAKE信
号、51……STOP信号、52……接地の制御を行うトランジ
スタ、23……外付け水晶振動子、24,25……コンデン
サ、22,54……インバータ。
Claims (1)
- 【請求項１】反転増幅回路と帰還抵抗と前記反転増幅回
路の入力側を制御信号により接地するトランジスタとを
備えた自励発振回路と、前記自励発振回路の出力が入力
され、かつしきい値の相異なる２つのインバータ回路
と、前記２つのインバータ回路の出力が入力される２入
力NOR又はAND論理回路と、前記論理回路の出力を計数し
かつ前記制御信号の反転信号によりリセットされるバイ
ナリカウンタとを含む、前記バイナリカウンタのオーバ
ーフロー信号を起動信号として出力することを特徴とす
るマイクロコンピュータのスタンバイ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169484A JP2718191B2 (ja) | 1989-06-29 | 1989-06-29 | マイクロコンピュータのスタンバイ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169484A JP2718191B2 (ja) | 1989-06-29 | 1989-06-29 | マイクロコンピュータのスタンバイ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0333909A JPH0333909A (ja) | 1991-02-14 |
| JP2718191B2 true JP2718191B2 (ja) | 1998-02-25 |
Family
ID=15887393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169484A Expired - Lifetime JP2718191B2 (ja) | 1989-06-29 | 1989-06-29 | マイクロコンピュータのスタンバイ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718191B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764668A (ja) * | 1993-08-23 | 1995-03-10 | Nippon Motorola Ltd | クロックジェネレータ |
-
1989
- 1989-06-29 JP JP1169484A patent/JP2718191B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0333909A (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5041802A (en) | Low power oscillator with high start-up ability | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JP2718191B2 (ja) | マイクロコンピュータのスタンバイ回路 | |
| JPH0563518A (ja) | 半導体集積回路 | |
| JP2921494B2 (ja) | 発振回路 | |
| US5673424A (en) | Circuit which supplies a clock pulse to a microcomputer | |
| JP3137750B2 (ja) | 発振安定時間保証回路 | |
| JPH0575343A (ja) | クロツク信号出力回路 | |
| JP2716386B2 (ja) | クロック出力回路 | |
| JP2579191B2 (ja) | 発振回路 | |
| KR930003904Y1 (ko) | 순간안정 클럭재생 회로 | |
| JPH06177646A (ja) | 水晶発振回路 | |
| JPH0821815B2 (ja) | 信号発生装置 | |
| JPH04105108A (ja) | クロック発生回路 | |
| JPH1022819A (ja) | 半導体装置 | |
| JPH0756649A (ja) | クロック発生回路 | |
| JP2985582B2 (ja) | クロック回路 | |
| KR960018856A (ko) | 모니터 수평 발진회로의 스타트 레벨 조정 회로 | |
| JP2906757B2 (ja) | 半導体装置 | |
| JPS63217823A (ja) | リセツト信号発生回路 | |
| JPH05143199A (ja) | リセツト回路 | |
| JPH049336B2 (ja) | ||
| JPH0119299B2 (ja) | ||
| JPH0927717A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |