JPH0764668A - クロックジェネレータ - Google Patents

Abstract

(57)【要約】 【目的】 ユーザ側に設計の制約が生じないクロックジ
ェネレータを提供することを目的とする。 【構成】 複数の発振回路から出力されたクロックパル
ス信号の内、いずれが一番早く安定したかを判別し、こ
の判別されたクロックパルス信号をデファルトシステム
クロックとして出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
（以下、マイコンと称する）に内蔵されているクロック
ジェネレータに関する。

【０００２】

【従来技術】マイコンに内蔵されているクロックジェネ
レータにおいては、かかるマイコン自体によるプログラ
ム制御により、マイコンシステム全体に供給するシステ
ムクロックの周波数を任意に選択出来るようにしたもの
が知られている。図１は、かかるクロックジェネレータ
の構成の一例を示すものである。

【０００３】図において、クロックジェネレータＣＧに
は、発振回路１ａ、１ｂ、１ｃなる３つの独立した発振
回路が内蔵されている。発振回路１ａは、クロックジェ
ネレータＣＧのクロック入力端Ａ０及びＡ１に接続され
ている水晶振動素子Ｘ１の振動周波数に応じたクロック
パルス信号を発生してこれをクロックセレクタ２の入力
端Ａに供給する。発振回路１ｂは、クロックジェネレー
タＣＧのクロック入力端Ｂ０及びＢ１に接続されている
水晶振動素子Ｘ２の振動周波数に応じたクロックパルス
信号を発生してこれをクロックセレクタ２の入力端Ｂに
供給する。発振回路１ｃは、クロックジェネレータＣＧ
のクロック入力端Ｃ０及びＣ１に接続されている水晶振
動素子Ｘ３の振動周波数に応じたクロックパルス信号を
発生してこれをクロックセレクタ２の入力端Ｃに供給す
る。クロック選択信号ラッチ３は、クロック設定命令信
号に応じて、マイコンデータバス上に送出されているク
ロック選択信号を取り込んで保持し、これをクロックセ
レクタ２のセレクト信号端Ｓに供給する。クロックセレ
クタ２は、発振回路１ａ〜１ｃから供給されたクロック
パルス信号の内、セレクト信号端Ｓに供給されたクロッ
ク選択信号に応じたクロックパルス信号を選択してこれ
をシステムクロックとして出力する。かかるシステムク
ロックは、マイコンシステムを形成する各回路装置に供
給される。

【０００４】かかる構成において、例えば、発振回路１
ａから送出されるクロックパルス信号をシステムクロッ
クとして出力したい場合は、かかるクロックパルス信号
を選択すべきクロック選択信号、例えば「００」をマイ
コンデータバス上に送出し、更に、クロック設定命令信
号をクロック選択信号ラッチ３に供給するというプログ
ラム制御を実行する。かかるプログラム制御により、ク
ロックセレクタ２は発振回路１ａ〜１ｃの内、発振回路
１ａから供給されたクロックパルス信号のみを選択して
これをシステムクロックとして出力する。つまり、この
際、外部接続された水晶振動素子Ｘ１の振動周波数に応
じたクロックパルス信号がシステムクロックとなるので
ある。同様に、水晶振動素子Ｘ２の振動周波数に応じた
クロックパルス信号をシステムクロックとして出力した
い場合は、クロック選択信号「０１」をマイコンデータ
バス上に送出し、更に、クロック設定命令信号をクロッ
ク選択信号ラッチ３に供給するというプログラム制御を
実行する。又、水晶振動素子Ｘ３の振動周波数に応じた
クロックパルス信号をシステムクロックとして出力した
い場合は、クロック選択信号「１０」をマイコンデータ
バス上に送出し、更に、クロック設定命令信号をクロッ
ク選択信号ラッチ３に供給するというプログラム制御を
実行する。

【０００５】以上の如く、かかるクロックジェネレータ
は、プログラム制御を実行することにより、任意のクロ
ックパルスをシステムクロックとして選択出力出来るよ
うにしたものである。ここで、システムの電源投入時か
らかかるプログラム制御が実行開始されるまでの期間
（以下、デファルト期間と称する）においては、かかる
クロックジェネレータから出力されるシステムクロック
（以下、デファルトシステムクロックと称する）は、こ
のクロックジェネレータのハードウェア構成に応じた所
定のものに固定される。

【０００６】例えば、図１の構成例において、システム
電源投入時のクロック選択信号ラッチ３の初期状態が
「００」だとすると、これがクロック選択信号としてク
ロックセレクタ２のセレクト信号端Ｓに供給される。よ
って、この際、必ず発振回路１ａから送出されたクロッ
クパルス信号がデファルトシステムクロックとして選択
出力される。（マイコンシステムを形成する各回路装置
は、かかるデファルトシステムクロックにより、初期の
立ち上げ動作を実行する。）よって、かかるクロックジ
ェネレータが内蔵されているマイコンを中核としたマイ
コンシステムを設計するにあたり、ユーザは、図１に示
される３つの発振回路の内、発振回路１ａを必ずデファ
ルトシステムクロック用として用いるような設計にしな
ければならない。この際、デファルトシステムクロック
用の水晶振動素子は、クロック入力端Ａ０及びＡ１に接
続しなければならないという制約が生じる。

【０００７】以上の如く、かかるクロックジェネレータ
においては、メーカ側が指定した発振回路をデファルト
システムクロック用として設定しなければならないの
で、ユーザ側の設計に制約が生じるという問題が発生し
た。

【０００８】

【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、ユーザ側に設計の制
約が生じないクロックジェネレータを提供することを目
的とする。

【０００９】

【課題を解決するための手段】本発明によるクロックジ
ェネレータは、クロックパルス信号を発生する複数の発
振回路を備えたクロックジェネレータであって、前記ク
ロックパルス信号の内いずれが一番早く安定したかを判
別してこの判別に応じたクロック選択信号を生成するク
ロック選択信号生成手段と、前記クロックパルス信号の
内から前記クロック選択信号に応じたクロックパルス信
号を選択してこれをデファルトシステムクロックとして
出力するクロックセレクタとを有する。

【００１０】

【発明の作用】本発明によるクロックジェネレータにお
いては、複数の発振回路から出力されたクロックパルス
信号の内、いずれが一番早く安定したかを判別し、この
判別されたクロックパルス信号をデファルトシステムク
ロックとして出力する。

【００１１】

【実施例】図２に、本発明によるクロックジェネレータ
の構成の一例を示す。図において、クロックジェネレー
タＣＧ’には、発振回路１ａ、１ｂ、１ｃなる３つの独
立した発振回路が内蔵されている。発振回路１ａは、ク
ロックジェネレータＣＧ’のクロック入力端Ａ０及びＡ
１に接続されている水晶振動素子Ｘ１の振動周波数に応
じたクロックパルス信号を発生してこれをクロックセレ
クタ２の入力端Ａに供給する。さらに、発振回路１ａ
は、かかるクロックパルス信号を発振安定検出回路４ａ
に供給する。発振回路１ｂは、クロックジェネレータＣ
Ｇ’のクロック入力端Ｂ０及びＢ１に接続されている水
晶振動素子Ｘ２の振動周波数に応じたクロックパルス信
号を発生してこれをクロックセレクタ２の入力端Ｂに供
給する。さらに、発振回路１ｂは、かかるクロックパル
ス信号を発振安定検出回路４ｂに供給する。発振回路１
ｃは、クロックジェネレータＣＧ’のクロック入力端Ｃ
０及びＣ１に接続されている水晶振動素子Ｘ３の振動周
波数に応じたクロックパルス信号を発生してこれをクロ
ックセレクタ２の入力端Ｃに供給する。さらに、発振回
路１ｃは、かかるクロックパルス信号を発振安定検出回
路４ｃに供給する。発振安定検出回路４ａは、発振回路
１ａから供給されたクロックパルス信号が安定している
か否かを監視し、安定になったことを検出した時に安定
検出信号を発生してこれを安定クロック判別回路５に供
給する。発振安定検出回路４ｂは、発振回路１ｂから供
給されたクロックパルス信号が安定しているか否かを監
視し、安定になったことを検出した時に安定検出信号を
発生してこれを安定クロック判別回路５に供給する。発
振安定検出回路４ｃは、発振回路１ｃから供給されたク
ロックパルス信号が安定しているか否かを監視し、安定
になったことを検出した時に安定検出信号を発生してこ
れを安定クロック判別回路５に供給する。

【００１２】かかる発振安定検出回路４ａ〜４ｃは、夫
々同一構成からなり、例えば、発振回路から供給された
クロックパルス信号のパルス数を電源投入時点からカウ
ントして行き、かかるカウント値が所定値となった時に
キャリーアウト信号を出力するカウンタと、かかるキャ
リーアウト信号に応じてステータス信号としての安定検
出信号を出力するフリップフロップとから構成される。
つまり、かかる発振安定検出回路の一例においては、発
振回路が、電源投入時点から所定パルス数以上例えば８
０００パルス以上のクロックパルス信号を発生していれ
ば、かかるクロックパルス信号は既に安定していると判
断して良いことからなされたものである。

【００１３】次に、安定クロック判別回路５は、発振安
定検出回路４ａ〜４ｃの内、いずれが一番早くこの安定
クロック判別回路５に安定検出信号を供給したかを判別
し、この判別に応じた発振安定検出回路に接続されてい
る発振回路から出力されるクロックパルス信号を選択指
定すべきクロック選択信号を生成してこれをセレクタ６
の入力端Ａに供給する。

【００１４】図３に、かかる安定クロック判別回路５の
構成の一例を示す。図において、電源投入直後の各フリ
ップフロップ５４ａ〜５４ｃは論理「０」の信号を出力
しこれをゲート５１ａ〜５１ｃの各々の反転入力端に供
給する。これにより、ゲート５１ａ〜５１ｃの各々は、
各発振安定検出回路から供給された安定検出信号の論理
信号をそのまま出力する状態となる。かかる状態におい
て、例えば、発振安定検出回路４ａから論理「１」の安
定検出信号が一番早く供給されたとする。この際、先ず
ゲート５１ａはかかる論理「１」の信号をそのままエン
コーダ５５の入力端Ｃ0に供給する。これと同時に、か
かる論理「１」の安定検出信号は、ゲート５２ｂ及び５
２ｃの夫々に供給される。この間、ゲート５１ｂ及び５
１ｃの各々は、論理「０」の信号をエンコーダ５５の入
力端Ｃ1及びＣ2、更にゲート５３ｂ及び５３ｃの夫々に
供給する。よって、この際ゲート５３ｂ及び５３ｃの各
々は、論理「０」の出力状態から論理「１」の出力状態
へ移行する。かかる論理「０」から論理「１」への出力
状態の変移に応じてフリップフロップ５４ｂ及び５４ｃ
の各々は、そのＤ入力端に接続されている論理「１」の
信号を取り込みこれを夫々ゲート５１ｂ及び５１ｃの反
転入力端に供給する。よって、かかる状態においてたと
え発振安定検出回路４ｂもしくは４ｃのいずれかから、
論理「１」の安定検出信号が供給されたとしてもゲート
５１ｂ及び５１ｃは、論理「０」の信号をエンコーダ５
５の入力端Ｃ1及びＣ2に供給しつづけるのである。

【００１５】つまり、この際、エンコーダ５５の入力端
Ｃ0、Ｃ1及びＣ2の夫々には、「１」、「０」、「０」
の論理信号が供給される。同様に、発振安定検出回路４
ｂから安定検出信号が一番早く供給された場合は、
「０」、「１」、「０」の論理信号がエンコーダ５５の
入力端Ｃ0、Ｃ1及びＣ2の夫々に供給され、発振安定検
出回路４ｃから安定検出信号が一番早く供給された場合
は、「０」、「０」、「１」の論理信号がエンコーダ５
５の入力端Ｃ0、Ｃ1及びＣ2の夫々に供給される。エン
コーダ５５は、その入力端Ｃ0、Ｃ1及びＣ2の夫々に
「１」、「０」、「０」なる論理信号が供給された場合
は、これを「０、０」なる信号にエンコードしこれをク
ロック選択信号として出力する。又、エンコーダ５５
は、その入力端Ｃ0、Ｃ1及びＣ2の夫々に「０」、
「１」、「０」なる論理信号が供給された場合は、これ
を「０、１」なる信号にエンコードしこれをクロック選
択信号として出力する。又、エンコーダ５５は、その入
力端Ｃ0、Ｃ1及びＣ2の夫々に「０」、「０」、「１」
なる論理信号が供給された場合は、これを「１、０」な
る信号にエンコードしこれをクロック選択信号として出
力する。

【００１６】次に、クロック選択信号ラッチ３は、クロ
ック設定命令信号に応じて、マイコンデータバス上に送
出されているクロック選択信号を取り込んで保持し、こ
れをセレクタ６の入力端Ｂに供給する。フリップフロッ
プ７は、電源投入直後は論理「０」の信号をセレクタ６
のセレクト信号端Ｓに供給し、その後、クロック設定命
令信号の供給に応じてそのＤ入力端に接続されている論
理「１」の信号を取り込みこれをセレクタ６のセレクト
信号端Ｓに供給する。すなわち、フリップフロップ７
は、電源投入直後からクロック設定命令信号が供給され
るまでの間は、論理「０」の信号をセレクタ６のセレク
ト信号端Ｓに供給し、クロック設定命令信号が供給され
た後においては、論理「１」の信号をセレクタ６のセレ
クト信号端Ｓに供給しつづけるのである。セレクタ６
は、そのセレクト信号端Ｓに論理「０」の信号が供給さ
れている場合は、その入力端Ａに供給されている安定ク
ロック判別回路５からのクロック選択信号を選択してこ
れをクロックセレクタ２のセレクト信号端Ｓに供給す
る。又、セレクタ６は、そのセレクト信号端Ｓに論理
「１」の信号が供給されている場合は、その入力端Ｂに
供給されているクロック選択信号ラッチ３からのクロッ
ク選択信号を選択してこれをクロックセレクタ２のセレ
クト信号端Ｓに供給する。つまり、かかるセレクタ６及
びフリップフロップ７の構成により、システムの電源投
入時点からクロック設定命令信号が供給されるまでの
間、すなわちデファルト期間中においては安定クロック
判別回路５から出力されるクロック選択信号を用いてク
ロックセレクタ２の選択制御を実行するのである。クロ
ックセレクタ２は、発振回路１ａ〜１ｃから供給された
クロックパルス信号の内、セレクト信号端Ｓに供給され
たクロック選択信号に応じたクロックパルス信号を選択
してこれをシステムクロックとして出力する。

【００１７】以上の如く、かかるクロックジェネレータ
においては、発振安定検出回路４ａ〜４ｃ及び安定クロ
ック判別回路５なる構成にて、発振回路１ａ〜１ｃの各
々から出力されるクロックパルス信号の内一番早く安定
（電源投入時点から）したクロックパルス信号を判別
し、この判別に応じたクロック選択信号を生成するとい
う、いわゆるデファルトシステムクロック用のクロック
選択信号生成手段を形成している。

【００１８】ここで、マイコンシステムを形成する各回
路装置は、かかるデファルト期間中にクロックジェネレ
ータから供給されるシステムクロック、すなわちデファ
ルトシステムクロックにより初期の立ち上げ動作を実行
する。この際、かかる立ち上げ動作は、各回路装置自体
がハードウェア的に実行するものであるため、比較的高
速なクロックがデファルトシステムクロックとして用い
られる。そこで、例えば、図２のクロック入力端Ａ０及
びＡ１に外部接続された水晶振動素子Ｘ１の振動周波数
を１ＭＨｚ、クロック入力端Ｂ０及びＢ１に外部接続さ
れた水晶振動素子Ｘ２の振動周波数を１０ＭＨｚ、クロ
ック入力端Ｃ０及びＣ１に外部接続された水晶振動素子
Ｘ３の振動周波数を２０ＭＨｚとし、かかる水晶振動素
子Ｘ３がデファルトシステムクロック用の水晶振動素子
であるとする。

【００１９】かかる接続状態においてシステムの電源を
投入すると、クロックジェネレータＧＣ’内の発振回路
１ａ〜１ｃの各々は、外部接続された水晶振動素子の振
動周波数に応じたクロックパルス信号を各々出力する。
この際、水晶振動素子Ｘ１〜Ｘ３の内、水晶振動素子Ｘ
３が一番高い周波数であるため、発振回路１ｃから出力
されたクロックパルス信号が一番高速なクロックといえ
る。よって、発振安定回路４ａ〜４ｃ内の夫々のカウン
タの内、発振安定回路４ｃ内のカウンタのカウント値が
一番早く所定値に達して安定検出信号を安定クロック判
別回路５に供給する。この際、安定クロック判別回路５
は、発振回路１ｃから出力されたクロックパルス信号を
選択指定すべきクロック選択信号を生成する。デファル
ト期間中においては、かかるクロック選択信号がクロッ
クセレクタ２のセレクト信号端Ｓに供給されるので、こ
の間、発振回路１ｃから出力されたクロックパルス信号
がデファルトシステムクロックとして出力される。

【００２０】一方、デファルトシステムクロック用水晶
振動素子Ｘ３がクロック入力端Ａ０及びＡ１に外部接続
され、水晶振動素子Ｘ１がクロック入力端Ｂ０及びＢ１
に外部接続され、水晶振動素子Ｘ２がクロック入力端Ｃ
０及びＣ１に外部接続されている場合は、発振回路１ａ
〜１ｃの内、発振回路１ａから出力されたクロックパル
ス信号が一番高速なクロックとなる。よって、発振安定
回路４ａ〜４ｃ内の夫々のカウンタの内、発振安定回路
４ａ内のカウンタのカウント値が一番早く所定値に達し
て安定検出信号を安定クロック判別回路５に供給する。
この際、安定クロック判別回路５は、発振回路１ａから
出力されたクロックパルス信号を選択指定すべきクロッ
ク選択信号を生成する。デファルト期間中においては、
かかるクロック選択信号がクロックセレクタ２のセレク
ト信号端Ｓに供給されるので、この間、発振回路１ａか
ら出力されたクロックパルス信号がデファルトシステム
クロックとして出力される。

【００２１】以上の如く、かかるクロックジェネレータ
によれば、デファルトシステムクロック用として用いる
水晶振動素子Ｘ３をどのクロック入力端に外部接続して
も、かかる水晶振動素子Ｘ３が接続されている発振回路
からのクロックパルス信号をデファルトシステムクロッ
クとして自動的に選択出力することが出来るのである。

【００２２】尚、上記実施例においては、デファルトシ
ステムクロック用として用いる水晶振動素子の振動周波
数を、外部接続される複数の水晶振動素子の中で一番高
速なものにした場合に適用する一例を示したが、これに
限定されるものではない。例えば、デファルトシステム
クロック用以外の水晶振動素子に対して、電源投入時か
ら発振パルス出力開始までの時間を強制的に遅らせる処
理を施すようにしても良い。図４は、かかる動作を実現
した回路構成の一例を示す図である。かかる構成によれ
ば、たとえデファルトシステムクロック用として用いる
水晶振動素子Ｘ３の振動周波数が低いものであっても、
この水晶振動素子Ｘ３が接続されている発振回路からの
クロックパルス信号をデファルトシステムクロックとし
て自動的に選択出力することが出来る。この際、図２に
て示されるが如き本発明によるクロックジェネレータ自
体の構成は何等変更する必要はないのである。

【００２３】又、上記実施例においては、クロックジェ
ネレータ内に設けられている発振回路の数を３つとして
いるが、この数に限定されるものでないことは言うまで
もない。更に、上記実施例においては、電源投入時にど
のクロックが一番早く安定したかを判別する場合につい
て述べたが、これに限定されるものではなく、例えば、
リセットオン時もしくはソフトウェアによる選択切換え
時においても同様に実施し得る。

【００２４】

【発明の効果】上記したことから明らかな如く、本発明
によるクロックジェネレータにおいては、複数の発振回
路から出力されるクロックパルス信号各々の内いずれが
一番早く電源投入時点から安定したかを判別し、この判
別されたクロックパルス信号をデファルトシステムクロ
ックとする構成としている。従って、デファルトシステ
ムクロック用として用いる水晶振動素子をどの発振回路
に接続しても、かかるデファルトシステムクロック用水
晶振動素子が接続されている発振回路を自動的に判別し
てかかる発振回路から出力されるクロックパルス信号を
デファルトシステムクロックとすることが出来るのであ
る。

【００２５】よって、本発明によるクロックジェネレー
タによれば、複数存在する発振回路の内、ユーザ側が任
意に選択した発振回路をデファルトシステムクロック用
に設定することが出来るので、ユーザ側の設計に制約が
生じることがなく好ましいのである。又、たとえ、デフ
ァルトシステムクロック用としてユーザが設定した発振
回路が動作不良を起こしても、自動的に他の発振回路が
選択されてデファルトシステムクロックを供給すること
ができるので、本発明によるクロックジェネレータにお
いてはフェールセーフ機能をも有するのである。

【図面の簡単な説明】

【図１】従来のクロックジェネレータの構成を示す図で
ある。

【図２】本発明によるクロックジェネレータの構成を示
す図である。

【図３】安定クロック判別回路５の構成の一例を示す図
である。

【図４】本発明によるクロックジェネレータの外部回路
の構成の一例を示す図である。

【主要部分の符号の説明】

４ 発振安定検出回路 ５ 安定クロック判別回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 クロックパルス信号を発生する複数の発
   振回路を備えたクロックジェネレータであって、 前記クロックパルス信号の内いずれが一番早く安定した
   かを判別してこの判別に応じたクロック選択信号を生成
   するクロック選択信号生成手段と、 前記クロックパルス信号の内から前記クロック選択信号
   に応じたクロックパルス信号を選択してこれをデファル
   トシステムクロックとして出力するクロックセレクタと
   を有することを特徴とするクロックジェネレータ。
2. 【請求項２】 前記クロック選択信号生成手段は、前記
   クロックパルス信号の各々のパルス数をカウントしこの
   カウント値が所定値以上となった時に前記クロックパル
   ス信号毎に対応した安定検出信号を発生する発振安定検
   出回路と、 前記安定検出信号の内一番早く発生した安定検出信号を
   判別してこの判別に応じたクロック選択信号を生成する
   安定クロック判別手段とからなることを特徴とする請求
   項１記載のクロックジェネレータ。