JP2001042967A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 フラグに基づいて複数の源振クロック信号の
うちから１つを選択する従来のクロック切替機能を備え
たマイクロコンピュータでは、中央処理装置の暴走時の
フラグ誤書換えに基づくフリーズを防止することができ
ないなどの課題があった。 【解決手段】 メインクロック信号が出力されない場合
にはトグルカウンタ２３の出力に基づいて、切替スイッ
チ１７の選択を決定付ける第二メモリビット２６への書
き込みができないようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は２系統の源振クロ
ック信号を択一的に選択してシステムクロック信号を生
成して動作するマイクロコンピュータに係り、特に、中
央処理装置の暴走などにより未発振状態の系統に切り替
えてしまい、これによりマイクロコンピュータがフリー
ズしてしまうことを防止するための改良に関するもので
ある。

【０００２】

【従来の技術】図９は特開平７−６１５５号公報に開示
された従来のマイクロコンピュータにおけるクロック生
成回路およびその周辺部の構成を示す詳細なブロック図
である。図において、２はそれぞれメインクロック入力
端子、３はそれぞれサブクロック入力端子、３７はこれ
らメインクロック入力端子２あるいはサブクロック入力
端子３に入力される源振クロック信号に基づいてシステ
ムクロック信号を出力するクロック生成回路である。

【０００３】クロック生成回路３７において、３８はメ
インクロック入力端子２が接続され、メインクロック信
号を出力するメインクロック信号出力回路、３９はサブ
クロック入力端子３が接続され、サブクロック信号を出
力するサブクロック信号出力回路、４０はメインクロッ
ク信号およびサブクロック信号が入力され、このうちの
一方を選択してシステムクロック信号として出力する切
替スイッチ、４１はこの切替スイッチ４０へ切替信号を
出力するクロック切替フラグ、４２はサブクロック信号
出力回路３９からのサブクロック信号の出力を制御する
発振制御フラグ、４３は図示外の中央処理装置がこれら
クロック切替フラグ４１や発振制御フラグ４２などにア
クセスする際に使用するシステムバスである。

【０００４】次に動作について説明する。電源投入直後
には、切替スイッチ４０はメインクロック信号を選択
し、これをシステムクロック信号として中央処理装置な
どに出力する。そして、このシステムクロック信号に基
づいて動作する中央処理装置がクロック切替フラグ４１
や発振制御フラグ４２などにアクセスすると、サブクロ
ック信号出力回路３９はサブクロック信号の出力を開始
し、切替スイッチ４０はこのサブクロック信号を選択
し、これをシステムクロック信号として出力する。

【０００５】

【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、中央処理装
置が暴走した場合、クロック信号の切替を設定するクロ
ック切替フラグ４１や発振制御フラグ４２などが誤って
書き換えられてしまう可能性があり、サブクロック入力
端子３に接続された図示外の外部発振器などの発振異常
などに起因してサブクロック信号が出力されていない状
態でこのような書換えが行われてしまうと、システムク
ロック信号が停止してしまうこととなり、その結果、マ
イクロコンピュータ自体をリセットしなければ復帰させ
ることができなくなってしまうなどの課題があった。

【０００６】なお、上記公報においてもこの未発振状態
のクロック信号出力回路への誤った切替を防止するため
の改良技術が開示されている。図１０はこのような従来
の他のマイクロコンピュータの構成を示すブロック図で
ある。図において、４４はメインクロック信号に基づい
てカウントし、所定のカウント値になったらタイムアウ
ト信号をクロック切替フラグ４１や発振制御フラグ４２
へ出力するタイマ、４５は中央処理装置のアクセスに応
じてこのタイマ４４をリセットするタイマリセットフラ
グである。

【０００７】次に動作について説明する。中央処理装置
がクロック切替フラグ４１や発振制御フラグ４２などと
ともにタイマリセットフラグ４５にもアクセスすると、
タイマ４４はメインクロック信号に基づいてカウントを
開始し、切替スイッチ４０はサブクロック信号をシステ
ムクロック信号として出力するように切り替わる。ここ
で適切にサブクロック信号をシステムクロック信号とし
て出力される場合には中央処理装置は動作しているの
で、上記タイマリセットフラグ４５にアクセスし、タイ
ムアウト信号がクロック切替フラグ４１や発振制御フラ
グ４２へ出力されないようにすることができ、これによ
りサブクロック信号をシステムクロック信号として出力
し続けることができる。逆に、サブクロック信号出力回
路３９からサブクロック信号が出力されない場合には、
中央処理装置は停止し、タイマリセットフラグ４５にア
クセスもなされないので、タイマ４４からタイムアウト
信号が出力され、クロック切替フラグ４１や発振制御フ
ラグ４２がリセットされ、切替スイッチ４０は再びメイ
ンクロック信号を選択し、これをシステムクロック信号
として出力する。これにより、未発振状態のサブクロッ
ク信号出力回路３９への誤った切替状態にロックされて
しまうことを防止することができる。

【０００８】しかしながら、この従来の対策では、シス
テムクロック信号の元をサブクロック信号に切り替えた
後、もう一方のメインクロック信号を用いて時間を計測
し、所定の時間が経過してもタイマ４４がリセットされ
ない場合にはそのもう一方のメインクロック信号に戻す
ことで、未発振状態のサブクロック信号出力回路３９へ
の誤った切替を防止するものであり、一時的にせよこの
タイマ４４のリセット期間においてはシステムクロック
信号が停止してしまうことになり、このマイクロコンピ
ュータを用いたシステムの動作状態が不安定となってし
まう期間が発生してしまう。

【０００９】この発明は上記のような課題を解決するた
めになされたものであり、システムクロック信号を停止
させることなく、未発振状態のクロック信号出力回路へ
の誤った切替を防止し、これによりシステムの動作状態
を不安定にさせてしまうことがないマイクロコンピュー
タを得ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、第一クロック信号を出力する第一クロ
ック信号出力回路と、第二クロック信号を出力する第二
クロック信号出力回路と、上記第一クロック信号および
上記第二クロック信号が入力され、初期状態においては
第一クロック信号を選択してシステムクロック信号とし
て出力する切替スイッチと、当該切替スイッチへ切替指
示信号を入力させる中央処理装置と、上記第二クロック
信号のクロック数をカウントし、所定のカウント値とな
ったら切替許可信号を出力するカウント回路と、当該切
替許可信号が入力されたら上記切替指示信号に基づいて
上記切替スイッチに対して選択するクロック信号を切替
させる切替信号を出力する切替信号生成回路とを備える
ものである。

【００１１】この発明に係るマイクロコンピュータは、
第二クロック信号出力回路が、中央処理装置により書き
込まれたデータに応じて発振許可信号を出力するデータ
保持回路と、外部発振器が接続される一対のクロック入
力端子と、この一対のクロック入力端子の間に配設さ
れ、上記発振許可信号が入力された場合にはこれら一対
のクロック入力端子の間に上記外部発振器が発振可能な
状態を生成する発振許可回路とを備え、この一対のクロ
ック入力端子のうちの一方を第二クロック信号として出
力するとともに、カウント回路が、上記発振許可信号が
入力されたら第二クロック信号のクロック数のカウント
を開始するものである。

【００１２】この発明に係るマイクロコンピュータは、
カウント回路が第二クロック信号に基づいて許可信号を
出力するまでの期間は、当該第二クロック信号の発振安
定期間よりも長い期間であるものである。

【００１３】この発明に係るマイクロコンピュータは、
切替許可信号が入力され、中央処理装置のアクセスに応
じてそのアクセス時点での切替許可信号に応じた値を出
力するモニタリング回路を設けたものである。

【００１４】この発明に係るマイクロコンピュータは、
カウント回路が、第二クロック信号の所定のカウント値
毎にオーバフロー信号を出力するトグルカウンタと、発
振許可信号でリセットされ、このオーバフロー信号でセ
ットされるＳＲフリップフロップとを備え、このＳＲフ
リップフロップの出力を切替許可信号とするとともに、
上記オーバフロー信号に基づいて時間を計測する内蔵タ
イマを設けたものである。

【００１５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロコンピュータおよびその周辺部の構成を示すブロ
ック図である。図において、１はマイクロコンピュー
タ、２はそれぞれメインクロック入力端子（第一クロッ
ク信号出力回路）、３はそれぞれサブクロック入力端子
（クロック入力端子、第二クロック信号出力回路）、４
はこれらメインクロック入力端子２あるいはサブクロッ
ク入力端子３に入力される源振クロック信号に基づいて
システムクロック信号を出力するクロック生成回路であ
る。また、５は中央処理装置、６はこの中央処理装置５
のプログラムなどが記憶される読出専用メモリ、７はこ
の中央処理装置５のワークエリアなどとなるランダムア
クセスメモリ、８はマイクロコンピュータに内蔵された
内蔵タイマなどの周辺回路、９はこの周辺回路８からの
割込要求などに応じて中央処理装置５に対して割込信号
を出力する割込回路、１０はこれら中央処理装置５とク
ロック生成回路４などとを接続するシステムバス、１１
は上記システムクロック信号を中央処理装置５などに供
給するシステムクロック信号線、１２はシステムバス１
０と外部の機器とを接続するバスインタフェースであ
る。

【００１６】また、１３は一対のメインクロック入力端
子２に接続されたメイン水晶発振器、１４は一対のサブ
クロック入力端子３に接続されたサブ水晶発振器であ
る。

【００１７】図２はこの発明の実施の形態１によるクロ
ック生成回路４およびその周辺部の構成を示す詳細なブ
ロック図である。図において、１５は一方のメインクロ
ック入力端子２が入力されるとともに他方のメインクロ
ック入力端子２へ反転論理積値を出力するメイン反転論
理積回路（第一クロック信号出力回路）、１６は一方の
サブクロック入力端子３が入力されるとともに他方のサ
ブクロック入力端子３へ反転論理積値を出力するサブ反
転論理積回路（発振許可回路、第二クロック信号出力回
路）、１７はこれら２つの反転論理積回路１５，１６の
出力が入力され、初期状態においてはメインクロック信
号を選択してシステムクロック信号として出力する切替
スイッチである。なお、メイン反転論理積回路１５の出
力をメインクロック信号（第一クロック信号）、サブ反
転論理積回路１６の出力をサブクロック信号（第二クロ
ック信号）とする。

【００１８】１８はシステムバス１０に所定のアドレス
が設定されるとハイレベルのデコード信号を出力するア
ドレスデコーダ（第二クロック信号出力回路）、１９は
中央処理装置５が制御するリード／ライト制御信号線、
２０はこのデコード信号およびリードライト制御信号が
入力され、これらがともにハイレベルであるとハイレベ
ルの第一論理積信号を出力する第一論理積回路（第二ク
ロック信号出力回路）、２１はこの第一論理積信号がハ
イレベルであると「１」が書き込まれる第一メモリビッ
ト（データ保持回路、第二クロック信号出力回路）、２
２はこの第一メモリビット２１の値が「１」であるとハ
イレベルとなる発振許可信号用の信号線であり、この発
振許可信号はサブ反転論理積回路１６の他方の入力端子
に入力される。従って、中央処理装置５が第一論理積回
路２０のアドレスを指定してライトアクセスをすると、
これに応じて第一メモリビット２１に「１」が書き込ま
れ、発振許可信号がハイレベルにドライブされ、これに
より一方のサブクロック入力端子３の入力レベルに応じ
て他方のサブクロック入力端子３は逆位相で変化し、こ
れによりサブ水晶発振器１４の発振周波数でサブクロッ
ク信号が出力されるようになる。

【００１９】２３はサブクロック信号がクロック信号と
して、且つ発振許可信号がリセット信号として入力さ
れ、リセット信号ネゲート後にクロック信号に基づいて
カウントアップし、所定のカウント値毎にオーバフロー
信号を出力する動作を繰り返すトグルカウンタ（カウン
ト回路）、２４はオーバフロー信号がセット信号とし
て、且つ発振許可信号がリセット信号として入力され、
発振許可信号でリセットされ、オーバフロー信号でセッ
トされるＳＲフリップフロップ（カウント回路）であ
る。なお、このＳＲフリップフロップ２４の出力を切替
許可信号とする。従って、発振許可信号がローレベルの
ネゲート状態ではトグルカウンタ２３およびＳＲフリッ
プフロップ２４はともにリセットされて、ローレベルの
切替許可信号が出力され、発振許可信号がハイレベルの
アサート状態になるとトグルカウンタ２３はサブクロッ
ク信号に基づいてカウントアップし、所定のカウント値
になるたびにオーバフロー信号を出力する動作を繰り返
す。また、最初のオーバフロー信号でＳＲフリップフロ
ップ２４はセットされ、これにより切替許可信号はハイ
レベルにドライブされる。なお、上記トグルカウンタ２
２は例えば分周回路などで構成することができ、この場
合上記所定のカウント値は例えば入力の数十サイクル程
度で出力が切り替わる程度のものを用いれば良い。

【００２０】２５はこの切替許可信号とともにデコード
信号およびリード／ライト制御信号が入力され、この３
入力がすべてハイレベルである場合にハイレベルの第二
論理積信号を出力する第二論理積回路（切替信号生成回
路）、２６はこの第二論理積信号がハイレベルであると
「１」が書き込まれる第二メモリビット（切替信号生成
回路）であり、２７はこの第二メモリビット２６の値が
「１」であるとハイレベルとなる切替信号用の信号線で
あり、切替スイッチ１７はこの切替信号がハイレベルで
あると、サブクロック信号を選択してシステムクロック
信号として出力する。

【００２１】２８は第二論理積信号がハイレベルである
と「１」が書き込まれる第三メモリビット（第一クロッ
ク信号出力回路）、２９はこの第三メモリビット２８の
値が「１」であるとハイレベルとなる停止指示信号用の
信号線（第一クロック信号出力回路）、３０はこの停止
指示信号を反転させてメイン反転論理積回路１５の他方
の入力端子に出力するインバータ（第一クロック信号出
力回路）である。従って、第三メモリビット２８の値が
「０」である場合には、停止指示信号用の信号線２９は
ローレベルであり、メイン反転論理積回路１５の他方の
入力端子にはハイレベルが入力され、一方のメインクロ
ック入力端子２の入力レベルに応じて他方のメインクロ
ック入力端子２は逆位相で変化し、これによりメイン水
晶発振器１３の発振周波数でメインクロック信号が出力
される。また、第二論理積信号がハイレベルにドライブ
されて、この第三メモリビット２８の値が「１」に書き
換えられると、停止指示信号用の信号線２９はハイレベ
ルに変化し、メイン反転論理積回路１５の他方の入力端
子にはローレベルが入力されるので、メイン水晶発振器
１３の発振は停止され、メインクロック信号の出力も停
止される。

【００２２】次に動作について説明する。第一メモリビ
ット２１、第二メモリビット２６および第三メモリビッ
ト２８が「０」にリセットされた状態でマイクロコンピ
ュータのリセットが解除されると、中央処理装置５は読
出専用メモリ６中の所定のアドレスからプログラムの読
み出しを開始し、マイクロコンピュータの初期化処理を
実施する。また、この時、第一メモリビット２１に
「０」が記憶されているのでサブクロック発振器１４の
発振およびトグルカウンタ２３のカウントアップは停止
し、第二メモリビット２６および第三メモリビット２８
にともに「０」が記憶されているので、メインクロック
発振器１３は発振し、切替スイッチ１７からはこのメイ
ンクロック発振器１３のメインクロック信号がシステム
クロック信号として出力され、このシステムクロック信
号に基づいて中央処理装置５はランダムアクセスメモリ
７の初期化などの各種の初期化処理を実施する。また、
初期化が終了したら周辺回路８からの割込みを受けつ
つ、所定のマイコン制御プログラムに従って各種の演算
制御を実施する。

【００２３】そして、この初期化処理などにおいて中央
処理装置５による第一論理積回路２０のアドレスを指定
したライトアクセスがなされると、第一メモリビット２
１の値が「１」に変り、発振許可信号がハイレベルにド
ライブされる。従って、一方のサブクロック入力端子３
の入力レベルに応じて他方のサブクロック入力端子３は
逆位相で変化するようになり、サブクロック発振器１３
はサブクロック信号を生成する。

【００２４】このようにサブクロック信号が正常に出力
されると、トグルカウンタ２３はこのサブクロック信号
に基づいてカウントアップし、所定のカウント値になっ
たら最初のオーバフロー信号を出力し、ＳＲフリップフ
ロップ２４がセットされ、切替許可信号がハイレベルに
ドライブされる。そして、この間中央処理装置５は上記
ライトアクセスを継続し、第二メモリビット２６および
第三メモリビット２８の値が「１」に書き換えられ、切
替信号がハイレベルにドライブされ、切替スイッチ１７
はサブクロック信号を選択し、これをシステムクロック
信号として出力し、中央処理装置５はこのシステムクロ
ック信号に基づいて引き続き初期化処理などを実施す
る。

【００２５】なお、サブクロック信号が正常に出力され
ない場合には、トグルカウンタ２３はこのサブクロック
信号に基づいてカウントアップしないので、第二メモリ
ビット２６および第三メモリビット２８の値は「０」の
ままであり、切替スイッチ１７はメインクロック信号に
基づくシステムクロック信号を出力し、中央処理装置５
はこのシステムクロック信号に基づいて引き続き初期化
処理などを実施する。

【００２６】また、このような切替の後、第二メモリビ
ット２６、第三メモリビット２８、第一メモリビット２
１の順番でその値を「０」に戻すことで、メインクロッ
ク発振器１３を再度発振させ、メインクロック信号に基
づくシステムクロック信号を出力することができる。

【００２７】図３はこの発明の実施の形態１によるクロ
ック生成回路４において、サブクロック信号が正常に出
力される場合の動作を示すタイミングチャートである。
図４はこの発明の実施の形態１によるクロック生成回路
４において、サブクロック信号が正常に出力されない場
合の動作を示すタイミングチャートである。これらの図
において、（ａ）は第一メモリビット２１の値に応じて
出力される発振許可信号、（ｂ）は第二メモリビット２
６の値に応じて出力される切替信号、（ｃ）は第三メモ
リビット２８の値に応じて出力される停止指示信号、
（ｄ）はサブクロック信号、（ｅ）はオーバフロー信
号、（ｆ）はＳＲフリップフロップ２４から出力される
切替許可信号、（ｇ）は切替スイッチ１７により選択さ
れ、システムクロック信号の源振クロック信号である。

【００２８】そして、Ｔ１のタイミングでリセットが解
除された後、Ｔ２のタイミングで第一論理積回路２０の
アドレスを指定したライトアクセスがなされると、図３
に示すように正常である場合には、発振許可信号がハイ
レベルに変化してサブクロック信号が出力される。そし
て、このサブクロック信号の所定のクロック数をカウン
トするとＴ３のタイミングでトグルカウンタ２３から最
初のオーバフロー信号が出力され、これに応じて切替許
可信号がハイレベルにドライブされ、更にＴ４のタイミ
ングで切替信号がハイレベルにドライブされ、これによ
りシステムクロック信号の源振クロック信号がメインク
ロック信号からサブクロック信号に変更される。また、
切替許可信号がハイレベルにドライブされたことを受け
て、Ｔ５のタイミングで停止指示信号もハイレベルにド
ライブされ、これによりメインクロック信号の発振は停
止される。

【００２９】逆に、サブクロック信号からメインクロッ
ク信号に切り替える場合には、最初に第三メモリビット
２８を「０」にクリアして、停止指示信号をローレベル
にドライブし、これによりメインクロック信号を発振さ
せる（Ｔ６）。次に、このメインクロック信号の安定期
間の後に第二メモリビット２６を「０」にクリアして、
切替信号をローレベルにドライブし、システムクロック
信号の源振クロック信号をサブクロック信号からメイン
クロック信号に戻す（Ｔ７）。最後に、第一メモリビッ
ト２１を「０」にクリアして、発振許可信号をローレベ
ルにドライブし、サブクロック信号の発振を停止させる
（Ｔ８）。なお、このように発振許可信号がローレベル
にドライブされることで、トグルカウンタ２３およびＳ
Ｒフリップフロップ２４もリセットされた状態に保持さ
れ、切替許可信号がローレベルに保持されるので、再び
サブクロック信号が発振しなければサブクロック信号へ
の切替を実施することができないようにすることができ
る。

【００３０】また、図４に示すように、Ｔ２のタイミン
グで第一論理積回路２０のアドレスを指定したライトア
クセスがなされ、発振許可信号がハイレベルに変化して
も、サブクロック信号が出力されない場合には、トグル
カウンタ２３およびＳＲフリップフロップ２４の出力は
ローレベルのまま保持され、切替許可信号もローレベル
に保持される。従って、第二メモリビット２６および第
三メモリビット２８の値は「０」のままであり、これに
よりシステムクロック信号の源振クロック信号がメイン
クロック信号から未発振のサブクロック信号に変更され
てしまうことはない。

【００３１】以上のように、この実施の形態１によれ
ば、メインクロック入力端子２から入力されるメインク
ロック信号およびサブクロック入力端子３から入力され
るサブクロック信号が入力され、初期状態においてはメ
インクロック信号を選択してシステムクロック信号とし
て出力する切替スイッチ１７と、当該切替スイッチ１７
へ切替指示信号を入力させる中央処理装置５と、サブク
ロック信号のクロック数をカウントするトグルカウンタ
２３およびこれに接続されたＳＲフリップフロップ２４
を用いて、所定のカウント値となったら切替許可信号を
出力するカウント回路と、当該切替許可信号および上記
切替指示信号が入力される第二論理積回路２５およびこ
れを保持して切替信号として出力する第二メモリビット
２６からなる切替信号生成回路とを備えるので、中央処
理装置５が暴走して切替スイッチ１７へ切替指示信号を
入力させたとしても、サブクロック信号がサブクロック
入力端子３，３から入力されない場合にはトグルカウン
タ２３のカウント値はカウントアップされず、ＳＲフリ
ップフロップ２４から切替許可信号が出力されることは
ないので、切替スイッチ１７がサブクロック信号を選択
してしまうような状態となることはない。

【００３２】従って、メインクロック信号に基づいてシ
ステムクロック信号を継続的に出力することができるの
で、マイクロコンピュータ自体をリセットすることなく
復旧させることができ、しかも、このマイクロコンピュ
ータを用いたシステムの動作状態が一時的にでも不安定
となってしまうこともない効果がある。

【００３３】この実施の形態１によれば、アドレスデコ
ーダ１８の出力とリード／ライト制御信号とが入力され
る第一論理積回路２０と、この出力を保持して発振許可
信号を出力する第一メモリビット２１と、一対のサブク
ロック入力端子３，３と、この一対のサブクロック入力
端子３，３の間に配設され、上記発振許可信号が入力さ
れた場合にはこれら一対のサブクロック入力端子３，３
の間にサブクロック発振器１４が発振可能な状態を生成
するサブ反転論理積回路１６とでサブクロック信号を生
成して出力するとともに、上記発振許可信号がリセット
信号として入力されるトグルカウンタ２３で当該サブク
ロック信号のクロック数をカウントし、このトグルカウ
ンタ２３の出力で第二メモリビット２６および第三メモ
リビット２８への書込みを許可するようにしているの
で、中央処理装置５は第一論理積回路２０のアドレスを
指定したライトアクセスを行うだけで、サブクロック信
号に基づくシステムクロック信号を出力することができ
る効果がある。

【００３４】実施の形態２．図５はこの発明の実施の形
態２によるクロック生成回路４およびその周辺部の構成
を示す詳細なブロック図である。図において、３１はサ
ブクロック信号がクロック信号として、且つ発振許可信
号がリセット信号として入力され、リセット信号ネゲー
ト後にクロック信号に基づいてカウントアップし、第二
クロック信号の発振安定期間よりも長い期間となるカウ
ント値毎にオーバフロー信号を出力する動作を繰り返す
トグルカウンタ（カウント回路）である。これ以外の構
成は実施の形態１と同様であり説明を省略する。

【００３５】次に動作について説明する。中央処理装置
５が第一論理積回路２０のアドレスを指定したライトア
クセスに応じて発振許可信号がハイレベルにドライブさ
れると、一方のサブクロック入力端子３の入力レベルに
応じて他方のサブクロック入力端子３は逆位相で変化す
るようになり、サブクロック発振器１４はサブクロック
信号の生成を開始する。

【００３６】この一方で、発振許可信号がハイレベルに
ドライブされると、トグルカウンタ３１およびＳＲフリ
ップフロップ２４のリセットがネゲートされ、トグルカ
ウンタ３１は上記サブクロック信号に基づいてカウント
アップ動作を開始する。

【００３７】そして、このトグルカウンタ３１は、第二
クロック信号の発振安定期間よりも長い期間となるカウ
ント値までカウントしたら最初のオーバフロー信号を出
力し、これに応じてＳＲフリップフロップ２４の出力で
ある切替許可信号がハイレベルにドライブされ、第二メ
モリビット２６の値が「１」に書き換えられ、切替信号
がハイレベルにドライブされ、切替スイッチ１７はサブ
クロック信号を選択してこれをシステムクロック信号と
して出力する。

【００３８】図６はこの発明の実施の形態２によるクロ
ック生成回路において、サブクロック信号が正常に出力
される場合の動作を示すタイミングチャートである。図
において、（ａ）は第一メモリビット２１の値に応じて
出力される発振許可信号、（ｂ）は第二メモリビット２
６の値に応じて出力される切替信号、（ｃ）は第三メモ
リビット２８の値に応じて出力される停止指示信号、
（ｄ）はサブクロック信号の周波数の変動波形、（ｅ）
はオーバフロー信号、（ｆ）はＳＲフリップフロップ２
４から出力される切替許可信号である。

【００３９】そして、Ｔ２のタイミングで第一論理積回
路２０のアドレスを指定したライトアクセスがなされる
と、サブクロック信号が正常に立ち上がる場合にはＴ９
のタイミングでその周波数などの発振状態が安定し、更
にそれよりも後のＴ３のタイミングにてトグルカウンタ
３１からオーバフロー信号が出力される。これ以外の動
作は実施の形態１と同様であり説明を省略する。

【００４０】以上のように、この実施の形態２によれ
ば、トグルカウンタ３１がサブクロック信号に基づいて
オーバフロー信号を出力するまでの期間が、当該サブク
ロック信号の発振安定期間よりも長い期間に設定されて
いるので、発振許可信号に応じてサブクロック信号の出
力が開始され、更に当該サブクロック信号が安定してか
らシステムクロック信号を切り替えることができ、シス
テムクロック信号として安定した波形を維持したまま切
り替えることができる効果がある。

【００４１】実施の形態３．図７はこの発明の実施の形
態３によるクロック生成回路の一部の構成を示す詳細な
ブロック図である。図において、３２は切替許可信号が
入力され、中央処理装置５のアクセスに応じてそのアク
セス時点での切替許可信号に応じた値を出力するモニタ
ビット（モニタリング回路）である。これ以外の構成は
実施の形態２と同様であり説明を省略する。

【００４２】次に動作について説明する。中央処理装置
５がモニタビット３２にアクセスすると、このモニタビ
ット３２はその時の切替許可信号がハイレベルであると
「１」を出力し、切替許可信号がローレベルであると
「０」を出力する。これ以外の動作は実施の形態２と同
様であり説明を省略する。

【００４３】以上のように、この実施の形態３によれ
ば、切替許可信号が入力され、中央処理装置５のアクセ
スに応じてそのアクセス時点での切替許可信号に応じた
値を出力するモニタビット３２を設けたので、復帰処理
などにより正常に動作している中央処理装置５ではこの
モニタビット３２にアクセスするだけでサブクロック信
号の出力異常や、現在のシステムクロック信号がメイン
クロック信号に基づくものであるかそれともサブクロッ
ク信号に基づくものであるかを容易に把握することがで
きる効果がある。

【００４４】実施の形態４．図８はこの発明の実施の形
態４によるクロック生成回路の一部およびその周辺部の
構成を示す詳細なブロック図である。図において、３３
は４つの異なる周波数のクロック信号が入力され、その
うちの１つを選択して出力する第一ソースクロックセレ
クタ、３４はこの第一ソースクロックセレクタ３３の出
力およびトグルカウンタ３１のオーバフロー信号が入力
され、一方を選択してソースクロック信号として出力す
る第二ソースクロックセレクタ、３５はこの第二ソース
クロックセレクタ３４におけるクロック選択を指定する
値が中央処理装置５により書き込まれる選択指定メモリ
ビット、３６はソースクロック信号に基づいてソフトウ
ェアなどにより指定されたタイマカウント値毎に割込回
路９に対して割込要求を出力する内蔵タイマである。こ
れ以外の構成は実施の形態２と同様であり説明を省略す
る。

【００４５】次に動作について説明する。第一論理積回
路２０のアドレスを指定したライトアクセスに応じてサ
ブクロック信号が出力されると、トグルカウンタ３１
は、このサブクロック信号のクロック数をカウントして
所定のカウント値毎にオーバフロー信号を出力する。そ
して、この時、選択指定メモリビット３５に「１」が書
き込まれていると、第二ソースクロックセレクタ３４は
このオーバフロー信号をソースクロック信号として出力
し、内蔵タイマ３６はこのソースクロック信号とソフト
ウェアなどにより指定されたタイマカウント値とに基づ
いて、所定の時間間隔毎に割込回路９に対して割込要求
を出力する。

【００４６】なお、選択指定ビット３５に「０」が書き
込まれている場合には、第二ソースクロックセレクタ３
４は第一ソースクロックセレクタ３３が４つの異なる周
波数のクロック信号のうちから選択したクロック信号を
ソースクロック信号として出力し、内蔵タイマ３６はこ
のソースクロック信号とソフトウェアなどにより指定さ
れたタイマカウント値とに基づいて、所定の時間間隔毎
に割込回路９に対して割込要求を出力する。

【００４７】そして、例えば、サブクロック信号の発振
周波数を「３２．７６８ｋＨｚ」、トグルカウンタの分
周比を３２（＝オーバフロー信号の出力周期／サブクロ
ック信号の周期）に設定するとともに、内蔵タイマ３６
のカウント値を「３ＦＦ_H 」とすることで１秒毎に上記
割込要求を出力することができ、内蔵タイマ３６のカウ
ント値を「ＥＦＦＦ_H 」とすることで１分毎に上記割込
要求を出力することができ、この内蔵タイマ３６で時間
や時刻を計測することができる。

【００４８】以上のように、この実施の形態４によれ
ば、サブクロック信号の所定のカウント値毎にオーバフ
ロー信号を出力するトグルカウンタ３１の出力を内蔵タ
イマ３６に入力可能に構成したので、これを時計用プリ
スケーラとして用いて構成を簡素化することができる効
果がある。

【００４９】

【発明の効果】以上のように、この発明によれば、第一
クロック信号を出力する第一クロック信号出力回路と、
第二クロック信号を出力する第二クロック信号出力回路
と、上記第一クロック信号および上記第二クロック信号
が入力され、初期状態においては第一クロック信号を選
択してシステムクロック信号として出力する切替スイッ
チと、当該切替スイッチへ切替指示信号を入力させる中
央処理装置と、上記第二クロック信号のクロック数をカ
ウントし、所定のカウント値となったら切替許可信号を
出力するカウント回路と、当該切替許可信号が入力され
たら上記切替指示信号に基づいて上記切替スイッチに対
して選択するクロック信号を切替させる切替信号を出力
する切替信号生成回路とを備えるので、中央処理装置が
暴走して切替スイッチへ切替指示信号を入力させたとし
ても、第二クロック信号出力回路から第二クロック信号
が出力されていない場合にはカウント回路のカウント値
はカウントアップされず、カウント回路から切替許可信
号が出力されることはないので、切替信号生成回路の切
替信号に基づいて切替スイッチが第二クロック信号を選
択してしまうような状態となることはない。

【００５０】従って、第一クロック信号に基づいてシス
テムクロック信号を継続的に出力することができるの
で、マイクロコンピュータ自体をリセットすることなく
復旧させることができ、しかも、このマイクロコンピュ
ータを用いたシステムの動作状態が一時的にでも不安定
となってしまうこともない効果がある。

【００５１】この発明によれば、第二クロック信号出力
回路が、中央処理装置により書き込まれたデータに応じ
て発振許可信号を出力するデータ保持回路と、外部発振
器が接続される一対のクロック入力端子と、この一対の
クロック入力端子の間に配設され、上記発振許可信号が
入力された場合にはこれら一対のクロック入力端子の間
に上記外部発振器が発振可能な状態を生成する発振許可
回路とを備え、この一対のクロック入力端子のうちの一
方を第二クロック信号として出力するとともに、カウン
ト回路が、上記発振許可信号が入力されたら第二クロッ
ク信号のクロック数のカウントを開始するので、中央処
理装置はデータ保持回路にデータを書き込む処理を実施
するだけで、所定のカウント値に基づいて所望のタイミ
ングで第二クロック信号が選択され、これにより切替ス
イッチから第二クロック信号に基づくシステムクロック
信号を出力することができる効果がある。

【００５２】この発明によれば、カウント回路が第二ク
ロック信号に基づいて許可信号を出力するまでの期間
は、当該第二クロック信号の発振安定期間よりも長い期
間であるので、例えば発振許可信号に応じて第二クロッ
ク信号の出力が開始され、更に当該第二クロック信号が
安定してから第二クロック信号に切り替えることができ
る効果がある。

【００５３】この発明によれば、切替許可信号が入力さ
れ、中央処理装置のアクセスに応じてそのアクセス時点
での切替許可信号に応じた値を出力するモニタリング回
路を設けたので、復帰処理などにより正常に動作してい
る中央処理装置ではこのモニタリング回路にアクセスす
るだけで第二クロック信号の出力異常を把握することが
できる効果がある。

【００５４】この発明によれば、カウント回路が、第二
クロック信号の所定のカウント値毎にオーバフロー信号
を出力するトグルカウンタと、発振許可信号でリセット
され、このオーバフロー信号でセットされるＳＲフリッ
プフロップとを備え、このＳＲフリップフロップの出力
を切替許可信号とするとともに、上記オーバフロー信号
に基づいて時間を計測する内蔵タイマを設けたので、こ
れを時計用プリスケーラとして用いて構成を簡素化する
ことができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるマイクロコン
ピュータおよびその周辺部の構成を示すブロック図であ
る。

【図２】 この発明の実施の形態１によるクロック生成
回路およびその周辺部の構成を示す詳細なブロック図で
ある。

【図３】 この発明の実施の形態１によるクロック生成
回路において、サブクロック信号が正常に出力される場
合の動作を示すタイミングチャートである。

【図４】 この発明の実施の形態１によるクロック生成
回路において、サブクロック信号が正常に出力されない
場合の動作を示すタイミングチャートである。

【図５】 この発明の実施の形態２によるクロック生成
回路およびその周辺部の構成を示す詳細なブロック図で
ある。

【図６】 この発明の実施の形態２によるクロック生成
回路において、サブクロック信号が正常に出力される場
合の動作を示すタイミングチャートである。

【図７】 この発明の実施の形態３によるクロック生成
回路の一部の構成を示す詳細なブロック図である。

【図８】 この発明の実施の形態４によるクロック生成
回路の一部およびその周辺部の構成を示す詳細なブロッ
ク図である。

【図９】 従来のマイクロコンピュータにおけるクロッ
ク生成回路およびその周辺部の構成を示す詳細なブロッ
ク図である。

【図１０】 従来の他のマイクロコンピュータの構成を
示すブロック図である。

【符号の説明】

１ マイクロコンピュータ、２ メインクロック入力端
子（第一クロック信号出力回路）、３ サブクロック入
力端子（クロック入力端子，第二クロック信号出力回
路）、４ クロック生成回路、５ 中央処理装置、６
読出専用メモリ、７ ランダムアクセスメモリ、８ 周
辺回路、９ 割込回路、１０ システムバス、１１ シ
ステムクロック信号線、１２ バスインタフェース、１
３ メイン水晶発振器、１４ サブ水晶発振器、１５
メイン反転論理積回路（第一クロック信号出力回路）、
１６ サブ反転論理積回路（発振許可回路，第二クロッ
ク信号出力回路）、１７ 切替スイッチ、１８ アドレ
スデコーダ（第二クロック信号出力回路）、１９ リー
ド／ライト制御信号線、２０ 第一論理積回路（第二ク
ロック信号出力回路）、２１ 第一メモリビット（デー
タ保持回路，第二クロック信号出力回路）、２２ 発振
許可信号用の信号線、２３ トグルカウンタ（カウント
回路）、２４ ＳＲフリップフロップ（カウント回
路）、２５ 第二論理積回路（切替信号生成回路）、２
６ 第二メモリビット（切替信号生成回路）、２７ 切
替信号用の信号線、２８ 第三メモリビット（第一クロ
ック信号出力回路）、２９ 停止指示信号用の信号線
（第一クロック信号出力回路）、３０インバータ（第一
クロック信号出力回路）、３１ トグルカウンタ（カウ
ント回路）、３２ モニタビット（モニタリング回
路）、３３ 第一ソースクロックセレクタ、３４ 第二
ソースクロックセレクタ、３５ 選択指定メモリビッ
ト、３６ 内蔵タイマ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第一クロック信号を出力する第一クロッ
   ク信号出力回路と、 第二クロック信号を出力する第二クロック信号出力回路
   と、 上記第一クロック信号および上記第二クロック信号が入
   力され、初期状態においては第一クロック信号を選択し
   てシステムクロック信号として出力する切替スイッチ
   と、 当該切替スイッチへ切替指示信号を入力させる中央処理
   装置と、 上記第二クロック信号のクロック数をカウントし、所定
   のカウント値となったら切替許可信号を出力するカウン
   ト回路と、 当該切替許可信号が入力されたら上記切替指示信号に基
   づいて上記切替スイッチに対して選択するクロック信号
   を切替させる切替信号を出力する切替信号生成回路とを
   備えるマイクロコンピュータ。
2. 【請求項２】 第二クロック信号出力回路は、 中央処理装置により書き込まれたデータに応じて発振許
   可信号を出力するデータ保持回路と、 外部発振器が接続される一対のクロック入力端子と、 この一対のクロック入力端子の間に配設され、上記発振
   許可信号が入力された場合にはこれら一対のクロック入
   力端子の間に上記外部発振器が発振可能な状態を生成す
   る発振許可回路とを備え、 この一対のクロック入力端子のうちの一方を第二クロッ
   ク信号として出力するとともに、 カウント回路は、上記発振許可信号が入力されたら第二
   クロック信号のクロック数のカウントを開始することを
   特徴とする請求項１記載のマイクロコンピュータ。
3. 【請求項３】 カウント回路が第二クロック信号に基づ
   いて許可信号を出力するまでの期間は、当該第二クロッ
   ク信号の発振安定期間よりも長い期間であることを特徴
   とする請求項１または請求項２記載のマイクロコンピュ
   ータ。
4. 【請求項４】 切替許可信号が入力され、中央処理装置
   のアクセスに応じてそのアクセス時点での切替許可信号
   に応じた値を出力するモニタリング回路を設けたことを
   特徴とする請求項１または請求項２記載のマイクロコン
   ピュータ。
5. 【請求項５】 カウント回路は、 第二クロック信号の所定のカウント値毎にオーバフロー
   信号を出力するトグルカウンタと、 発振許可信号でリセットされ、このオーバフロー信号で
   セットされるＳＲフリップフロップとを備え、このＳＲ
   フリップフロップの出力を切替許可信号とするととも
   に、 上記オーバフロー信号に基づいて時間を計測する内蔵タ
   イマを設けたことを特徴とする請求項２記載のマイクロ
   コンピュータ。