JP4671549B2 - マイクロコンピュータ発振切り替え回路 - Google Patents
マイクロコンピュータ発振切り替え回路 Download PDFInfo
- Publication number
- JP4671549B2 JP4671549B2 JP2001208368A JP2001208368A JP4671549B2 JP 4671549 B2 JP4671549 B2 JP 4671549B2 JP 2001208368 A JP2001208368 A JP 2001208368A JP 2001208368 A JP2001208368 A JP 2001208368A JP 4671549 B2 JP4671549 B2 JP 4671549B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- oscillation
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、マイクロコンピュータの発振停止を検出する用途に適応され、安定したクロック信号を供給するためのマイクロコンピュータ発振切り替え回路に関するものである。
【０００２】
【従来の技術】
マイクロコンピュータがクロック信号源として使用する発振回路は、その端子にセラミック発振子や水晶発振子等の発振子を接続して構成される。またリングオシレータなどの自己発振回路をマイクロコンピュータに内蔵する場合もある。マイクロコンピュータのメインクロック信号にセラミック発振子を用いた発振回路では、発振回路の端子がオープン、ショート状態となった場合にメインクロック信号を供給できず、マイクロコンピュータが動作しなくなることがある。そのため、メインクロック信号に問題が発生した時に、ソフトウェアまたは内蔵回路により、発振回路から内蔵のリングオシレータにメインクロック源を切り替えるようにしている。
【０００３】
図４は従来のマイクロコンピュータ発振切り替え回路を示すブロック図である。図において、１はマイクロコンピュータ、２は自己発振クロック信号１０を生成するリングオシレータ回路（自己発振回路）、６はマイクロコンピュータ１のシステムクロックとして使用されるメインクロック信号である。７はマイクロコンピュータ１の外部にある発振回路から入力される外部クロック信号入力、５は入力される外部クロック信号を監視し外部発振回路の発振停止を検出する発振停止検出回路である。９は発振停止検出回路５を介したあとの外部入力クロック、３は発振停止検出回路５の検出信号１２に応答してクロック切り替え信号１１を生成するクロック切り替え回路である。４はクロック選択回路で、外部にある発振回路の発振停止時にクロック選択信号１１に応答してメインクロック信号６のクロック源を外部発振回路からリングオシレータ回路２に切り替える手段である。８はマイクロコンピュータ１を初期化するための外部リセット信号で、クロック切り替え回路３を初期化するために与えられるようになっている。
【０００４】
次に動作について説明する。
マイクロコンピュータ１では、電源が投入されると外部リセット信号８が入力され、これによりクロック切り替え回路３が初期化され、クロック切り替え信号１１は“Ｈ”の値を示す。外部発振回路が正常に動作している場合、発振停止検出回路５は外部クロック信号入力７を外部クロック信号９としてクロック選択回路４に出力する。一方、リングオシレータ回路２から自己発振クロック信号１０がクロック選択回路４に与えられているが、クロック選択回路４はクロック切り替え信号１１の値“Ｈ”に応答してメインクロック信号６として外部クロック信号９を選択する。
もしも外部クロック信号入力７の発振停止が起こった場合、その検出により、発振停止検出回路５からは検出信号１２が出力され、クロック切り替え回路３はクロック切り替え信号を“Ｌ”の値に変化させる。このクロック切り替え信号１１に応答して、クロック選択回路４はリングオシレータ回路２の自己発振クロック信号１０に切り替え、これをメインクロック６として出力するよう動作する。
【０００５】
【発明が解決しようとする課題】
従来のマイクロコンピュータ発振切り替え回路は以上のように構成されているので、クロック切り替え回路３の初期化は、マイクロコンピュータ１の外部から入力される外部リセット信号８に同期している。一方、マイクロコンピュータ１は、通常動作時においてもソフトウェアプログラムを用いてメインクロック信号６として外部クロック信号９かリングオシレータ回路２の自己発振クロック信号１０かを選択する動作形態を持つように設計されている。メインクロック信号６を自己発振クロック信号１０から外部クロック信号９に戻す場合には、クロック切り替え回路３に外部リセット信号８が与えられることによって行われる。リセットが実行されると、マイクロコンピュータ１は外部発振回路の端子がオープン、ショート状態にある場合でも、リングオシレータ回路２の出力から外部クロック信号９（存在しない）側に切り替わり、メインクロック信号６の供給ができなくなり、マイクロコンピュータ１が暴走するという課題があった。この課題について詳細に説明する。
【０００６】
図５は図４の各信号の動作状態を示すタイミングチャートで、電源投入時からリセット実行、リセット解除の動作について示したものである。
▲１▼で、外部リセット信号８が入力されると、クロック切り替え信号１１は“Ｈ”に初期化され、メインクロック信号６には外部クロック信号９が選択される。
▲２▼で、ソフトウェアプログラムを用いて自己発振クロック信号１０を選択すると、クロック切り替え信号は“Ｌ”になり、メインクロック信号６は自己発振クロック信号１０に切り替わる。次に▲３▼で、外部リセット信号８が入力されると、クロック切り替え信号１１は“Ｈ”に初期化されるため、外部クロック信号９が選択される。▲４▼で、自己発振クロック信号１０から外部クロック信号９側に切り替わるが、外部入力クロック信号９が発振停止中である。結果として、マイクロコンピュータ１はメインクロック信号６を得ることができず暴走してしまう。
【０００７】
この発明は上記のような課題を解決するためになされたもので、マイクロコンピュータに支障を及ぼすことなく常時クロック信号を供給できるマイクロコンピュータ発振切り替え回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るマイクロコンピュータ発振切り替え回路は、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または前記自己発振クロック信号を選択して前記マイクロコンピュータのメインクロック信号として出力するクロック選択回路と、電源投入時にのみワンショットパルスを発生するパワーオンリセット回路と、前記ワンショットパルスにのみ応答して初期化され、外部クロック信号入力の停止を検出して検出信号を出力する発振停止検出回路と、前記検出信号が初期化された場合には外部クロック信号を選択し、前記検出信号が前記外部クロック信号入力の停止を検出した場合には前記自己発振クロック信号を選択するよう前記クロック選択回路を切り替え制御する前記クロック切り替え信号を出力するクロック切り替え回路とをマイクロコンピュータ内に備えたものである。
【０００９】
この発明に係るマイクロコンピュータ発振切り替え回路は、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または前記自己発振クロック信号を選択して前記マイクロコンピュータのメインクロック信号として出力するクロック選択回路と、前記外部クロック信号の停止を検出して検出信号を出力する発振停止検出回路と、初期化された場合には外部クロック信号を選択し、前記検出信号が外部クロック信号入力の停止を検出した場合には前記自己発振クロック信号を選択するよう前記クロック選択回路を切り替え制御する前記クロック切り替え信号を出力するクロック切り替え回路と、前記外部クロック信号入力の停止を検出しているときの前記クロック切り替え信号により前記クロック切り替え回路を初期化する外部リセット信号を無効にするゲート回路とをマイクロコンピュータ内に備えたものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマイクロコンピュータ発振切り替え回路を示すもので、図４に示す従来の構成に相当する部分には同一符号を付して示す。図において、１はマイクロコンピュータ、２は自己発振クロック信号１０を生成するリングオシレータ回路（自己発振回路）である。４はクロック選択回路で、クロック切り替え信号１１に応答して外部発振回路から供給される外部クロック信号９または自己発振クロック信号１０を選択してマイクロコンピュータ１のメインクロック信号６として出力する手段である。２０は電源投入時にのみワンショットパルス１３を発生するパワーオンリセット回路、５はワンショットパルス１３にのみ応答して初期化され、外部クロック信号入力７の停止を検出して検出信号１２を出力する発振停止検出回路である。３はクロック切り替え回路で、検出信号１２が初期化された場合には外部クロック信号９を選択し、検出信号１２が外部クロック信号入力７の停止を表した場合には自己発振クロック信号１０を選択するようクロック選択回路４を切り替え制御するクロック切り替え信号１１を出力する手段である。
【００１１】
次に動作について説明する。
パワーオンリセット回路２０から電源投入時のみ発生するワンショットパルス１３が発振停止検出回路５に入力される。これにより電源投入時のみ検出信号１２が初期化されるように構成される。ここで、ソフトウェアプログラムによりメインクロック信号６として自己発振クロック信号１０が選択されている場合において、外部リセット信号８が入力されてもクロック切り替え回路３、発振停止検出回路５には与えられず、クロック切り替え信号１１は初期化されない。したがって、外部クロック信号が停止していたとしても、クロック選択回路４は自己発振クロック１０を選択し続ける。その結果、マイクロコンピュータ１は暴走することなく正常に動作し続けることができる。
【００１２】
以上のように、実施の形態１によれば、パワーオンリセット回路３０から電源投入時のみ発生するワンショットパルス１３により電源投入時のみ検出信号１２が初期化されるように構成したので、クロック信号切り替え動作に関わらず常にマイクロコンピュータ１は暴走することなく正常に動作し続けることができる効果が得られる。
【００１３】
実施の形態２．
図２はこの発明の実施の形態２によるマイクロコンピュータ発振切り替え回路を示すもので、図１に対応する相当部分には同一符号を付す。１４はクロック切り替え回路３から出力される制御信号で、クロック切り替え信号１１と同じか、タイミングが同じ信号である。２１は外部クロック信号入力７の停止を検出しているときの制御信号１４（またはクロック切り替え信号）によりクロック切り替え回路３を初期化する外部リセット信号８を無効にするゲート回路である。１５はゲート回路２１により外部リセット信号８を有効または無効にしたゲート出力である。
【００１４】
次に動作について説明する。
検出信号１２が発振停止を検出している場合、クロック切り替え回路３より外部リセット入力８を無効にする制御信号１４を出力するように構成されている。ゲート回路２１において、制御信号１４が“Ｈ”のとき外部リセット入力８は有効となるが、外部発振回路がオープン、ショート状態になって外部クロック信号７が停止した場合の制御信号１４は“Ｌ”になり、外部リセット入力８が来ても、これを無効にする。このときの動作を図３のタイムチャートにより説明する。
▲１▼で、外部リセット信号８が解除された後、外部クロック信号９が選択されるが、動作中に外部クロック入力７が停止する。▲２▼で、発信停止検出回路５がこの発振停止を検出し、検出信号１２を出力する。▲３▼で、クロック切り替え回路３が自己発振クロック１０を選択するようにクロック切り替え信号１１をクロック選択回路４に出力する。▲４▼で、メインクロック６は、外部クロック９から自己発振クロック１０に切り替わる。▲５▼で、外部リセット入力８が到来しても、制御信号１４が“Ｌ”のため、ゲート出力１５は“Ｌ”であり、外部リセット信号８をクロック切り替え回路３に対して無効にし、クロック選択回路４は自己発振クロック１０を選択し続ける。すなわち、自己発振クロック１０がメインクロック６として選択されている場合には、外部リセット信号８が入力されたとしてもマイクロコンピュータ１は正常に動作し続けることができる。
【００１５】
以上のように、実施の形態２によれば、外部クロック信号７の停止を検出しているときの制御信号１４（またはクロック切り替え信号１１）によりクロック切り替え回路３を初期化する外部リセット信号８を無効にするので、外部発振回路の停止時におけるクロック信号切り替え動作において影響を受けることがなく、常にマイクロコンピュータ１は正常に動作し続けることができる効果が得られる。
【００１６】
【発明の効果】
以上のように、この発明によれば、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または自己発振クロック信号を選択してマイクロコンピュータのメインクロック信号として出力するクロック選択回路と、電源投入時にのみワンショットパルスを発生するパワーオンリセット回路と、ワンショットパルスにのみ応答して初期化され、外部クロック信号入力の停止を検出して検出信号を出力する発振停止検出回路と、検出信号が初期化された場合には外部クロック信号を選択し、検出信号が外部クロック信号入力の停止を検出した場合には自己発振クロック信号を選択するようクロック選択回路を切り替え制御するクロック切り替え信号を出力するクロック切り替え回路とをマイクロコンピュータ内に備えるように構成したので、クロック信号切り替え動作に関わらず常にマイクロコンピュータは暴走することなく正常に動作し続けることができる効果がある。
【００１７】
この発明によれば、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または自己発振クロック信号を選択してマイクロコンピュータのメインクロック信号として出力するクロック選択回路と、外部クロック信号の停止を検出して検出信号を出力する発振停止検出回路と、初期化された場合には外部クロック信号を選択し、検出信号が外部クロック信号入力の停止を検出した場合には自己発振クロック信号を選択するようクロック選択回路を切り替え制御するクロック切り替え信号を出力するクロック切り替え回路と、外部クロック信号入力の停止を検出しているときのクロック切り替え信号によりクロック切り替え回路を初期化する外部リセット信号を無効にするゲート回路とをマイクロコンピュータ内に備えるように構成したので、外部発振回路の停止時におけるクロック信号切り替え動作において影響を受けることがなく、常にマイクロコンピュータは正常に動作し続けることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるマイクロコンピュータの発振切り替え回路を示すブロック図である。
【図２】 この発明の実施の形態２によるマイクロコンピュータの発振切り替え回路を示すブロック図である
【図３】 実施の形態２に係る動作を説明するためのタイミングチャートである。
【図４】 従来のマイクロコンピュータの発振切り替え回路を示すブロック図である。
【図５】 従来の回路の動作を説明するためのタイミングチャートである。
【符号の説明】
１ マイクロコンピュータ、２ リングオシレータ回路、３ クロック切り替え回路、４ クロック選択回路、５ 発振停止検出回路、６ メインクロック信号、７ 外部クロック信号入力、８ 外部リセット信号、９ 外部クロック信号、１０ 自己発振クロック信号、１１ クロック切り替え信号、１２ 検出信号、１３ パワーオンリセット信号、１４ 制御信号、１５ ゲート出力、２０ パワーオンリセット回路、２１ ゲート回路。
【発明の属する技術分野】
この発明は、マイクロコンピュータの発振停止を検出する用途に適応され、安定したクロック信号を供給するためのマイクロコンピュータ発振切り替え回路に関するものである。
【０００２】
【従来の技術】
マイクロコンピュータがクロック信号源として使用する発振回路は、その端子にセラミック発振子や水晶発振子等の発振子を接続して構成される。またリングオシレータなどの自己発振回路をマイクロコンピュータに内蔵する場合もある。マイクロコンピュータのメインクロック信号にセラミック発振子を用いた発振回路では、発振回路の端子がオープン、ショート状態となった場合にメインクロック信号を供給できず、マイクロコンピュータが動作しなくなることがある。そのため、メインクロック信号に問題が発生した時に、ソフトウェアまたは内蔵回路により、発振回路から内蔵のリングオシレータにメインクロック源を切り替えるようにしている。
【０００３】
図４は従来のマイクロコンピュータ発振切り替え回路を示すブロック図である。図において、１はマイクロコンピュータ、２は自己発振クロック信号１０を生成するリングオシレータ回路（自己発振回路）、６はマイクロコンピュータ１のシステムクロックとして使用されるメインクロック信号である。７はマイクロコンピュータ１の外部にある発振回路から入力される外部クロック信号入力、５は入力される外部クロック信号を監視し外部発振回路の発振停止を検出する発振停止検出回路である。９は発振停止検出回路５を介したあとの外部入力クロック、３は発振停止検出回路５の検出信号１２に応答してクロック切り替え信号１１を生成するクロック切り替え回路である。４はクロック選択回路で、外部にある発振回路の発振停止時にクロック選択信号１１に応答してメインクロック信号６のクロック源を外部発振回路からリングオシレータ回路２に切り替える手段である。８はマイクロコンピュータ１を初期化するための外部リセット信号で、クロック切り替え回路３を初期化するために与えられるようになっている。
【０００４】
次に動作について説明する。
マイクロコンピュータ１では、電源が投入されると外部リセット信号８が入力され、これによりクロック切り替え回路３が初期化され、クロック切り替え信号１１は“Ｈ”の値を示す。外部発振回路が正常に動作している場合、発振停止検出回路５は外部クロック信号入力７を外部クロック信号９としてクロック選択回路４に出力する。一方、リングオシレータ回路２から自己発振クロック信号１０がクロック選択回路４に与えられているが、クロック選択回路４はクロック切り替え信号１１の値“Ｈ”に応答してメインクロック信号６として外部クロック信号９を選択する。
もしも外部クロック信号入力７の発振停止が起こった場合、その検出により、発振停止検出回路５からは検出信号１２が出力され、クロック切り替え回路３はクロック切り替え信号を“Ｌ”の値に変化させる。このクロック切り替え信号１１に応答して、クロック選択回路４はリングオシレータ回路２の自己発振クロック信号１０に切り替え、これをメインクロック６として出力するよう動作する。
【０００５】
【発明が解決しようとする課題】
従来のマイクロコンピュータ発振切り替え回路は以上のように構成されているので、クロック切り替え回路３の初期化は、マイクロコンピュータ１の外部から入力される外部リセット信号８に同期している。一方、マイクロコンピュータ１は、通常動作時においてもソフトウェアプログラムを用いてメインクロック信号６として外部クロック信号９かリングオシレータ回路２の自己発振クロック信号１０かを選択する動作形態を持つように設計されている。メインクロック信号６を自己発振クロック信号１０から外部クロック信号９に戻す場合には、クロック切り替え回路３に外部リセット信号８が与えられることによって行われる。リセットが実行されると、マイクロコンピュータ１は外部発振回路の端子がオープン、ショート状態にある場合でも、リングオシレータ回路２の出力から外部クロック信号９（存在しない）側に切り替わり、メインクロック信号６の供給ができなくなり、マイクロコンピュータ１が暴走するという課題があった。この課題について詳細に説明する。
【０００６】
図５は図４の各信号の動作状態を示すタイミングチャートで、電源投入時からリセット実行、リセット解除の動作について示したものである。
▲１▼で、外部リセット信号８が入力されると、クロック切り替え信号１１は“Ｈ”に初期化され、メインクロック信号６には外部クロック信号９が選択される。
▲２▼で、ソフトウェアプログラムを用いて自己発振クロック信号１０を選択すると、クロック切り替え信号は“Ｌ”になり、メインクロック信号６は自己発振クロック信号１０に切り替わる。次に▲３▼で、外部リセット信号８が入力されると、クロック切り替え信号１１は“Ｈ”に初期化されるため、外部クロック信号９が選択される。▲４▼で、自己発振クロック信号１０から外部クロック信号９側に切り替わるが、外部入力クロック信号９が発振停止中である。結果として、マイクロコンピュータ１はメインクロック信号６を得ることができず暴走してしまう。
【０００７】
この発明は上記のような課題を解決するためになされたもので、マイクロコンピュータに支障を及ぼすことなく常時クロック信号を供給できるマイクロコンピュータ発振切り替え回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るマイクロコンピュータ発振切り替え回路は、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または前記自己発振クロック信号を選択して前記マイクロコンピュータのメインクロック信号として出力するクロック選択回路と、電源投入時にのみワンショットパルスを発生するパワーオンリセット回路と、前記ワンショットパルスにのみ応答して初期化され、外部クロック信号入力の停止を検出して検出信号を出力する発振停止検出回路と、前記検出信号が初期化された場合には外部クロック信号を選択し、前記検出信号が前記外部クロック信号入力の停止を検出した場合には前記自己発振クロック信号を選択するよう前記クロック選択回路を切り替え制御する前記クロック切り替え信号を出力するクロック切り替え回路とをマイクロコンピュータ内に備えたものである。
【０００９】
この発明に係るマイクロコンピュータ発振切り替え回路は、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または前記自己発振クロック信号を選択して前記マイクロコンピュータのメインクロック信号として出力するクロック選択回路と、前記外部クロック信号の停止を検出して検出信号を出力する発振停止検出回路と、初期化された場合には外部クロック信号を選択し、前記検出信号が外部クロック信号入力の停止を検出した場合には前記自己発振クロック信号を選択するよう前記クロック選択回路を切り替え制御する前記クロック切り替え信号を出力するクロック切り替え回路と、前記外部クロック信号入力の停止を検出しているときの前記クロック切り替え信号により前記クロック切り替え回路を初期化する外部リセット信号を無効にするゲート回路とをマイクロコンピュータ内に備えたものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマイクロコンピュータ発振切り替え回路を示すもので、図４に示す従来の構成に相当する部分には同一符号を付して示す。図において、１はマイクロコンピュータ、２は自己発振クロック信号１０を生成するリングオシレータ回路（自己発振回路）である。４はクロック選択回路で、クロック切り替え信号１１に応答して外部発振回路から供給される外部クロック信号９または自己発振クロック信号１０を選択してマイクロコンピュータ１のメインクロック信号６として出力する手段である。２０は電源投入時にのみワンショットパルス１３を発生するパワーオンリセット回路、５はワンショットパルス１３にのみ応答して初期化され、外部クロック信号入力７の停止を検出して検出信号１２を出力する発振停止検出回路である。３はクロック切り替え回路で、検出信号１２が初期化された場合には外部クロック信号９を選択し、検出信号１２が外部クロック信号入力７の停止を表した場合には自己発振クロック信号１０を選択するようクロック選択回路４を切り替え制御するクロック切り替え信号１１を出力する手段である。
【００１１】
次に動作について説明する。
パワーオンリセット回路２０から電源投入時のみ発生するワンショットパルス１３が発振停止検出回路５に入力される。これにより電源投入時のみ検出信号１２が初期化されるように構成される。ここで、ソフトウェアプログラムによりメインクロック信号６として自己発振クロック信号１０が選択されている場合において、外部リセット信号８が入力されてもクロック切り替え回路３、発振停止検出回路５には与えられず、クロック切り替え信号１１は初期化されない。したがって、外部クロック信号が停止していたとしても、クロック選択回路４は自己発振クロック１０を選択し続ける。その結果、マイクロコンピュータ１は暴走することなく正常に動作し続けることができる。
【００１２】
以上のように、実施の形態１によれば、パワーオンリセット回路３０から電源投入時のみ発生するワンショットパルス１３により電源投入時のみ検出信号１２が初期化されるように構成したので、クロック信号切り替え動作に関わらず常にマイクロコンピュータ１は暴走することなく正常に動作し続けることができる効果が得られる。
【００１３】
実施の形態２．
図２はこの発明の実施の形態２によるマイクロコンピュータ発振切り替え回路を示すもので、図１に対応する相当部分には同一符号を付す。１４はクロック切り替え回路３から出力される制御信号で、クロック切り替え信号１１と同じか、タイミングが同じ信号である。２１は外部クロック信号入力７の停止を検出しているときの制御信号１４（またはクロック切り替え信号）によりクロック切り替え回路３を初期化する外部リセット信号８を無効にするゲート回路である。１５はゲート回路２１により外部リセット信号８を有効または無効にしたゲート出力である。
【００１４】
次に動作について説明する。
検出信号１２が発振停止を検出している場合、クロック切り替え回路３より外部リセット入力８を無効にする制御信号１４を出力するように構成されている。ゲート回路２１において、制御信号１４が“Ｈ”のとき外部リセット入力８は有効となるが、外部発振回路がオープン、ショート状態になって外部クロック信号７が停止した場合の制御信号１４は“Ｌ”になり、外部リセット入力８が来ても、これを無効にする。このときの動作を図３のタイムチャートにより説明する。
▲１▼で、外部リセット信号８が解除された後、外部クロック信号９が選択されるが、動作中に外部クロック入力７が停止する。▲２▼で、発信停止検出回路５がこの発振停止を検出し、検出信号１２を出力する。▲３▼で、クロック切り替え回路３が自己発振クロック１０を選択するようにクロック切り替え信号１１をクロック選択回路４に出力する。▲４▼で、メインクロック６は、外部クロック９から自己発振クロック１０に切り替わる。▲５▼で、外部リセット入力８が到来しても、制御信号１４が“Ｌ”のため、ゲート出力１５は“Ｌ”であり、外部リセット信号８をクロック切り替え回路３に対して無効にし、クロック選択回路４は自己発振クロック１０を選択し続ける。すなわち、自己発振クロック１０がメインクロック６として選択されている場合には、外部リセット信号８が入力されたとしてもマイクロコンピュータ１は正常に動作し続けることができる。
【００１５】
以上のように、実施の形態２によれば、外部クロック信号７の停止を検出しているときの制御信号１４（またはクロック切り替え信号１１）によりクロック切り替え回路３を初期化する外部リセット信号８を無効にするので、外部発振回路の停止時におけるクロック信号切り替え動作において影響を受けることがなく、常にマイクロコンピュータ１は正常に動作し続けることができる効果が得られる。
【００１６】
【発明の効果】
以上のように、この発明によれば、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または自己発振クロック信号を選択してマイクロコンピュータのメインクロック信号として出力するクロック選択回路と、電源投入時にのみワンショットパルスを発生するパワーオンリセット回路と、ワンショットパルスにのみ応答して初期化され、外部クロック信号入力の停止を検出して検出信号を出力する発振停止検出回路と、検出信号が初期化された場合には外部クロック信号を選択し、検出信号が外部クロック信号入力の停止を検出した場合には自己発振クロック信号を選択するようクロック選択回路を切り替え制御するクロック切り替え信号を出力するクロック切り替え回路とをマイクロコンピュータ内に備えるように構成したので、クロック信号切り替え動作に関わらず常にマイクロコンピュータは暴走することなく正常に動作し続けることができる効果がある。
【００１７】
この発明によれば、自己発振クロック信号を生成する自己発振回路と、クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または自己発振クロック信号を選択してマイクロコンピュータのメインクロック信号として出力するクロック選択回路と、外部クロック信号の停止を検出して検出信号を出力する発振停止検出回路と、初期化された場合には外部クロック信号を選択し、検出信号が外部クロック信号入力の停止を検出した場合には自己発振クロック信号を選択するようクロック選択回路を切り替え制御するクロック切り替え信号を出力するクロック切り替え回路と、外部クロック信号入力の停止を検出しているときのクロック切り替え信号によりクロック切り替え回路を初期化する外部リセット信号を無効にするゲート回路とをマイクロコンピュータ内に備えるように構成したので、外部発振回路の停止時におけるクロック信号切り替え動作において影響を受けることがなく、常にマイクロコンピュータは正常に動作し続けることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるマイクロコンピュータの発振切り替え回路を示すブロック図である。
【図２】 この発明の実施の形態２によるマイクロコンピュータの発振切り替え回路を示すブロック図である
【図３】 実施の形態２に係る動作を説明するためのタイミングチャートである。
【図４】 従来のマイクロコンピュータの発振切り替え回路を示すブロック図である。
【図５】 従来の回路の動作を説明するためのタイミングチャートである。
【符号の説明】
１ マイクロコンピュータ、２ リングオシレータ回路、３ クロック切り替え回路、４ クロック選択回路、５ 発振停止検出回路、６ メインクロック信号、７ 外部クロック信号入力、８ 外部リセット信号、９ 外部クロック信号、１０ 自己発振クロック信号、１１ クロック切り替え信号、１２ 検出信号、１３ パワーオンリセット信号、１４ 制御信号、１５ ゲート出力、２０ パワーオンリセット回路、２１ ゲート回路。
Claims (1)
- 自己発振クロック信号を生成する自己発振回路と、
クロック切り替え信号に応答して外部発振回路から供給される外部クロック信号または前記自己発振クロック信号を選択して前記マイクロコンピュータのメインクロック信号として出力するクロック選択回路と、
電源投入時にのみワンショットパルスを発生するパワーオンリセット回路と、
前記ワンショットパルスにのみ応答して初期化され、外部クロック信号入力の停止を検出して検出信号を出力する発振停止検出回路と、
前記検出信号が初期化された場合には外部クロック信号を選択し、前記検出信号が前記外部クロック信号入力の停止を検出した場合には前記自己発振クロック信号を選択するよう前記クロック選択回路を切り替え制御する前記クロック切り替え信号を出力するクロック切り替え回路とをマイクロコンピュータ内に備えたことを特徴とするマイクロコンピュータ発振切り替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208368A JP4671549B2 (ja) | 2001-07-09 | 2001-07-09 | マイクロコンピュータ発振切り替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208368A JP4671549B2 (ja) | 2001-07-09 | 2001-07-09 | マイクロコンピュータ発振切り替え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003022144A JP2003022144A (ja) | 2003-01-24 |
| JP4671549B2 true JP4671549B2 (ja) | 2011-04-20 |
Family
ID=19044206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001208368A Expired - Fee Related JP4671549B2 (ja) | 2001-07-09 | 2001-07-09 | マイクロコンピュータ発振切り替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4671549B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017121014A (ja) * | 2015-12-28 | 2017-07-06 | エスアイアイ・セミコンダクタ株式会社 | クロック選択回路及びこれを備えた電源装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233916A (ja) * | 1988-03-15 | 1989-09-19 | Mitsuba Electric Mfg Co Ltd | クロック信号出力装置 |
| JPH0248836A (ja) * | 1988-08-10 | 1990-02-19 | Fujitsu Ltd | クロック切替回路 |
| JPH0511877A (ja) * | 1991-07-04 | 1993-01-22 | Nec Corp | マイクロコンピユータ |
| JPH05189078A (ja) * | 1991-08-23 | 1993-07-30 | Nec Corp | システムクロック選択回路 |
| JPH09319456A (ja) * | 1996-06-03 | 1997-12-12 | Mitsubishi Electric Corp | 発振停止検出装置 |
| JP2000066760A (ja) * | 1998-08-21 | 2000-03-03 | Nec Kofu Ltd | 消費電力低減回路 |
| JP2001042967A (ja) * | 1999-07-27 | 2001-02-16 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JP2001142559A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | マイクロコンピュータ |
-
2001
- 2001-07-09 JP JP2001208368A patent/JP4671549B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233916A (ja) * | 1988-03-15 | 1989-09-19 | Mitsuba Electric Mfg Co Ltd | クロック信号出力装置 |
| JPH0248836A (ja) * | 1988-08-10 | 1990-02-19 | Fujitsu Ltd | クロック切替回路 |
| JPH0511877A (ja) * | 1991-07-04 | 1993-01-22 | Nec Corp | マイクロコンピユータ |
| JPH05189078A (ja) * | 1991-08-23 | 1993-07-30 | Nec Corp | システムクロック選択回路 |
| JPH09319456A (ja) * | 1996-06-03 | 1997-12-12 | Mitsubishi Electric Corp | 発振停止検出装置 |
| JP2000066760A (ja) * | 1998-08-21 | 2000-03-03 | Nec Kofu Ltd | 消費電力低減回路 |
| JP2001042967A (ja) * | 1999-07-27 | 2001-02-16 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JP2001142559A (ja) * | 1999-11-17 | 2001-05-25 | Mitsubishi Electric Corp | マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003022144A (ja) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011145198A1 (ja) | データプロセッサ及び電子制御ユニット | |
| KR100322649B1 (ko) | 저전력고정밀클럭회로및집적회로클럭킹방법 | |
| US20050223245A1 (en) | Enabling and disabling of powering-off of computer system | |
| JPH11143571A (ja) | データ処理装置 | |
| JP4671549B2 (ja) | マイクロコンピュータ発振切り替え回路 | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JP3578043B2 (ja) | 電源電圧検出回路 | |
| JP4794943B2 (ja) | クロック切替装置 | |
| JP2003032089A (ja) | リセット機能内蔵マイクロコンピュータ | |
| KR100386720B1 (ko) | 마이크로 컴퓨터 | |
| JP4219601B2 (ja) | 情報処理装置 | |
| JP2020003129A (ja) | 電子制御用半導体集積回路装置およびガスコンロ電子制御装置 | |
| KR0141292B1 (ko) | 전전자 교환기에 있어서 이중화 제어회로 | |
| JPH03164819A (ja) | パーソナルコンピュータシステム | |
| TWI637260B (zh) | 省電的方法和裝置 | |
| JPH1020972A (ja) | 携帯型情報機器 | |
| JP2004070722A (ja) | マイクロコンピュータ | |
| JP2973503B2 (ja) | マイクロコンピュータを用いたタイマー | |
| JP2005297669A (ja) | 車両用制御装置 | |
| KR100278272B1 (ko) | 전력제어시스템 | |
| JP2003285504A (ja) | 画像形成装置 | |
| KR200176465Y1 (ko) | 컴퓨터의 확장장치 착탈 제어회로 | |
| JP2006015571A (ja) | コントローラ、画像処理装置および電源制御方法 | |
| JPH0594229A (ja) | Ｃｐｕの動作周波数の切換え機能を有するコンピユータ | |
| JP2695546B2 (ja) | マイクロコンピュータ内蔵カウントソース自動変更タイマ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |