JP4219601B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP4219601B2 JP4219601B2 JP2002055481A JP2002055481A JP4219601B2 JP 4219601 B2 JP4219601 B2 JP 4219601B2 JP 2002055481 A JP2002055481 A JP 2002055481A JP 2002055481 A JP2002055481 A JP 2002055481A JP 4219601 B2 JP4219601 B2 JP 4219601B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- information processing
- processing apparatus
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 137
- 238000001514 detection method Methods 0.000 claims description 112
- 230000010355 oscillation Effects 0.000 claims description 46
- 238000010586 diagram Methods 0.000 description 29
- 239000004065 semiconductor Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は情報処理装置に関し、特に、他の情報処理装置と接続され、当該情報処理装置との間で情報を通信する情報処理装置に関する。
【０００２】
【従来の技術】
可搬型の情報処理装置では、電池を電源とする場合が多いことから、電池の寿命を延ばすために、情報処理を行う必要がない場合には、システムをスタンバイ状態にして、電力の浪費を防ぐ方法が一般に知られている。
【０００３】
ところで、システムをスタンバイ状態にする方法としては、例えば、クロック信号の供給を停止する方法がよく知られている。
図２０は、従来におけるこのような情報処理装置の一例を示す図である。この図の例では、情報処理装置１０と情報処理装置３０とがバス２０により接続されてシステムが構成されている。
【０００４】
ここで、情報処理装置１０は、ＣＰＵ（Central Processing Unit）１１、クロック制御回路１２、主回路１３、通信回路１４およびメモリ１５によって構成されており、バス２０を介して情報処理装置３０との間で情報を授受して処理するとともに、処理すべき情報が存在しない場合には、ＣＰＵ１１がクロック制御回路１２に対してクロック信号の発生を停止させることにより、消費電力を低減させる。
【０００５】
ここで、ＣＰＵ１１は、メモリ１５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
クロック制御回路１２は、ＣＰＵ１１の制御に応じて、クロック信号の発生を開始または停止する。
【０００６】
主回路１３は、例えば、インターフェース回路等である。
通信回路１４は、バス２０を介して情報処理装置３０との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
【０００７】
メモリ１５は、例えば、ＲＡＭ（Random Access Memory）等の半導体メモリによって構成されており、ＣＰＵ１１が実行するプログラムやデータを一時的に格納する。
【０００８】
一方、情報処理装置３０は、ＣＰＵ３１、クロック制御回路３２、主回路３３、通信回路３４およびメモリ３５によって構成されている。
ここで、ＣＰＵ３１は、メモリ３５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
【０００９】
クロック制御回路３２は、ＣＰＵ３１の制御に応じて、クロック信号の発生を開始または停止する。
主回路３３は、例えば、インターフェース回路等である。
【００１０】
通信回路３４は、バス２０を介して情報処理装置１０との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
メモリ３５は、例えば、ＲＡＭ等の半導体メモリによって構成されており、
ＣＰＵ３１が実行するプログラムやデータを一時的に格納する。
【００１１】
次に、以上の従来例の動作を説明する。
通常の動作時においては、ＣＰＵ１１は、クロック制御回路１２に対してクロック信号を供給するように指示するので、クロック制御回路１２は、クロック信号を生成して、装置の各部へ供給する。
【００１２】
一方、スタンバイ状態に移行する場合には、ＣＰＵ１１がクロック制御回路１２に対してクロック信号の生成を停止するように要求する。その結果、クロック制御回路１２は、クロック信号の生成を停止するので、主回路１３、通信回路１４およびメモリ１５は動作を停止した状態になることから、電力の消費を抑えることができる。
【００１３】
図２１は、他の従来例を示す図である。この図の例では、情報処理装置１０に外部割り込み回路１６が新たに追加されている。それ以外の構成は、図２０の場合と同様である。
【００１４】
外部割り込み回路１６は、常に電源が供給されて動作可能な状態とされており、情報処理装置１０がスタンバイ状態である場合に、情報処理装置３０から割り込み信号が入力された場合には、この割り込み要求を受け付け、ＣＰＵ１１をウェイクアップして通常動作に復帰させる。
【００１５】
即ち、情報処理装置１０がスタンバイ状態である場合に、情報処理装置３０において、何らかの処理の要求が発生し、情報処理装置１０に当該処理の依頼を行う必要が生じた場合には、情報処理装置３０が情報処理装置１０に対して割り込み信号を発生する。
【００１６】
その結果、情報処理装置１０の外部割り込み回路１６は、ウェイクアップ信号をＣＰＵ１１に供給する。ウェイクアップ信号を受けたＣＰＵ１１は、クロック制御回路１２に対してクロック信号の発生を再開するように要請し、その結果、クロック制御回路１２がクロック信号の生成を再開するので、情報処理装置１０がスタンバイ状態から通常の状態に遷移する。
【００１７】
【発明が解決しようとする課題】
ところで、図２０に示す従来例では、情報処理装置１０がスタンバイ状態である場合には、通信回路１４も動作を停止した状態になるため、情報処理装置３０から処理の要求が発生した場合であってもこれを受け付けることができないという問題点があった。
【００１８】
また、図２１に示す例では、スタンバイ状態である場合にはクロック制御回路１２によってクロック信号の発生が停止されていることから、外部割り込み回路１６は、クロック信号とは非同期に、通信回路３４から供給された信号の状態を参照して、割り込みが発生したことを認知し、ウェイクアップ信号をＣＰＵ１１に供給していた。従って、クロック信号に同期して動作しないことから、バス２０に重畳されたノイズによって誤動作する場合があるという問題点があった。
【００１９】
また、割り込み信号を受け付けてから、クロック制御回路１２が実際にクロック信号の供給を開始するまでに遅れがあるため、情報処理装置３０から送信されてきた最初のデータを取りこぼしてしまうおそれがあるという問題点もあった。
【００２０】
本発明はこのような点に鑑みてなされたものであり、他の情報処理装置から要求があった場合にはスタンバイ状態から確実に復帰するとともに、データの取りこぼしも発生しない情報処理装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明では上記課題を解決するために、他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、当該情報処理装置内の各部への第１のクロック信号を供給または停止することを制御するクロック制御回路と、第２のクロック信号を出力するＣＲ発振回路と、前記第１のクロック信号と前記第２のクロック信号とを選択的に出力する選択回路と、前記選択回路の動作を制御する選択制御回路と、前記選択回路からのクロック信号に同期して、前記他の情報処理装置との通信開始条件を検出する条件検出回路と、を有し、前記ＣＲ発振回路は、前記選択回路を通じて前記条件検出回路のみに前記第２のクロック信号を出力し、前記選択制御回路は、前記クロック制御回路が前記第１のクロック信号を供給しているときは、前記選択回路に前記第１のクロック信号を選択させ、前記クロック制御回路が前記第１のクロック信号を停止させているときは、前記選択回路に前記第２のクロック信号を選択させる、ことを特徴とする情報処理装置が提供される。
【００２２】
ここで、クロック制御回路は、この情報処理装置内の各部に対して、第１のクロック信号を供給するか、あるいは停止するかを制御する。一方、この第１のクロック信号とは別に、ＣＲ発振回路からは、第２のクロック信号が出力される。この第２のクロック信号は、選択回路を通じて条件検出回路に対してのみ出力される。選択回路は、第１のクロック信号と第２のクロック信号とを、条件検出回路に対して選択的に出力する。この選択回路のクロック選択動作は、選択制御回路によって制御される。条件検出回路は、選択回路からのクロック信号に同期して、他の情報処理装置との通信開始条件を検出する。また、選択制御回路は、クロック制御回路が第１のクロック信号を供給しているときは、選択回路に第１のクロック信号を選択させて、第１のクロック信号を条件検出回路に出力させる。一方、クロック制御回路が第１のクロック信号を停止させているときは、選択回路に第２のクロック信号を選択させて、第２のクロック信号を条件検出回路に出力させる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の情報処理装置５０は、第１の条件検出回路５１、第２の条件検出回路５２、選択回路５３およびクロック制御回路５４によって構成されている。
【００２６】
ここで、第１の条件検出回路５１は、クロック信号に同期して、他の情報処理装置７０との通信開始条件を検出する。
第２の条件検出回路５２は、クロック信号とは非同期に、他の情報処理装置７０との通信開始条件を検出する。
【００２７】
選択回路５３は、第１の条件検出回路５１と、第２の条件検出回路５２とを適宜選択する。
クロック制御回路５４は、情報処理装置５０の各部へのクロック信号の供給または停止を制御する。
【００２８】
次に、以上の原理図の動作を説明する。
通常の動作時においては、選択回路５３は、第１の条件検出回路５１を選択する。第１の条件検出回路５１は、情報処理装置７０からバス６０を介して供給された信号を、クロック信号に同期して読み込み、通信の開始が要求されている場合には、これを検出する。その結果、情報処理装置５０と情報処理装置７０の間でバス６０を介して通信が開始されることになる。
【００２９】
一方、情報処理装置５０が、スタンバイモードに遷移しようとする場合には、選択回路５３は第２の条件検出回路５２を選択する。選択が終了すると、クロック制御回路５４は、装置の各部へのクロック信号の供給を停止するので、情報処理装置５０における消費電力を低減することができる。
【００３０】
このような状態において、情報処理装置７０から通信の要求がされた場合には、第２の条件検出回路５２がこれを検知し、クロック信号の発生再開を要求する信号「クロック信号要求」を生成して出力する。
【００３１】
その結果、クロック制御回路５４は、クロック信号の発生を開始して、装置の各部への供給を再開する。
次に、第２の条件検出回路５２は、選択回路５３に対して第１の条件検出回路５１を選択するように要求する。その結果、選択回路５３は、第１の条件検出回路５１を選択するので、それ以降は、情報処理装置７０から通信要求がなされた場合には、第１の条件検出回路５１がクロック信号に同期して、当該要求を検出するので、例えば、バス６０にノイズが重畳されているような場合であっても、当該要求を正確に検出することが可能になる。
【００３２】
以上に説明したように、本発明の情報処理装置５０によれば、第１の条件検出回路５１と、第２の条件検出回路５２とを設け、通常の動作時には第１の条件検出回路５１を、また、スタンバイ状態の場合には第２の条件検出回路５２を選択回路５３により選択するようにしたので、それぞれの状態において最適な検出方法により、情報処理装置７０からの通信要求を検出することが可能になる。
【００３３】
また、スタンバイ状態において、第２の条件検出回路５２が通信要求を検出した場合には、クロック信号の発生を要求するとともに、第１の条件検出回路５１を選択するように選択回路５３に要求することにより、スタンバイ状態において通信要求を検出した後も、継続して正常な動作を実行することができる。
【００３４】
次に、本発明の実施の形態について説明する。
図２は、本発明の第１の実施の形態の構成例を示す図である。この図に示すように、本発明の第１の実施の形態は、情報処理装置１００および情報処理装置１２０がバス１１０によって接続されて構成されている。
【００３５】
情報処理装置１００は、ＣＰＵ１０１、クロック制御回路１０２、主回路１０３、通信回路１０４およびメモリ１０５によって構成されており、バス１１０を介して情報処理装置１２０との間で情報を授受して処理するとともに、処理すべき情報が存在しない場合には、ＣＰＵ１０１がクロック制御回路１０２に対してクロック信号の発生を停止させることにより、消費電力を低減させる。
【００３６】
ここで、ＣＰＵ１０１は、メモリ１０５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
クロック制御回路１０２は、ＣＰＵ１０１の制御に応じて、クロック信号の発生を開始または停止する。
【００３７】
主回路１０３は、例えば、インターフェース回路等である。
通信回路１０４は、バス１１０を介して情報処理装置１２０との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
【００３８】
図３は、通信回路１０４の詳細な構成例を示す図である。この図に示すように、通信回路１０４は、スタートコンディション検出回路（同期）１０４ａ、スタートコンディション検出回路（非同期）１０４ｂ、セレクタ１０４ｃおよびＡＮＤゲート１０４ｄによって構成されている。
【００３９】
ここで、スタートコンディション検出回路１０４ａは、クロック制御回路１０２から供給されるクロック信号に同期して、情報処理装置１２０から送信されてきた信号をラッチし、通信要求（スタートコンディション）を検出する。
【００４０】
スタートコンディション検出回路１０４ｂは、クロック信号には同期せずに、情報処理装置１２０から送信されてきた信号をラッチし、通信要求を検出する。セレクタ１０４ｃは、ＣＰＵ１０１から供給されるスタートコンディション選択信号に応じて、スタートコンディション検出回路１０４ａまたはスタートコンディション検出回路１０４ｂの何れかを選択し、通信開始信号として出力する。
【００４１】
ＡＮＤゲート１０４ｄは、スタートコンディション選択信号とセレクタ１０４ｃから出力される通信開始信号の論理積を演算してクロック要求信号として出力する。
【００４２】
メモリ１０５は、例えば、ＲＡＭ等の半導体メモリによって構成されており、ＣＰＵ１０１が実行するプログラムやデータを一時的に格納する。
一方、情報処理装置１２０は、ＣＰＵ１２１、クロック制御回路１２２、主回路１２３、通信回路１２４およびメモリ１２５によって構成されている。
【００４３】
ここで、ＣＰＵ１２１は、メモリ１２５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
クロック制御回路１２２は、ＣＰＵ１２１の制御に応じて、クロック信号の発生を開始または停止する。
【００４４】
主回路１２３は、例えば、インターフェース回路等である。
通信回路１２４は、バス１１０を介して情報処理装置１００との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
【００４５】
メモリ１２５は、例えば、ＲＡＭ等の半導体メモリによって構成されており、ＣＰＵ１２１が実行するプログラムやデータを一時的に格納する。
次に、以上の実施の形態の動作について説明する。
【００４６】
先ず、通常時の動作について説明する。通常時においては、ＣＰＵ１０１は、スタートコンディション選択信号を“Ｌ”の状態にするので、セレクタ１０４ｃは、スタートコンディション検出回路１０４ａからの出力を選択して出力する。
【００４７】
図４は、通常動作時において、情報処理装置１２０から通信要求がなされた場合の動作について説明するためのタイミングチャートである。
ここで、通信要求のスタートコンディションが、ＳＣＬ信号（クロック信号：図４（Ｂ）参照）が“Ｈ”のときに、ＳＤＡ信号（データ信号：図４（Ａ）参照）の立ち下がりエッジが検出された場合であるとする。その場合、図４において波線で囲繞した部分に示すように、通信回路１２４からの出力信号であるＳＤＡ信号およびＳＣＬ信号がスタートコンディションを示したとすると、その次のクロック信号（図４（Ｄ）参照）の立ち上がりエッジ（図中実線で示したタイミング）に同期して、スタートコンディション検出回路１０４ａがスタートコンディションを検出し、セレクタ１０４ｃに対して出力する信号を“Ｈ”の状態にする。
【００４８】
セレクタ１０４ｃは、スタートコンディション検出回路１０４ａを選択していることから、この信号は通信開始信号（図４（Ｃ）参照）として、ＣＰＵ１０１に供給されることになる。その結果、ＣＰＵ１０１は、情報処理装置１２０との間で情報の授受を開始する。
【００４９】
なお、このとき、スタートコンディション選択信号は“Ｌ”の状態であるので、ＡＮＤゲート１０４ｄの出力であるクロック要求信号（図４（Ｄ）参照）は“Ｌ”の状態、即ち、インアクティブの状態となる。
【００５０】
次に、図５を参照して、スタンバイ状態において通信要求を受け付けた場合の動作について説明する。
先ず、スタンバイ状態に遷移する場合、ＣＰＵ１０１は、スタートコンディション選択信号を“Ｈ”の状態にする。その結果、セレクタ１０４ｃは、スタートコンディション検出回路１０４ｂの出力を選択する。
【００５１】
図５に示すように、通常状態からスタンバイ状態に遷移すると、クロック信号が休止した状態になる。従って、図６に示すように、クロック信号に同期してスタートコンディションを検出するスタートコンディション検出回路１０４ａを用いると、スタートコンディションを検出できず、スタンバイ状態から復帰することができなくなる。
【００５２】
しかし、本実施の形態では、スタンバイ状態時には、ＳＣＬ信号（図５（Ａ）参照）が“Ｈ”である場合に、ＳＤＡ信号（図５（Ｂ）参照）が立ち下がった場合には、スタートコンディション検出回路１０４ｂがクロック信号とは無関係にこれを検出するので、通信要求を確実に検出し、通信開始信号（図５（Ｃ））を“Ｈ”の状態にすることができる。
【００５３】
また、前述のようにスタートコンディション選択信号は“Ｈ”の状態であることから、通信開始信号が“Ｈ”の状態になると、ＡＮＤゲート１０４ｄの出力であるクロック要求信号（図５（Ｄ）参照）が“Ｈ”の状態になり、この信号はＣＰＵ１０１を介してクロック制御回路１０２に供給されるので、クロック信号の供給が開始され、スタンバイ状態から通常状態に遷移することができる（図５参照）。
【００５４】
以上に説明したように、本発明の第１の実施の形態によれば、クロック信号に同期して通信要求を検出するスタートコンディション検出回路１０４ａと、クロック信号とは非同期に通信要求を検出するスタートコンディション検出回路１０４ｂとを設け、通常状態においては、スタートコンディション検出回路１０４ａを用いて通信要求を検出し、スタンバイ状態においては、スタートコンディション検出回路１０４ｂを用いて通信要求を検出するようにしたので、それぞれの動作状態において最適の方法により通信要求を検出することが可能になる。
【００５５】
その結果、バス１１０に重畳されているノイズ等によって誤動作することを防止できる。
次に、本発明の第２の実施の形態について説明する。
【００５６】
図７は、本発明の第２の実施の形態の構成例を示す図である。なお、この図は、図２に示す通信回路１０４の詳細な構成例を示す図であるが、その他の部分については、図２の場合と同様であるのでその説明は省略する。
【００５７】
この図に示すように、本発明の第２の実施の形態の通信回路１０４は、スタートコンディション検出回路（同期）１０４ａ、スタートコンディション検出回路（非同期）１０４ｂ、セレクタ１０４ｃ、ＡＮＤゲート１０４ｄおよび半導体スイッチ１０４ｅによって構成されている。
【００５８】
ここで、スタートコンディション検出回路１０４ａは、クロック制御回路１０２から供給されるクロック信号に同期して、通信回路１０４から送信されてきた信号をラッチし、通信要求を検出する。
【００５９】
スタートコンディション検出回路１０４ｂは、クロック信号とは非同期に、通信回路１０４から送信されてきた信号をラッチし、通信要求を検出する。
セレクタ１０４ｃは、ＣＰＵ１０１から供給されるスタートコンディション選択信号に応じて、スタートコンディション検出回路１０４ａまたはスタートコンディション検出回路１０４ｂの何れかを選択し、通信開始信号として出力する。
【００６０】
ＡＮＤゲート１０４ｄは、スタートコンディション選択信号とセレクタ１０４ｃから出力される通信開始信号の論理積を演算してクロック要求信号として出力する。
【００６１】
半導体スイッチ１０４ｅは、ＣＰＵ１０１から供給されるバスホールド信号が“Ｈ”の状態である場合には、ＯＮの状態になってクロック信号線を接地し、バスホールド状態にする。
【００６２】
次に、本発明の第２の実施の形態の動作について説明する。
図８は、従来例の動作について説明する図である。この図に示すように、従来例の場合、波線で囲繞されているスタートコンディション（ＳＣＬ（図８（Ｂ）参照）が“Ｈ”の場合に、ＳＤＡ（図８（Ａ）参照）の立ち下がった状態）が検出されると、通常状態に遷移する。しかし、通常状態に遷移するまでに一定の時間を要するため、「スタンバイ状態から復帰」する際に、第１データが入力されると、このデータは取りこぼしてしまう結果となる。
【００６３】
一方、本実施の形態では、図９に示すように、スタンバイ状態から復帰した後、クロック信号が出力されるようになってから所定の時間が経過するまで、ＣＰＵ１０１が所定のプログラムに従って、バスホールド信号を“Ｈ”の状態にすることにより半導体スイッチ１０４ｅを“ＯＮ”の状態に保ち、ＳＣＬ信号線が“Ｌ”の状態に保持されるので、スタンバイ状態から復帰する際にデータが入力され、取りこぼしが発生することを防止できる。
【００６４】
以上に示したように、本発明の第２の実施の形態では、ＣＰＵ１０１によってソフトウエア的に生成されるバスホールド信号によって、スタンバイ状態から復帰する期間中に、バス１１０のＳＣＬ信号線を“Ｌ”の状態に保持するようにしたので、当該期間中にデータが入力されて、取りこぼしが発生することを防止できる。
【００６５】
次に、本発明の第３の実施の形態について説明する。
図１０は、本発明の第３の実施の形態の構成例を示す図である。なお、この図は、図２に示す通信回路１０４の詳細な構成例を示す図であるが、その他の部分については、図２の場合と同様であるのでその説明は省略する。また、図７に示す第２の実施の形態と対応する部分には同一の符号を付してあるので、その説明は省略する。
【００６６】
この図に示すように、本発明の第３の実施の形態の通信回路１０４は、スタートコンディション検出回路（同期）１０４ａ、スタートコンディション検出回路（非同期）１０４ｂ、セレクタ１０４ｃ、ＡＮＤゲート１０４ｄ、半導体スイッチ１０４ｅおよびバスホールド信号生成回路１０４ｆによって構成されている。なお、図７に示す第２の実施の形態と比較すると、バスホールド信号生成回路１０４ｆが追加されている点が異なっている。
【００６７】
ここで、バスホールド信号生成回路１０４ｆは、スタンバイ状態になった場合には、ＣＰＵ１０１からの指示に従ってバスホールド信号を“Ｈ”の状態にし、また、スタンバイ状態から復帰して最初のクロック信号の立ち上がりエッジを検出した場合には、バスホールド信号を“Ｌ”の状態にする。
【００６８】
次に、本発明の第３の実施の形態の動作について説明する。
図１１は、前述した第２の実施の形態の動作について説明する図である。この図に示すように、第２の実施の形態の場合、波線で囲繞されているスタートコンディション（ＳＣＬ（図１１（Ｂ）参照）が“Ｈ”の場合に、ＳＤＡ（図１１（Ａ）参照）の立ち下がった状態）が検出され、スタンバイ状態から復帰して所定の時間が経過すると、ＣＰＵ１０１がソフトウエア的にバスホールド信号を“Ｌ”の状態にし、バスホールド状態を解除していた。
【００６９】
しかし、ソフトウエア的に制御することから、ＣＰＵ１０１に負荷がかかるとともに、バスホールド状態が解除されるまでに、一定の時間を要するため、第３の実施の形態では、バスホールド信号生成回路１０４ｆによってバスホールド信号をハードウエア的に解除することとした。
【００７０】
即ち、この実施の形態では、図１２に示すように、スタンバイ状態から復帰して、クロック信号の第１番目の立ち上がりエッジが検出された場合には、バスホールド信号生成回路１０４ｆは、バスホールド信号を“Ｌ”の状態にする。
【００７１】
その結果、半導体スイッチ１０４ｅがＯＦＦの状態になるので、情報処理装置１２０は、バスホールド状態が解除されたことを検知し、第１データの送信を開始する（図１２（Ａ），（Ｂ）参照）。
【００７２】
このように、本発明の第３の実施の形態では、バスホールド信号生成回路１０４ｆにより、スタンバイ状態から復帰した後にクロック信号の立ち上がりエッジを検出した場合には、バスホールド状態を解除するようにしたので、スタンバイ状態から復帰後にＣＰＵ１０１に負担をかけることなく、バスホールド状態を解除することが可能になる。
【００７３】
また、スタンバイ状態から復帰した後の最初のクロック信号の立ち上がりエッジを検出して、バスホールド状態を解除するようにしたので、ソフトウエアにより解除する場合に比較して迅速にバスホールド状態を解除することが可能になる。
【００７４】
次に、本発明の第４の実施の形態について説明する。
図１３は、本発明の第４の実施の形態の構成例を示す図である。なお、この図において、図２に示す第１の実施の形態と対応する部分には、同一の符号を付してあるので、その説明は省略する。
【００７５】
この図に示すように、本発明の第４の実施の形態では、第１の実施の形態と比較して、通信回路１０４が通信回路１５０に置換され、また、ＣＲ発振回路１５１が新たに付加されている。その他の構成は、第１の実施の形態の場合と同様である。
【００７６】
ここで、通信回路１５０は、図１４に示すように、スタートコンディション検出回路１５０ａおよびセレクタ１５０ｂによって構成されている。
スタートコンディション検出回路１５０ａは、セレクタ１５０ｂから供給されるクロック信号に同期して、スタートコンディションを検出し、通信開始信号を出力する。
【００７７】
セレクタ１５０ｂは、ＣＰＵ１０１から供給されるクロック選択信号に応じて、クロック制御回路１０２から供給されるクロック信号または後述するＣＲ発振回路１５１から供給されるクロック信号の何れかを選択し、スタートコンディション検出回路１５０ａに供給する。
【００７８】
ＣＲ発振回路１５１は、例えば、位相発振回路等のように、コンデンサ、抵抗およびオペアンプもしくはトランジスタ等のアクティブ素子によって構成されており、所定の周波数で発振し、発振信号をセレクタ１５０ｂに供給する。
【００７９】
なお、ＣＲ発振回路１５１の出力に、例えば、シュミットトリガ回路等を介在させることにより、出力される信号を矩形波とするようにしてもよい。また、ＣＲ発振回路１５１の発振周波数は、クロック制御回路１０２の発振周波数よりも低い周波数に設定し、消費電力を抑えることも可能である。
【００８０】
次に、本発明の第４の実施の形態の動作について説明する。
通常状態においては、ＣＰＵ１０１は、クロック制御回路１０２から出力されるクロック信号を選択するように、セレクタ１５０ｂを制御しているので、スタートコンディション検出回路１５０ａは、当該クロック信号に同期して、スタートコンディションを検出する。従って、この場合は、ノイズの影響によって誤動作することを防止できる。
【００８１】
一方、スタンバイ状態に遷移する場合には、ＣＰＵ１０１は、ＣＲ発振回路１５１の出力を選択するようにセレクタ１５０ｂを制御する。その結果、スタートコンディション検出回路１５０ａには、ＣＲ発振回路１５１によって発生されたクロック信号が供給される。
【００８２】
ところで、ＣＲ発振回路１５１は、クロック制御回路１０２で制御される水晶発振回路に比較すると、発振周波数は不安定であるものの構造が簡単で消費電力が少なく、また、発振が安定するまでに必要な時間が短いという特徴がある。
【００８３】
従って、このようなＣＲ発振回路１５１から出力されるクロック信号を用いてスタートコンディションを検出するようにすれば、クロック制御回路１０２を用いた場合に比較して消費電力を低減することができる。
【００８４】
また、クロック制御回路１０２から供給されるクロック信号は、情報処理装置１００の動作速度を確定することから、その周波数を安易に変更することはできない。しかし、ＣＲ発振回路１５１を別途設けて、この回路から出力されるクロック信号をスタンバイ時にのみ通信回路１５０に供給するようにすれば、他の回路には影響を与えなため、クロック信号を任意に設定することができる。従って、消費電力を考慮した最適な周波数に設定すれば、スタンバイ状態における回路全体の消費電力を削減することができる。
【００８５】
また、スタンバイ状態において、スタートコンディションを検出する際には、クロック信号に同期して検出するので、ノイズ等の影響を最小限に抑えることが可能になる。
【００８６】
以上に説明したように、本発明の第４の実施の形態によれば、ＣＲ発振回路１５１を設け、スタンバイ状態においてスタートコンディションを検出する際に使用するようにしたので、ノイズ等によって誤動作することを防止することが可能になる。
【００８７】
また、ＣＲ発振回路１５１の適宜設定することにより、スタンバイ状態における装置全体の消費電力を削減することができる。
次に、本発明の第５の実施の形態について説明する。
【００８８】
図１５は、本発明の第５の実施の形態の構成例を示す図である。なお、この図は、図１３に示す通信回路１５０の詳細な構成例を示す図であるが、通信回路１５０以外の部分については、図１３の場合と同様であるのでその説明は省略する。
【００８９】
図１５に示すように、本発明の第５の実施の形態の通信回路１５０は、スタートコンディション検出回路（同期）１６１ａ、セレクタ１６１ｂ、スタートコンディション検出回路（非同期）１６１ｃによって構成されておりＣＲ発振回路１５１がスタートコンディション検出回路１６１ｃとセレクタ１６１ｂの間に接続されている。
【００９０】
ここで、スタートコンディション検出回路１６１ａは、セレクタ１６１ｂから供給されるクロック信号に同期して、通信要求を検出する。
セレクタ１６１ｂは、ＣＰＵ１０１から供給されるクロック選択信号に応じて、クロック制御回路１０２から供給されるクロック信号またはＣＲ発振回路１５１から供給されるクロック信号の何れか一方を選択してスタートコンディション検出回路１６１ａに供給する。
【００９１】
スタートコンディション検出回路１６１ｃは、クロック信号とは非同期に情報処理装置１２０から供給される信号の状態からスタートコンディションを検出する。
【００９２】
ＣＲ発振回路１５１は、前述の場合と同様に、位相発振回路等によって構成されており、所定の周波数のクロック信号を発生して出力する。
次に、本発明の第５の実施の形態の動作について説明する。
【００９３】
情報処理装置１００が通常状態である場合には、ＣＰＵ１０１は、クロック制御回路１０２から供給されるクロック信号が選択されるようにセレクタ１６１ｂを制御するので、スタートコンディション検出回路１６１ａは、クロック信号に同期してスタートコンディションを検出する。
【００９４】
一方、スタンバイ状態に遷移する場合には、ＣＰＵ１０１は、ＣＲ発振回路１５１から出力されるクロック信号を選択するようにセレクタ１６１ｂを制御する。ところで、この実施の形態では、ＣＲ発振回路１５１は、スタートコンディション検出回路１６１ｃによってスタートコンディションが検出された場合に起動されてクロック信号を供給する。従って、情報処理装置１２０から通信要求がなされた場合には、先ず、スタートコンディション検出回路１６１ｃがこれを検出し、その結果としてＣＲ発振回路１５１が発振を開始する。
【００９５】
スタートコンディション検出回路１６１ａは、セレクタ１６１ｂを介して供給されたクロック信号に同期してスタートコンディションを検出し、通信要求がなされていることを了知し、ＣＰＵ１０１に対してクロック信号の供給を開始するように要求する。その結果として、クロック制御回路１０２からのクロック信号の供給が開始されるので、情報処理装置１００の各部が動作を開始する。
【００９６】
そして、クロック信号が安定した後には、ＣＰＵ１０１は、ＣＲ発振回路１５１を制御してその発振を停止させる。
以上に説明したように、本発明の第５の実施の形態によれば、ＣＲ発振回路１５１を設けて、スタートコンディション検出回路１６１ｃによってスタートコンディションが検出された場合には、当該回路からクロック信号を供給し、スタートコンディション検出回路１６１ａがこのクロック信号に同期してスタートコンディションを検出するようにしたので、ノイズの影響によって誤動作することを防止することが可能になる。
【００９７】
また、スタートコンディション検出回路１６１ｃによってスタートコンディションが検出するまではＣＲ発振回路１５１の動作を停止するようにしたので、スタンバイ状態における消費電力を更に削減することが可能になる。
【００９８】
次に、本発明の第６の実施の形態について説明する。
図１６は、本発明の第６の実施の形態の構成例を示す図である。この図に示すように、本発明の第６の実施の形態では、情報処理装置１７１〜１７５が相互に接続されて構成されている。なお、これらの情報処理装置１７１〜１７５のそれぞれは、図２または図１３に示す情報処理装置１００と同様の構成であるので、その説明については省略する。
【００９９】
図１７は、図１６に示す情報処理装置１７１〜１７５が有する通信回路の詳細な構成例を示す図である。
この図に示すように、本発明の第６の実施の形態の通信回路は、クロック要求回路１８０および通信対象検出回路１８１によって構成されている。
【０１００】
ここで、クロック検出要求１８０は、通信開始信号、スタートコンディション選択信号および通信対象検出回路１８１から供給される検出信号を参照し、クロック要求信号およびクロック停止要求信号をクロック制御回路１０２に対して供給する。
【０１０１】
通信対象検出回路１８１は、ＳＣＬ信号およびＳＤＡ信号を監視し、自己以外の情報処理装置からのスタートコンディションが検出された場合には、その要求の対象となっている通信対象を検出し、クロック要求回路１８０に通知する。
【０１０２】
次に、本発明の第６の実施の形態の動作について説明する。
先ず、自己が通信対象として選択された場合の動作について説明する。
この場合、図１８に示すように、ＳＣＬ信号（図１８（Ｂ）参照）が“Ｈ”の状態の場合に、ＳＤＡ信号（図１８（Ａ）参照）が立ち下がりの状態となるスタートコンディションが検出されると、通信開始信号（図１８（Ｃ）参照）が“Ｈ”の状態になる。
【０１０３】
その結果、クロック要求回路１８０は、クロック要求信号（図１８（Ｄ）参照）を“Ｈ”の状態にするので、クロック制御回路１０２がクロック信号（図１８（Ｆ）参照）の出力を開始する。
【０１０４】
クロック信号の出力が開始され、第１データの通信が終了すると、通信対象検出回路１８１は、この第１データを参照し、この通信要求が自己を対象としてなされたものであるか否かを判定する。例えば、ＳＤＡ信号とＳＣＬ信号のそれぞれ１ビットの信号とした場合に、これらのビット信号により表される値が、例えば、“１１”である場合には自己が選択されていると判断する。
【０１０５】
そして、通信要求が自己を対象としてなされている場合には、クロック要求回路１８０に対してその旨を通知する。その結果、クロック要求回路１８０は、クロック要求信号を出し続けるので、第２データ以降も受信して処理することになる。
【０１０６】
次に、図１９を参照して、自己以外が通信対象として選択された場合の動作について説明する。
この場合、図１９に示すように、ＳＣＬ信号（図１９（Ｂ）参照）が“Ｈ”の状態の場合に、ＳＤＡ信号（図１９（Ａ）参照）が立ち下がる状態となるスタートコンディションが検出されると、通信開始信号（図１９（Ｃ）参照）が“Ｈ”の状態になる。
【０１０７】
その結果、クロック要求回路１８０は、クロック要求信号（図１９（Ｄ）参照）を“Ｈ”の状態にするので、クロック制御回路１０２がクロック信号（図１９（Ｆ）参照）の出力を開始する。
【０１０８】
クロック信号の出力が開始され、第１データの通信が終了すると、通信対象検出回路１８１は、この第１データを参照し、この通信要求が自己を対象としてなされたものであるか否かを判定する。
【０１０９】
そして、通信要求が自己を対象としてなされていない場合には、クロック要求回路１８０に対してその旨を通知する。その結果、クロック要求回路１８０は、クロック停止要求信号をクロック制御回路１０２に対して出力するので、クロック制御回路１０２は、クロック信号の発生を停止する。その結果、情報処理装置は、再度、スタンバイ状態に戻ることになる。
【０１１０】
なお、スタートコンディション選択信号により、自己が通信対象に選択されていない場合でも、スタンバイ状態に戻らないように設定することも可能である。
以上に説明したように、本発明の第６の実施の形態によれば、スタンバイ状態から復帰した場合に、自己が通信の対象として選択されていない場合には、再度、スタンバイ状態に戻るようにしたので、情報処理装置が複数接続されてなるシステムにおいて消費電力を一層削減することが可能になる。
【０１１５】
（付記１） 他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、
クロック信号に同期して、前記他の情報処理装置との通信開始条件を検出する第１の条件検出回路と、
前記クロック信号とは非同期に、前記他の情報処理装置との通信開始条件を検出する第２の条件検出回路と、
前記第１の条件検出回路と、前記第２の条件検出回路とを適宜選択する選択回路と、
を有することを特徴とする情報処理装置。
【０１１６】
（付記２） 前記情報処理装置の各部へクロック信号を供給または停止することを制御するクロック制御回路を更に有し、
前記第２の条件検出回路は、前記クロック制御回路により、前記情報処理装置の各部へクロック信号の供給が停止されている場合に、前記他の情報処理装置との通信開始条件を検出する、
ことを特徴とする付記１記載の情報処理装置。
【０１１７】
（付記３） 前記クロック制御回路は、前記第２の条件検出回路によって、前記他の情報処理装置との通信開始条件が検出された場合には、前記クロック信号の供給を再開することを特徴とする付記２記載の情報処理装置。
【０１１８】
（付記４） 前記クロック制御回路により、前記情報処理装置へのクロック信号の供給が停止されている場合に、前記他の情報処理装置との間の通信線をホールド状態にするホールド回路を更に有することを特徴とする付記２記載の情報処理装置。
【０１１９】
（付記５） 前記ホールド回路は、前記クロック制御回路により、クロック信号の供給が開始された場合には、ホールド状態を解除することを特徴とする付記４記載の情報処理装置。
【０１２０】
（付記６） 前記第２の条件検出回路により、通信開始条件が検出された場合において、通信対象を検出する通信対象検出回路を更に有し、
前記クロック制御回路は、前記通信対象検出回路により、通信対象が自己でないことが検出された場合には、クロック信号の供給を再度停止する、
ことを特徴とする付記１記載の情報処理装置。
【０１２１】
（付記７） 他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、
クロック信号に同期して、前記他の情報処理装置との通信開始条件を検出する第１の条件検出回路と、
所定の周波数で発振するＣＲ発振回路と、
前記ＣＲ発振回路から出力される信号に同期して、前記他の情報処理装置との通信開始条件を検出する第２の検出回路と、
前記第１の条件検出回路と、前記第２の条件検出回路とを適宜選択する選択回路と、
を有することを特徴とする情報処理装置。
【０１２２】
（付記８） 前記情報処理装置の各部へクロック信号を供給または停止することを制御するクロック制御回路を更に有し、
前記第２の条件検出回路は、前記クロック制御回路により、前記情報処理装置の各部へクロック信号の供給が停止されている場合に、前記他の情報処理装置との通信開始条件を検出する、
ことを特徴とする付記７記載の情報処理装置。
【０１２３】
（付記９） 前記クロック制御回路は、前記第２の条件検出回路によって、前記他の情報処理装置との通信開始条件が検出された場合には、前記クロック信号の発生を再開することを特徴とする付記８記載の情報処理装置。
【０１２４】
（付記１０） 前記クロック制御回路によって、前記情報処理装置へのクロック信号の供給が停止されている場合に、前記他の情報処理装置との間の通信線をホールド状態に設定するホールド回路を更に有する、ことを特徴とする付記８記載の情報処理装置。
【０１２５】
（付記１１） 前記ホールド回路は、前記クロック制御回路により前記クロック信号の供給が開始された場合には、ホールド状態を解除することを特徴とする付記１０記載の情報処理装置。
【０１２６】
（付記１２） 前記クロック制御回路により、前記情報処理装置へのクロック信号の供給が停止されている場合には前記ＣＲ発振回路の発振を停止させるとともに、前記第１の条件検出回路により前記通信開始条件が検出された場合に、前記ＣＲ発振回路の発振を開始させる発振制御回路を更に有することを特徴とする付記７記載の情報処理装置。
【０１２７】
（付記１３） 前記第２の条件検出回路により、通信開始条件が検出された場合において、通信対象を検出する通信対象検出回路を更に有し、
クロック制御回路は、通信対象検出回路により、通信対象が自己でないことが検出された場合には、クロック信号の供給を再度停止する、
ことを特徴とする付記７記載の情報処理装置。
【０１２８】
【発明の効果】
以上説明したように本発明では、他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、この情報処理装置内の各部に供給される第１のクロック信号とは別に、条件検出回路にのみ供給される第２のクロック信号をＣＲ発振回路から出力し、第１のクロック信号の停止時には、第２のクロック信号によって条件検出回路を動作させるようにしたので、消費電力が少なくまた立ち上がりが速いＣＲ発振回路を用いて通信開始条件を迅速にかつ正確に検出することが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の第１の実施の形態の構成例を示す図である。
【図３】図２に示す通信回路の詳細な構成例を示す図である。
【図４】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図５】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図６】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図７】本発明の第２の実施の形態の構成例を示す図である。
【図８】図７に示す実施の形態の動作を説明するためのタイミングチャートである。
【図９】図７に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１０】本発明の第３の実施の形態の構成例を示す図である。
【図１１】図１０に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１２】図１０に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１３】本発明の第４の実施の形態の構成例を示す図である。
【図１４】図１３に示す通信回路の詳細な構成例を示す図である。
【図１５】本発明の第５の実施の形態の構成例を示す図である。
【図１６】本発明の第６の実施の形態の構成例を示す図である。
【図１７】図１６に示す情報処理装置の通信回路の詳細な構成例を示す図である。
【図１８】図１６に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１９】図１６に示す実施の形態の動作を説明するためのタイミングチャートである。
【図２０】従来の情報処理装置の構成例を示す図である。
【図２１】従来の情報処理装置の構成例を示す図である。
【符号の説明】
５０ 情報処理装置
５１ 第１の条件検出回路
５２ 第２の条件検出回路
５３ 選択回路
５４ クロック制御回路
６０ バス
７０ 情報処理装置
１００ 情報処理装置
１０１ ＣＰＵ
１０２ クロック制御回路
１０３ 主回路
１０４ 通信回路
１０４ａ スタートコンディション検出回路
１０４ｂ スタートコンディション検出回路
１０４ｃ セレクタ
１０４ｄ ＡＮＤゲート
１０４ｅ 半導体スイッチ
１０４ｆ バスホールド信号生成回路
１０５ メモリ
１１０ バス
１２０ 情報処理装置
１２１ ＣＰＵ
１２２ クロック制御回路
１２３ 主回路
１２４ 通信回路
１２５ メモリ
１５０ 通信回路
１５０ａ スタートコンディション検出回路
１５０ｂ セレクタ
１５１ ＣＲ発振回路
１６１ａ スタートコンディション検出回路
１６１ｂ セレクタ
１６１ｃ スタートコンディション検出回路
１７１〜１７５ 情報処理装置
１８０ クロック要求回路
１８１ 通信対象検出回路
【発明の属する技術分野】
本発明は情報処理装置に関し、特に、他の情報処理装置と接続され、当該情報処理装置との間で情報を通信する情報処理装置に関する。
【０００２】
【従来の技術】
可搬型の情報処理装置では、電池を電源とする場合が多いことから、電池の寿命を延ばすために、情報処理を行う必要がない場合には、システムをスタンバイ状態にして、電力の浪費を防ぐ方法が一般に知られている。
【０００３】
ところで、システムをスタンバイ状態にする方法としては、例えば、クロック信号の供給を停止する方法がよく知られている。
図２０は、従来におけるこのような情報処理装置の一例を示す図である。この図の例では、情報処理装置１０と情報処理装置３０とがバス２０により接続されてシステムが構成されている。
【０００４】
ここで、情報処理装置１０は、ＣＰＵ（Central Processing Unit）１１、クロック制御回路１２、主回路１３、通信回路１４およびメモリ１５によって構成されており、バス２０を介して情報処理装置３０との間で情報を授受して処理するとともに、処理すべき情報が存在しない場合には、ＣＰＵ１１がクロック制御回路１２に対してクロック信号の発生を停止させることにより、消費電力を低減させる。
【０００５】
ここで、ＣＰＵ１１は、メモリ１５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
クロック制御回路１２は、ＣＰＵ１１の制御に応じて、クロック信号の発生を開始または停止する。
【０００６】
主回路１３は、例えば、インターフェース回路等である。
通信回路１４は、バス２０を介して情報処理装置３０との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
【０００７】
メモリ１５は、例えば、ＲＡＭ（Random Access Memory）等の半導体メモリによって構成されており、ＣＰＵ１１が実行するプログラムやデータを一時的に格納する。
【０００８】
一方、情報処理装置３０は、ＣＰＵ３１、クロック制御回路３２、主回路３３、通信回路３４およびメモリ３５によって構成されている。
ここで、ＣＰＵ３１は、メモリ３５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
【０００９】
クロック制御回路３２は、ＣＰＵ３１の制御に応じて、クロック信号の発生を開始または停止する。
主回路３３は、例えば、インターフェース回路等である。
【００１０】
通信回路３４は、バス２０を介して情報処理装置１０との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
メモリ３５は、例えば、ＲＡＭ等の半導体メモリによって構成されており、
ＣＰＵ３１が実行するプログラムやデータを一時的に格納する。
【００１１】
次に、以上の従来例の動作を説明する。
通常の動作時においては、ＣＰＵ１１は、クロック制御回路１２に対してクロック信号を供給するように指示するので、クロック制御回路１２は、クロック信号を生成して、装置の各部へ供給する。
【００１２】
一方、スタンバイ状態に移行する場合には、ＣＰＵ１１がクロック制御回路１２に対してクロック信号の生成を停止するように要求する。その結果、クロック制御回路１２は、クロック信号の生成を停止するので、主回路１３、通信回路１４およびメモリ１５は動作を停止した状態になることから、電力の消費を抑えることができる。
【００１３】
図２１は、他の従来例を示す図である。この図の例では、情報処理装置１０に外部割り込み回路１６が新たに追加されている。それ以外の構成は、図２０の場合と同様である。
【００１４】
外部割り込み回路１６は、常に電源が供給されて動作可能な状態とされており、情報処理装置１０がスタンバイ状態である場合に、情報処理装置３０から割り込み信号が入力された場合には、この割り込み要求を受け付け、ＣＰＵ１１をウェイクアップして通常動作に復帰させる。
【００１５】
即ち、情報処理装置１０がスタンバイ状態である場合に、情報処理装置３０において、何らかの処理の要求が発生し、情報処理装置１０に当該処理の依頼を行う必要が生じた場合には、情報処理装置３０が情報処理装置１０に対して割り込み信号を発生する。
【００１６】
その結果、情報処理装置１０の外部割り込み回路１６は、ウェイクアップ信号をＣＰＵ１１に供給する。ウェイクアップ信号を受けたＣＰＵ１１は、クロック制御回路１２に対してクロック信号の発生を再開するように要請し、その結果、クロック制御回路１２がクロック信号の生成を再開するので、情報処理装置１０がスタンバイ状態から通常の状態に遷移する。
【００１７】
【発明が解決しようとする課題】
ところで、図２０に示す従来例では、情報処理装置１０がスタンバイ状態である場合には、通信回路１４も動作を停止した状態になるため、情報処理装置３０から処理の要求が発生した場合であってもこれを受け付けることができないという問題点があった。
【００１８】
また、図２１に示す例では、スタンバイ状態である場合にはクロック制御回路１２によってクロック信号の発生が停止されていることから、外部割り込み回路１６は、クロック信号とは非同期に、通信回路３４から供給された信号の状態を参照して、割り込みが発生したことを認知し、ウェイクアップ信号をＣＰＵ１１に供給していた。従って、クロック信号に同期して動作しないことから、バス２０に重畳されたノイズによって誤動作する場合があるという問題点があった。
【００１９】
また、割り込み信号を受け付けてから、クロック制御回路１２が実際にクロック信号の供給を開始するまでに遅れがあるため、情報処理装置３０から送信されてきた最初のデータを取りこぼしてしまうおそれがあるという問題点もあった。
【００２０】
本発明はこのような点に鑑みてなされたものであり、他の情報処理装置から要求があった場合にはスタンバイ状態から確実に復帰するとともに、データの取りこぼしも発生しない情報処理装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明では上記課題を解決するために、他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、当該情報処理装置内の各部への第１のクロック信号を供給または停止することを制御するクロック制御回路と、第２のクロック信号を出力するＣＲ発振回路と、前記第１のクロック信号と前記第２のクロック信号とを選択的に出力する選択回路と、前記選択回路の動作を制御する選択制御回路と、前記選択回路からのクロック信号に同期して、前記他の情報処理装置との通信開始条件を検出する条件検出回路と、を有し、前記ＣＲ発振回路は、前記選択回路を通じて前記条件検出回路のみに前記第２のクロック信号を出力し、前記選択制御回路は、前記クロック制御回路が前記第１のクロック信号を供給しているときは、前記選択回路に前記第１のクロック信号を選択させ、前記クロック制御回路が前記第１のクロック信号を停止させているときは、前記選択回路に前記第２のクロック信号を選択させる、ことを特徴とする情報処理装置が提供される。
【００２２】
ここで、クロック制御回路は、この情報処理装置内の各部に対して、第１のクロック信号を供給するか、あるいは停止するかを制御する。一方、この第１のクロック信号とは別に、ＣＲ発振回路からは、第２のクロック信号が出力される。この第２のクロック信号は、選択回路を通じて条件検出回路に対してのみ出力される。選択回路は、第１のクロック信号と第２のクロック信号とを、条件検出回路に対して選択的に出力する。この選択回路のクロック選択動作は、選択制御回路によって制御される。条件検出回路は、選択回路からのクロック信号に同期して、他の情報処理装置との通信開始条件を検出する。また、選択制御回路は、クロック制御回路が第１のクロック信号を供給しているときは、選択回路に第１のクロック信号を選択させて、第１のクロック信号を条件検出回路に出力させる。一方、クロック制御回路が第１のクロック信号を停止させているときは、選択回路に第２のクロック信号を選択させて、第２のクロック信号を条件検出回路に出力させる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の情報処理装置５０は、第１の条件検出回路５１、第２の条件検出回路５２、選択回路５３およびクロック制御回路５４によって構成されている。
【００２６】
ここで、第１の条件検出回路５１は、クロック信号に同期して、他の情報処理装置７０との通信開始条件を検出する。
第２の条件検出回路５２は、クロック信号とは非同期に、他の情報処理装置７０との通信開始条件を検出する。
【００２７】
選択回路５３は、第１の条件検出回路５１と、第２の条件検出回路５２とを適宜選択する。
クロック制御回路５４は、情報処理装置５０の各部へのクロック信号の供給または停止を制御する。
【００２８】
次に、以上の原理図の動作を説明する。
通常の動作時においては、選択回路５３は、第１の条件検出回路５１を選択する。第１の条件検出回路５１は、情報処理装置７０からバス６０を介して供給された信号を、クロック信号に同期して読み込み、通信の開始が要求されている場合には、これを検出する。その結果、情報処理装置５０と情報処理装置７０の間でバス６０を介して通信が開始されることになる。
【００２９】
一方、情報処理装置５０が、スタンバイモードに遷移しようとする場合には、選択回路５３は第２の条件検出回路５２を選択する。選択が終了すると、クロック制御回路５４は、装置の各部へのクロック信号の供給を停止するので、情報処理装置５０における消費電力を低減することができる。
【００３０】
このような状態において、情報処理装置７０から通信の要求がされた場合には、第２の条件検出回路５２がこれを検知し、クロック信号の発生再開を要求する信号「クロック信号要求」を生成して出力する。
【００３１】
その結果、クロック制御回路５４は、クロック信号の発生を開始して、装置の各部への供給を再開する。
次に、第２の条件検出回路５２は、選択回路５３に対して第１の条件検出回路５１を選択するように要求する。その結果、選択回路５３は、第１の条件検出回路５１を選択するので、それ以降は、情報処理装置７０から通信要求がなされた場合には、第１の条件検出回路５１がクロック信号に同期して、当該要求を検出するので、例えば、バス６０にノイズが重畳されているような場合であっても、当該要求を正確に検出することが可能になる。
【００３２】
以上に説明したように、本発明の情報処理装置５０によれば、第１の条件検出回路５１と、第２の条件検出回路５２とを設け、通常の動作時には第１の条件検出回路５１を、また、スタンバイ状態の場合には第２の条件検出回路５２を選択回路５３により選択するようにしたので、それぞれの状態において最適な検出方法により、情報処理装置７０からの通信要求を検出することが可能になる。
【００３３】
また、スタンバイ状態において、第２の条件検出回路５２が通信要求を検出した場合には、クロック信号の発生を要求するとともに、第１の条件検出回路５１を選択するように選択回路５３に要求することにより、スタンバイ状態において通信要求を検出した後も、継続して正常な動作を実行することができる。
【００３４】
次に、本発明の実施の形態について説明する。
図２は、本発明の第１の実施の形態の構成例を示す図である。この図に示すように、本発明の第１の実施の形態は、情報処理装置１００および情報処理装置１２０がバス１１０によって接続されて構成されている。
【００３５】
情報処理装置１００は、ＣＰＵ１０１、クロック制御回路１０２、主回路１０３、通信回路１０４およびメモリ１０５によって構成されており、バス１１０を介して情報処理装置１２０との間で情報を授受して処理するとともに、処理すべき情報が存在しない場合には、ＣＰＵ１０１がクロック制御回路１０２に対してクロック信号の発生を停止させることにより、消費電力を低減させる。
【００３６】
ここで、ＣＰＵ１０１は、メモリ１０５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
クロック制御回路１０２は、ＣＰＵ１０１の制御に応じて、クロック信号の発生を開始または停止する。
【００３７】
主回路１０３は、例えば、インターフェース回路等である。
通信回路１０４は、バス１１０を介して情報処理装置１２０との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
【００３８】
図３は、通信回路１０４の詳細な構成例を示す図である。この図に示すように、通信回路１０４は、スタートコンディション検出回路（同期）１０４ａ、スタートコンディション検出回路（非同期）１０４ｂ、セレクタ１０４ｃおよびＡＮＤゲート１０４ｄによって構成されている。
【００３９】
ここで、スタートコンディション検出回路１０４ａは、クロック制御回路１０２から供給されるクロック信号に同期して、情報処理装置１２０から送信されてきた信号をラッチし、通信要求（スタートコンディション）を検出する。
【００４０】
スタートコンディション検出回路１０４ｂは、クロック信号には同期せずに、情報処理装置１２０から送信されてきた信号をラッチし、通信要求を検出する。セレクタ１０４ｃは、ＣＰＵ１０１から供給されるスタートコンディション選択信号に応じて、スタートコンディション検出回路１０４ａまたはスタートコンディション検出回路１０４ｂの何れかを選択し、通信開始信号として出力する。
【００４１】
ＡＮＤゲート１０４ｄは、スタートコンディション選択信号とセレクタ１０４ｃから出力される通信開始信号の論理積を演算してクロック要求信号として出力する。
【００４２】
メモリ１０５は、例えば、ＲＡＭ等の半導体メモリによって構成されており、ＣＰＵ１０１が実行するプログラムやデータを一時的に格納する。
一方、情報処理装置１２０は、ＣＰＵ１２１、クロック制御回路１２２、主回路１２３、通信回路１２４およびメモリ１２５によって構成されている。
【００４３】
ここで、ＣＰＵ１２１は、メモリ１２５に格納されているプログラムやデータに応じて装置の各部を制御するとともに、各種情報処理を実行する。
クロック制御回路１２２は、ＣＰＵ１２１の制御に応じて、クロック信号の発生を開始または停止する。
【００４４】
主回路１２３は、例えば、インターフェース回路等である。
通信回路１２４は、バス１１０を介して情報処理装置１００との間で情報を授受する際に、データの変換やプロトコルの変換処理を実行する。
【００４５】
メモリ１２５は、例えば、ＲＡＭ等の半導体メモリによって構成されており、ＣＰＵ１２１が実行するプログラムやデータを一時的に格納する。
次に、以上の実施の形態の動作について説明する。
【００４６】
先ず、通常時の動作について説明する。通常時においては、ＣＰＵ１０１は、スタートコンディション選択信号を“Ｌ”の状態にするので、セレクタ１０４ｃは、スタートコンディション検出回路１０４ａからの出力を選択して出力する。
【００４７】
図４は、通常動作時において、情報処理装置１２０から通信要求がなされた場合の動作について説明するためのタイミングチャートである。
ここで、通信要求のスタートコンディションが、ＳＣＬ信号（クロック信号：図４（Ｂ）参照）が“Ｈ”のときに、ＳＤＡ信号（データ信号：図４（Ａ）参照）の立ち下がりエッジが検出された場合であるとする。その場合、図４において波線で囲繞した部分に示すように、通信回路１２４からの出力信号であるＳＤＡ信号およびＳＣＬ信号がスタートコンディションを示したとすると、その次のクロック信号（図４（Ｄ）参照）の立ち上がりエッジ（図中実線で示したタイミング）に同期して、スタートコンディション検出回路１０４ａがスタートコンディションを検出し、セレクタ１０４ｃに対して出力する信号を“Ｈ”の状態にする。
【００４８】
セレクタ１０４ｃは、スタートコンディション検出回路１０４ａを選択していることから、この信号は通信開始信号（図４（Ｃ）参照）として、ＣＰＵ１０１に供給されることになる。その結果、ＣＰＵ１０１は、情報処理装置１２０との間で情報の授受を開始する。
【００４９】
なお、このとき、スタートコンディション選択信号は“Ｌ”の状態であるので、ＡＮＤゲート１０４ｄの出力であるクロック要求信号（図４（Ｄ）参照）は“Ｌ”の状態、即ち、インアクティブの状態となる。
【００５０】
次に、図５を参照して、スタンバイ状態において通信要求を受け付けた場合の動作について説明する。
先ず、スタンバイ状態に遷移する場合、ＣＰＵ１０１は、スタートコンディション選択信号を“Ｈ”の状態にする。その結果、セレクタ１０４ｃは、スタートコンディション検出回路１０４ｂの出力を選択する。
【００５１】
図５に示すように、通常状態からスタンバイ状態に遷移すると、クロック信号が休止した状態になる。従って、図６に示すように、クロック信号に同期してスタートコンディションを検出するスタートコンディション検出回路１０４ａを用いると、スタートコンディションを検出できず、スタンバイ状態から復帰することができなくなる。
【００５２】
しかし、本実施の形態では、スタンバイ状態時には、ＳＣＬ信号（図５（Ａ）参照）が“Ｈ”である場合に、ＳＤＡ信号（図５（Ｂ）参照）が立ち下がった場合には、スタートコンディション検出回路１０４ｂがクロック信号とは無関係にこれを検出するので、通信要求を確実に検出し、通信開始信号（図５（Ｃ））を“Ｈ”の状態にすることができる。
【００５３】
また、前述のようにスタートコンディション選択信号は“Ｈ”の状態であることから、通信開始信号が“Ｈ”の状態になると、ＡＮＤゲート１０４ｄの出力であるクロック要求信号（図５（Ｄ）参照）が“Ｈ”の状態になり、この信号はＣＰＵ１０１を介してクロック制御回路１０２に供給されるので、クロック信号の供給が開始され、スタンバイ状態から通常状態に遷移することができる（図５参照）。
【００５４】
以上に説明したように、本発明の第１の実施の形態によれば、クロック信号に同期して通信要求を検出するスタートコンディション検出回路１０４ａと、クロック信号とは非同期に通信要求を検出するスタートコンディション検出回路１０４ｂとを設け、通常状態においては、スタートコンディション検出回路１０４ａを用いて通信要求を検出し、スタンバイ状態においては、スタートコンディション検出回路１０４ｂを用いて通信要求を検出するようにしたので、それぞれの動作状態において最適の方法により通信要求を検出することが可能になる。
【００５５】
その結果、バス１１０に重畳されているノイズ等によって誤動作することを防止できる。
次に、本発明の第２の実施の形態について説明する。
【００５６】
図７は、本発明の第２の実施の形態の構成例を示す図である。なお、この図は、図２に示す通信回路１０４の詳細な構成例を示す図であるが、その他の部分については、図２の場合と同様であるのでその説明は省略する。
【００５７】
この図に示すように、本発明の第２の実施の形態の通信回路１０４は、スタートコンディション検出回路（同期）１０４ａ、スタートコンディション検出回路（非同期）１０４ｂ、セレクタ１０４ｃ、ＡＮＤゲート１０４ｄおよび半導体スイッチ１０４ｅによって構成されている。
【００５８】
ここで、スタートコンディション検出回路１０４ａは、クロック制御回路１０２から供給されるクロック信号に同期して、通信回路１０４から送信されてきた信号をラッチし、通信要求を検出する。
【００５９】
スタートコンディション検出回路１０４ｂは、クロック信号とは非同期に、通信回路１０４から送信されてきた信号をラッチし、通信要求を検出する。
セレクタ１０４ｃは、ＣＰＵ１０１から供給されるスタートコンディション選択信号に応じて、スタートコンディション検出回路１０４ａまたはスタートコンディション検出回路１０４ｂの何れかを選択し、通信開始信号として出力する。
【００６０】
ＡＮＤゲート１０４ｄは、スタートコンディション選択信号とセレクタ１０４ｃから出力される通信開始信号の論理積を演算してクロック要求信号として出力する。
【００６１】
半導体スイッチ１０４ｅは、ＣＰＵ１０１から供給されるバスホールド信号が“Ｈ”の状態である場合には、ＯＮの状態になってクロック信号線を接地し、バスホールド状態にする。
【００６２】
次に、本発明の第２の実施の形態の動作について説明する。
図８は、従来例の動作について説明する図である。この図に示すように、従来例の場合、波線で囲繞されているスタートコンディション（ＳＣＬ（図８（Ｂ）参照）が“Ｈ”の場合に、ＳＤＡ（図８（Ａ）参照）の立ち下がった状態）が検出されると、通常状態に遷移する。しかし、通常状態に遷移するまでに一定の時間を要するため、「スタンバイ状態から復帰」する際に、第１データが入力されると、このデータは取りこぼしてしまう結果となる。
【００６３】
一方、本実施の形態では、図９に示すように、スタンバイ状態から復帰した後、クロック信号が出力されるようになってから所定の時間が経過するまで、ＣＰＵ１０１が所定のプログラムに従って、バスホールド信号を“Ｈ”の状態にすることにより半導体スイッチ１０４ｅを“ＯＮ”の状態に保ち、ＳＣＬ信号線が“Ｌ”の状態に保持されるので、スタンバイ状態から復帰する際にデータが入力され、取りこぼしが発生することを防止できる。
【００６４】
以上に示したように、本発明の第２の実施の形態では、ＣＰＵ１０１によってソフトウエア的に生成されるバスホールド信号によって、スタンバイ状態から復帰する期間中に、バス１１０のＳＣＬ信号線を“Ｌ”の状態に保持するようにしたので、当該期間中にデータが入力されて、取りこぼしが発生することを防止できる。
【００６５】
次に、本発明の第３の実施の形態について説明する。
図１０は、本発明の第３の実施の形態の構成例を示す図である。なお、この図は、図２に示す通信回路１０４の詳細な構成例を示す図であるが、その他の部分については、図２の場合と同様であるのでその説明は省略する。また、図７に示す第２の実施の形態と対応する部分には同一の符号を付してあるので、その説明は省略する。
【００６６】
この図に示すように、本発明の第３の実施の形態の通信回路１０４は、スタートコンディション検出回路（同期）１０４ａ、スタートコンディション検出回路（非同期）１０４ｂ、セレクタ１０４ｃ、ＡＮＤゲート１０４ｄ、半導体スイッチ１０４ｅおよびバスホールド信号生成回路１０４ｆによって構成されている。なお、図７に示す第２の実施の形態と比較すると、バスホールド信号生成回路１０４ｆが追加されている点が異なっている。
【００６７】
ここで、バスホールド信号生成回路１０４ｆは、スタンバイ状態になった場合には、ＣＰＵ１０１からの指示に従ってバスホールド信号を“Ｈ”の状態にし、また、スタンバイ状態から復帰して最初のクロック信号の立ち上がりエッジを検出した場合には、バスホールド信号を“Ｌ”の状態にする。
【００６８】
次に、本発明の第３の実施の形態の動作について説明する。
図１１は、前述した第２の実施の形態の動作について説明する図である。この図に示すように、第２の実施の形態の場合、波線で囲繞されているスタートコンディション（ＳＣＬ（図１１（Ｂ）参照）が“Ｈ”の場合に、ＳＤＡ（図１１（Ａ）参照）の立ち下がった状態）が検出され、スタンバイ状態から復帰して所定の時間が経過すると、ＣＰＵ１０１がソフトウエア的にバスホールド信号を“Ｌ”の状態にし、バスホールド状態を解除していた。
【００６９】
しかし、ソフトウエア的に制御することから、ＣＰＵ１０１に負荷がかかるとともに、バスホールド状態が解除されるまでに、一定の時間を要するため、第３の実施の形態では、バスホールド信号生成回路１０４ｆによってバスホールド信号をハードウエア的に解除することとした。
【００７０】
即ち、この実施の形態では、図１２に示すように、スタンバイ状態から復帰して、クロック信号の第１番目の立ち上がりエッジが検出された場合には、バスホールド信号生成回路１０４ｆは、バスホールド信号を“Ｌ”の状態にする。
【００７１】
その結果、半導体スイッチ１０４ｅがＯＦＦの状態になるので、情報処理装置１２０は、バスホールド状態が解除されたことを検知し、第１データの送信を開始する（図１２（Ａ），（Ｂ）参照）。
【００７２】
このように、本発明の第３の実施の形態では、バスホールド信号生成回路１０４ｆにより、スタンバイ状態から復帰した後にクロック信号の立ち上がりエッジを検出した場合には、バスホールド状態を解除するようにしたので、スタンバイ状態から復帰後にＣＰＵ１０１に負担をかけることなく、バスホールド状態を解除することが可能になる。
【００７３】
また、スタンバイ状態から復帰した後の最初のクロック信号の立ち上がりエッジを検出して、バスホールド状態を解除するようにしたので、ソフトウエアにより解除する場合に比較して迅速にバスホールド状態を解除することが可能になる。
【００７４】
次に、本発明の第４の実施の形態について説明する。
図１３は、本発明の第４の実施の形態の構成例を示す図である。なお、この図において、図２に示す第１の実施の形態と対応する部分には、同一の符号を付してあるので、その説明は省略する。
【００７５】
この図に示すように、本発明の第４の実施の形態では、第１の実施の形態と比較して、通信回路１０４が通信回路１５０に置換され、また、ＣＲ発振回路１５１が新たに付加されている。その他の構成は、第１の実施の形態の場合と同様である。
【００７６】
ここで、通信回路１５０は、図１４に示すように、スタートコンディション検出回路１５０ａおよびセレクタ１５０ｂによって構成されている。
スタートコンディション検出回路１５０ａは、セレクタ１５０ｂから供給されるクロック信号に同期して、スタートコンディションを検出し、通信開始信号を出力する。
【００７７】
セレクタ１５０ｂは、ＣＰＵ１０１から供給されるクロック選択信号に応じて、クロック制御回路１０２から供給されるクロック信号または後述するＣＲ発振回路１５１から供給されるクロック信号の何れかを選択し、スタートコンディション検出回路１５０ａに供給する。
【００７８】
ＣＲ発振回路１５１は、例えば、位相発振回路等のように、コンデンサ、抵抗およびオペアンプもしくはトランジスタ等のアクティブ素子によって構成されており、所定の周波数で発振し、発振信号をセレクタ１５０ｂに供給する。
【００７９】
なお、ＣＲ発振回路１５１の出力に、例えば、シュミットトリガ回路等を介在させることにより、出力される信号を矩形波とするようにしてもよい。また、ＣＲ発振回路１５１の発振周波数は、クロック制御回路１０２の発振周波数よりも低い周波数に設定し、消費電力を抑えることも可能である。
【００８０】
次に、本発明の第４の実施の形態の動作について説明する。
通常状態においては、ＣＰＵ１０１は、クロック制御回路１０２から出力されるクロック信号を選択するように、セレクタ１５０ｂを制御しているので、スタートコンディション検出回路１５０ａは、当該クロック信号に同期して、スタートコンディションを検出する。従って、この場合は、ノイズの影響によって誤動作することを防止できる。
【００８１】
一方、スタンバイ状態に遷移する場合には、ＣＰＵ１０１は、ＣＲ発振回路１５１の出力を選択するようにセレクタ１５０ｂを制御する。その結果、スタートコンディション検出回路１５０ａには、ＣＲ発振回路１５１によって発生されたクロック信号が供給される。
【００８２】
ところで、ＣＲ発振回路１５１は、クロック制御回路１０２で制御される水晶発振回路に比較すると、発振周波数は不安定であるものの構造が簡単で消費電力が少なく、また、発振が安定するまでに必要な時間が短いという特徴がある。
【００８３】
従って、このようなＣＲ発振回路１５１から出力されるクロック信号を用いてスタートコンディションを検出するようにすれば、クロック制御回路１０２を用いた場合に比較して消費電力を低減することができる。
【００８４】
また、クロック制御回路１０２から供給されるクロック信号は、情報処理装置１００の動作速度を確定することから、その周波数を安易に変更することはできない。しかし、ＣＲ発振回路１５１を別途設けて、この回路から出力されるクロック信号をスタンバイ時にのみ通信回路１５０に供給するようにすれば、他の回路には影響を与えなため、クロック信号を任意に設定することができる。従って、消費電力を考慮した最適な周波数に設定すれば、スタンバイ状態における回路全体の消費電力を削減することができる。
【００８５】
また、スタンバイ状態において、スタートコンディションを検出する際には、クロック信号に同期して検出するので、ノイズ等の影響を最小限に抑えることが可能になる。
【００８６】
以上に説明したように、本発明の第４の実施の形態によれば、ＣＲ発振回路１５１を設け、スタンバイ状態においてスタートコンディションを検出する際に使用するようにしたので、ノイズ等によって誤動作することを防止することが可能になる。
【００８７】
また、ＣＲ発振回路１５１の適宜設定することにより、スタンバイ状態における装置全体の消費電力を削減することができる。
次に、本発明の第５の実施の形態について説明する。
【００８８】
図１５は、本発明の第５の実施の形態の構成例を示す図である。なお、この図は、図１３に示す通信回路１５０の詳細な構成例を示す図であるが、通信回路１５０以外の部分については、図１３の場合と同様であるのでその説明は省略する。
【００８９】
図１５に示すように、本発明の第５の実施の形態の通信回路１５０は、スタートコンディション検出回路（同期）１６１ａ、セレクタ１６１ｂ、スタートコンディション検出回路（非同期）１６１ｃによって構成されておりＣＲ発振回路１５１がスタートコンディション検出回路１６１ｃとセレクタ１６１ｂの間に接続されている。
【００９０】
ここで、スタートコンディション検出回路１６１ａは、セレクタ１６１ｂから供給されるクロック信号に同期して、通信要求を検出する。
セレクタ１６１ｂは、ＣＰＵ１０１から供給されるクロック選択信号に応じて、クロック制御回路１０２から供給されるクロック信号またはＣＲ発振回路１５１から供給されるクロック信号の何れか一方を選択してスタートコンディション検出回路１６１ａに供給する。
【００９１】
スタートコンディション検出回路１６１ｃは、クロック信号とは非同期に情報処理装置１２０から供給される信号の状態からスタートコンディションを検出する。
【００９２】
ＣＲ発振回路１５１は、前述の場合と同様に、位相発振回路等によって構成されており、所定の周波数のクロック信号を発生して出力する。
次に、本発明の第５の実施の形態の動作について説明する。
【００９３】
情報処理装置１００が通常状態である場合には、ＣＰＵ１０１は、クロック制御回路１０２から供給されるクロック信号が選択されるようにセレクタ１６１ｂを制御するので、スタートコンディション検出回路１６１ａは、クロック信号に同期してスタートコンディションを検出する。
【００９４】
一方、スタンバイ状態に遷移する場合には、ＣＰＵ１０１は、ＣＲ発振回路１５１から出力されるクロック信号を選択するようにセレクタ１６１ｂを制御する。ところで、この実施の形態では、ＣＲ発振回路１５１は、スタートコンディション検出回路１６１ｃによってスタートコンディションが検出された場合に起動されてクロック信号を供給する。従って、情報処理装置１２０から通信要求がなされた場合には、先ず、スタートコンディション検出回路１６１ｃがこれを検出し、その結果としてＣＲ発振回路１５１が発振を開始する。
【００９５】
スタートコンディション検出回路１６１ａは、セレクタ１６１ｂを介して供給されたクロック信号に同期してスタートコンディションを検出し、通信要求がなされていることを了知し、ＣＰＵ１０１に対してクロック信号の供給を開始するように要求する。その結果として、クロック制御回路１０２からのクロック信号の供給が開始されるので、情報処理装置１００の各部が動作を開始する。
【００９６】
そして、クロック信号が安定した後には、ＣＰＵ１０１は、ＣＲ発振回路１５１を制御してその発振を停止させる。
以上に説明したように、本発明の第５の実施の形態によれば、ＣＲ発振回路１５１を設けて、スタートコンディション検出回路１６１ｃによってスタートコンディションが検出された場合には、当該回路からクロック信号を供給し、スタートコンディション検出回路１６１ａがこのクロック信号に同期してスタートコンディションを検出するようにしたので、ノイズの影響によって誤動作することを防止することが可能になる。
【００９７】
また、スタートコンディション検出回路１６１ｃによってスタートコンディションが検出するまではＣＲ発振回路１５１の動作を停止するようにしたので、スタンバイ状態における消費電力を更に削減することが可能になる。
【００９８】
次に、本発明の第６の実施の形態について説明する。
図１６は、本発明の第６の実施の形態の構成例を示す図である。この図に示すように、本発明の第６の実施の形態では、情報処理装置１７１〜１７５が相互に接続されて構成されている。なお、これらの情報処理装置１７１〜１７５のそれぞれは、図２または図１３に示す情報処理装置１００と同様の構成であるので、その説明については省略する。
【００９９】
図１７は、図１６に示す情報処理装置１７１〜１７５が有する通信回路の詳細な構成例を示す図である。
この図に示すように、本発明の第６の実施の形態の通信回路は、クロック要求回路１８０および通信対象検出回路１８１によって構成されている。
【０１００】
ここで、クロック検出要求１８０は、通信開始信号、スタートコンディション選択信号および通信対象検出回路１８１から供給される検出信号を参照し、クロック要求信号およびクロック停止要求信号をクロック制御回路１０２に対して供給する。
【０１０１】
通信対象検出回路１８１は、ＳＣＬ信号およびＳＤＡ信号を監視し、自己以外の情報処理装置からのスタートコンディションが検出された場合には、その要求の対象となっている通信対象を検出し、クロック要求回路１８０に通知する。
【０１０２】
次に、本発明の第６の実施の形態の動作について説明する。
先ず、自己が通信対象として選択された場合の動作について説明する。
この場合、図１８に示すように、ＳＣＬ信号（図１８（Ｂ）参照）が“Ｈ”の状態の場合に、ＳＤＡ信号（図１８（Ａ）参照）が立ち下がりの状態となるスタートコンディションが検出されると、通信開始信号（図１８（Ｃ）参照）が“Ｈ”の状態になる。
【０１０３】
その結果、クロック要求回路１８０は、クロック要求信号（図１８（Ｄ）参照）を“Ｈ”の状態にするので、クロック制御回路１０２がクロック信号（図１８（Ｆ）参照）の出力を開始する。
【０１０４】
クロック信号の出力が開始され、第１データの通信が終了すると、通信対象検出回路１８１は、この第１データを参照し、この通信要求が自己を対象としてなされたものであるか否かを判定する。例えば、ＳＤＡ信号とＳＣＬ信号のそれぞれ１ビットの信号とした場合に、これらのビット信号により表される値が、例えば、“１１”である場合には自己が選択されていると判断する。
【０１０５】
そして、通信要求が自己を対象としてなされている場合には、クロック要求回路１８０に対してその旨を通知する。その結果、クロック要求回路１８０は、クロック要求信号を出し続けるので、第２データ以降も受信して処理することになる。
【０１０６】
次に、図１９を参照して、自己以外が通信対象として選択された場合の動作について説明する。
この場合、図１９に示すように、ＳＣＬ信号（図１９（Ｂ）参照）が“Ｈ”の状態の場合に、ＳＤＡ信号（図１９（Ａ）参照）が立ち下がる状態となるスタートコンディションが検出されると、通信開始信号（図１９（Ｃ）参照）が“Ｈ”の状態になる。
【０１０７】
その結果、クロック要求回路１８０は、クロック要求信号（図１９（Ｄ）参照）を“Ｈ”の状態にするので、クロック制御回路１０２がクロック信号（図１９（Ｆ）参照）の出力を開始する。
【０１０８】
クロック信号の出力が開始され、第１データの通信が終了すると、通信対象検出回路１８１は、この第１データを参照し、この通信要求が自己を対象としてなされたものであるか否かを判定する。
【０１０９】
そして、通信要求が自己を対象としてなされていない場合には、クロック要求回路１８０に対してその旨を通知する。その結果、クロック要求回路１８０は、クロック停止要求信号をクロック制御回路１０２に対して出力するので、クロック制御回路１０２は、クロック信号の発生を停止する。その結果、情報処理装置は、再度、スタンバイ状態に戻ることになる。
【０１１０】
なお、スタートコンディション選択信号により、自己が通信対象に選択されていない場合でも、スタンバイ状態に戻らないように設定することも可能である。
以上に説明したように、本発明の第６の実施の形態によれば、スタンバイ状態から復帰した場合に、自己が通信の対象として選択されていない場合には、再度、スタンバイ状態に戻るようにしたので、情報処理装置が複数接続されてなるシステムにおいて消費電力を一層削減することが可能になる。
【０１１５】
（付記１） 他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、
クロック信号に同期して、前記他の情報処理装置との通信開始条件を検出する第１の条件検出回路と、
前記クロック信号とは非同期に、前記他の情報処理装置との通信開始条件を検出する第２の条件検出回路と、
前記第１の条件検出回路と、前記第２の条件検出回路とを適宜選択する選択回路と、
を有することを特徴とする情報処理装置。
【０１１６】
（付記２） 前記情報処理装置の各部へクロック信号を供給または停止することを制御するクロック制御回路を更に有し、
前記第２の条件検出回路は、前記クロック制御回路により、前記情報処理装置の各部へクロック信号の供給が停止されている場合に、前記他の情報処理装置との通信開始条件を検出する、
ことを特徴とする付記１記載の情報処理装置。
【０１１７】
（付記３） 前記クロック制御回路は、前記第２の条件検出回路によって、前記他の情報処理装置との通信開始条件が検出された場合には、前記クロック信号の供給を再開することを特徴とする付記２記載の情報処理装置。
【０１１８】
（付記４） 前記クロック制御回路により、前記情報処理装置へのクロック信号の供給が停止されている場合に、前記他の情報処理装置との間の通信線をホールド状態にするホールド回路を更に有することを特徴とする付記２記載の情報処理装置。
【０１１９】
（付記５） 前記ホールド回路は、前記クロック制御回路により、クロック信号の供給が開始された場合には、ホールド状態を解除することを特徴とする付記４記載の情報処理装置。
【０１２０】
（付記６） 前記第２の条件検出回路により、通信開始条件が検出された場合において、通信対象を検出する通信対象検出回路を更に有し、
前記クロック制御回路は、前記通信対象検出回路により、通信対象が自己でないことが検出された場合には、クロック信号の供給を再度停止する、
ことを特徴とする付記１記載の情報処理装置。
【０１２１】
（付記７） 他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、
クロック信号に同期して、前記他の情報処理装置との通信開始条件を検出する第１の条件検出回路と、
所定の周波数で発振するＣＲ発振回路と、
前記ＣＲ発振回路から出力される信号に同期して、前記他の情報処理装置との通信開始条件を検出する第２の検出回路と、
前記第１の条件検出回路と、前記第２の条件検出回路とを適宜選択する選択回路と、
を有することを特徴とする情報処理装置。
【０１２２】
（付記８） 前記情報処理装置の各部へクロック信号を供給または停止することを制御するクロック制御回路を更に有し、
前記第２の条件検出回路は、前記クロック制御回路により、前記情報処理装置の各部へクロック信号の供給が停止されている場合に、前記他の情報処理装置との通信開始条件を検出する、
ことを特徴とする付記７記載の情報処理装置。
【０１２３】
（付記９） 前記クロック制御回路は、前記第２の条件検出回路によって、前記他の情報処理装置との通信開始条件が検出された場合には、前記クロック信号の発生を再開することを特徴とする付記８記載の情報処理装置。
【０１２４】
（付記１０） 前記クロック制御回路によって、前記情報処理装置へのクロック信号の供給が停止されている場合に、前記他の情報処理装置との間の通信線をホールド状態に設定するホールド回路を更に有する、ことを特徴とする付記８記載の情報処理装置。
【０１２５】
（付記１１） 前記ホールド回路は、前記クロック制御回路により前記クロック信号の供給が開始された場合には、ホールド状態を解除することを特徴とする付記１０記載の情報処理装置。
【０１２６】
（付記１２） 前記クロック制御回路により、前記情報処理装置へのクロック信号の供給が停止されている場合には前記ＣＲ発振回路の発振を停止させるとともに、前記第１の条件検出回路により前記通信開始条件が検出された場合に、前記ＣＲ発振回路の発振を開始させる発振制御回路を更に有することを特徴とする付記７記載の情報処理装置。
【０１２７】
（付記１３） 前記第２の条件検出回路により、通信開始条件が検出された場合において、通信対象を検出する通信対象検出回路を更に有し、
クロック制御回路は、通信対象検出回路により、通信対象が自己でないことが検出された場合には、クロック信号の供給を再度停止する、
ことを特徴とする付記７記載の情報処理装置。
【０１２８】
【発明の効果】
以上説明したように本発明では、他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、この情報処理装置内の各部に供給される第１のクロック信号とは別に、条件検出回路にのみ供給される第２のクロック信号をＣＲ発振回路から出力し、第１のクロック信号の停止時には、第２のクロック信号によって条件検出回路を動作させるようにしたので、消費電力が少なくまた立ち上がりが速いＣＲ発振回路を用いて通信開始条件を迅速にかつ正確に検出することが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の第１の実施の形態の構成例を示す図である。
【図３】図２に示す通信回路の詳細な構成例を示す図である。
【図４】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図５】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図６】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図７】本発明の第２の実施の形態の構成例を示す図である。
【図８】図７に示す実施の形態の動作を説明するためのタイミングチャートである。
【図９】図７に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１０】本発明の第３の実施の形態の構成例を示す図である。
【図１１】図１０に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１２】図１０に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１３】本発明の第４の実施の形態の構成例を示す図である。
【図１４】図１３に示す通信回路の詳細な構成例を示す図である。
【図１５】本発明の第５の実施の形態の構成例を示す図である。
【図１６】本発明の第６の実施の形態の構成例を示す図である。
【図１７】図１６に示す情報処理装置の通信回路の詳細な構成例を示す図である。
【図１８】図１６に示す実施の形態の動作を説明するためのタイミングチャートである。
【図１９】図１６に示す実施の形態の動作を説明するためのタイミングチャートである。
【図２０】従来の情報処理装置の構成例を示す図である。
【図２１】従来の情報処理装置の構成例を示す図である。
【符号の説明】
５０ 情報処理装置
５１ 第１の条件検出回路
５２ 第２の条件検出回路
５３ 選択回路
５４ クロック制御回路
６０ バス
７０ 情報処理装置
１００ 情報処理装置
１０１ ＣＰＵ
１０２ クロック制御回路
１０３ 主回路
１０４ 通信回路
１０４ａ スタートコンディション検出回路
１０４ｂ スタートコンディション検出回路
１０４ｃ セレクタ
１０４ｄ ＡＮＤゲート
１０４ｅ 半導体スイッチ
１０４ｆ バスホールド信号生成回路
１０５ メモリ
１１０ バス
１２０ 情報処理装置
１２１ ＣＰＵ
１２２ クロック制御回路
１２３ 主回路
１２４ 通信回路
１２５ メモリ
１５０ 通信回路
１５０ａ スタートコンディション検出回路
１５０ｂ セレクタ
１５１ ＣＲ発振回路
１６１ａ スタートコンディション検出回路
１６１ｂ セレクタ
１６１ｃ スタートコンディション検出回路
１７１〜１７５ 情報処理装置
１８０ クロック要求回路
１８１ 通信対象検出回路
Claims (4)
- 他の情報処理装置と接続され、当該他の情報処理装置との間でバスを介して情報を通信する情報処理装置において、
当該情報処理装置内の各部への第１のクロック信号を供給または停止することを制御するクロック制御回路と、
第２のクロック信号を出力するＣＲ発振回路と、
前記第１のクロック信号と前記第２のクロック信号とを選択的に出力する選択回路と、
前記選択回路の動作を制御する選択制御回路と、
前記選択回路からのクロック信号に同期して、前記他の情報処理装置との通信開始条件を検出する条件検出回路と、
を有し、
前記ＣＲ発振回路は、前記選択回路を通じて前記条件検出回路のみに前記第２のクロック信号を出力し、
前記選択制御回路は、前記クロック制御回路が前記第１のクロック信号を供給しているときは、前記選択回路に前記第１のクロック信号を選択させ、前記クロック制御回路が前記第１のクロック信号を停止させているときは、前記選択回路に前記第２のクロック信号を選択させる、
ことを特徴とする情報処理装置。 - 前記第１のクロック信号および前記第２のクロック信号とは非同期に、前記他の情報処理装置との通信開始条件を検出する非同期条件検出回路をさらに有し、
前記ＣＲ発振回路は、前記クロック制御回路が前記第１のクロック信号を停止させているとき、前記第２のクロック信号の出力を停止した状態から、前記非同期条件検出回路によって前記他の情報処理装置との通信開始条件が検出されると、前記第２のクロック信号の出力を開始させる、
ことを特徴とする請求項１記載の情報処理装置。 - 前記クロック制御回路は、前記第１のクロック信号を停止させているとき、前記条件検出回路によって、前記他の情報処理装置との通信開始条件が検出された場合には、前記第１のクロック信号の供給を再開することを特徴とする請求項２記載の情報処理装置。
- 前記ＣＲ発振回路が発振する前記第２のクロック信号の周波数は、前記第１のクロック信号の周波数より低いことを特徴とする請求項１記載の情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055481A JP4219601B2 (ja) | 2002-03-01 | 2002-03-01 | 情報処理装置 |
| US10/354,098 US7010709B2 (en) | 2002-03-01 | 2003-01-30 | Information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055481A JP4219601B2 (ja) | 2002-03-01 | 2002-03-01 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003256091A JP2003256091A (ja) | 2003-09-10 |
| JP4219601B2 true JP4219601B2 (ja) | 2009-02-04 |
Family
ID=27800043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055481A Expired - Fee Related JP4219601B2 (ja) | 2002-03-01 | 2002-03-01 | 情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7010709B2 (ja) |
| JP (1) | JP4219601B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099666A (ja) * | 2004-09-30 | 2006-04-13 | Hitachi Global Storage Technologies Netherlands Bv | 記録メディア・ドライブ及び記録メディア・ドライブにおけるパワー・セーブ・モードの制御方法 |
| US7818593B2 (en) * | 2005-09-28 | 2010-10-19 | Qualcomm Incorporated | Power conversation for devices on a shared bus using bus busy and free signals |
| DE102006004346A1 (de) * | 2006-01-30 | 2007-10-18 | Deutsche Thomson-Brandt Gmbh | Datenbusschnittstelle mit abschaltbarem Takt |
| KR101086426B1 (ko) * | 2007-01-23 | 2011-11-23 | 삼성전자주식회사 | Ｉ２ｃ 컨트롤러에서 직렬 데이터 라인의 상태 변화의타이밍 제어 장치 및 그 제어 방법 |
| TW200832916A (en) * | 2007-01-23 | 2008-08-01 | Holtek Semiconductor Inc | Clock generating circuit and method thereof |
| JP2022134510A (ja) * | 2021-03-03 | 2022-09-15 | キヤノン株式会社 | 通信装置、通信装置の制御方法、プログラム、および記憶媒体 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5790946A (en) * | 1993-07-15 | 1998-08-04 | Rotzoll; Robert R. | Wake up device for a communications system |
| US5878234A (en) * | 1996-09-10 | 1999-03-02 | Sierra Wireless, Inc. | Low power serial protocol translator for use in multi-circuit board electronic systems |
| US5925135A (en) * | 1996-09-26 | 1999-07-20 | Intel Corporation | Clock rate compensation for a low frequency slave device |
| US6546496B1 (en) * | 2000-02-16 | 2003-04-08 | 3Com Corporation | Network interface with power conservation using dynamic clock control |
-
2002
- 2002-03-01 JP JP2002055481A patent/JP4219601B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-30 US US10/354,098 patent/US7010709B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7010709B2 (en) | 2006-03-07 |
| US20030167416A1 (en) | 2003-09-04 |
| JP2003256091A (ja) | 2003-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688102B1 (ko) | 집적회로장치 | |
| US7409573B2 (en) | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit | |
| MX2007011095A (es) | Control de modos de espera en un transceptor inalambrico. | |
| JPH11184554A (ja) | クロック制御タイプ情報処理装置 | |
| JP2005135368A (ja) | 省電力制御回路及びその方法 | |
| US6163851A (en) | Data processor | |
| JPH11312026A (ja) | クロック信号切替方法およびクロック信号切替システム | |
| JP5166927B2 (ja) | 処理装置 | |
| JP2003108258A (ja) | 割り込み処理可能な情報処理装置 | |
| JP3552213B2 (ja) | Ｓｄメモリカードホストコントローラ及びクロック制御方法 | |
| JP2005515546A (ja) | 低電力バスインターフェース | |
| JP3070527B2 (ja) | 無線携帯端末 | |
| JP4219601B2 (ja) | 情報処理装置 | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| US7565564B2 (en) | Switching circuit and method thereof for dynamically switching host clock signals | |
| US7266708B2 (en) | System for idling a processor pipeline wherein the fetch stage comprises a multiplexer for outputting NOP that forwards an idle signal through the pipeline | |
| US10055193B2 (en) | Data transfer between clock domains | |
| JP3711849B2 (ja) | マイクロコンピュータ | |
| JP5682783B2 (ja) | 信号入力用回路 | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JP2005004522A (ja) | 省電力型信号処理装置および方法 | |
| JP2002019231A (ja) | 印刷装置 | |
| JPH1097340A (ja) | 携帯型情報機器 | |
| JP2003122536A (ja) | プリンタコントローラ | |
| JP2000132285A (ja) | 低消費電力型コンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |