JPH11184554A - クロック制御タイプ情報処理装置 - Google Patents
クロック制御タイプ情報処理装置Info
- Publication number
- JPH11184554A JPH11184554A JP9354528A JP35452897A JPH11184554A JP H11184554 A JPH11184554 A JP H11184554A JP 9354528 A JP9354528 A JP 9354528A JP 35452897 A JP35452897 A JP 35452897A JP H11184554 A JPH11184554 A JP H11184554A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- processing unit
- central processing
- bus
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【課題】 負荷状態に応じたクロック周波数の選択を行
ない、実質的なプログラム実効性能の低下を招くことな
く、情報処理装置の消費電力を低減するクロック制御タ
イプ情報処理装置を提供する。 【解決手段】 プログラムを実行する中央処理装置と、
中央処理装置にバス接続される複数の周辺処理装置とか
ら成る情報処理装置において、複数周波数のクロックを
発生し、そのいずれかのクロックを中央処理装置および
周辺処理装置に選択的に供給するクロック生成手段と、
中央処理装置から周辺処理装置へ接続するバスの負荷状
態を監視するバスアクセス監視手段と、バスの負荷状態
に従ってクロック生成装置で生成されるクロック周波数
を制御する制御信号を発生するクロック選択制御手段と
を備える。
ない、実質的なプログラム実効性能の低下を招くことな
く、情報処理装置の消費電力を低減するクロック制御タ
イプ情報処理装置を提供する。 【解決手段】 プログラムを実行する中央処理装置と、
中央処理装置にバス接続される複数の周辺処理装置とか
ら成る情報処理装置において、複数周波数のクロックを
発生し、そのいずれかのクロックを中央処理装置および
周辺処理装置に選択的に供給するクロック生成手段と、
中央処理装置から周辺処理装置へ接続するバスの負荷状
態を監視するバスアクセス監視手段と、バスの負荷状態
に従ってクロック生成装置で生成されるクロック周波数
を制御する制御信号を発生するクロック選択制御手段と
を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、中央処理装置と周
辺処理装置がバス接続された情報処理装置において、周
辺処理装置および中央処理装置の負荷状況によりクロッ
ク周波数を切換え、またクロックの停止および再開を制
御するクロック制御タイプ情報処理装置に関するもので
ある。
辺処理装置がバス接続された情報処理装置において、周
辺処理装置および中央処理装置の負荷状況によりクロッ
ク周波数を切換え、またクロックの停止および再開を制
御するクロック制御タイプ情報処理装置に関するもので
ある。
【０００２】
【従来の技術】情報処理装置、特に携帯型パーソナルコ
ンピュータにおいては電源アダプタが接続されていない
携帯利用環境下での稼動時間の長さ、すなわち内蔵する
バッテリ駆動による稼動時間を如何に長く持続できるか
が重要である。また、昨今の環境問題を考えれば、携帯
型に限らず全ての情報処理装置において、装置の消費電
力を出来る限り低く抑えることは極めて重要な課題とな
っている。例えば、ＣＭＯＳ論理を使用する情報処理装
置では、デバイスの動作クロック周波数が高くなるほど
消費電力が増大するため、従来から、ある所定の条件が
成立した時にデバイスのクロック周波数を低減する方法
や一時的にクロックを停止する制御方法が提案されてい
る。
ンピュータにおいては電源アダプタが接続されていない
携帯利用環境下での稼動時間の長さ、すなわち内蔵する
バッテリ駆動による稼動時間を如何に長く持続できるか
が重要である。また、昨今の環境問題を考えれば、携帯
型に限らず全ての情報処理装置において、装置の消費電
力を出来る限り低く抑えることは極めて重要な課題とな
っている。例えば、ＣＭＯＳ論理を使用する情報処理装
置では、デバイスの動作クロック周波数が高くなるほど
消費電力が増大するため、従来から、ある所定の条件が
成立した時にデバイスのクロック周波数を低減する方法
や一時的にクロックを停止する制御方法が提案されてい
る。
【０００３】従来、情報処理装置の消費電力低減を図る
方式として、例えば特開平６−８３７５６号公報に記載
されているように、機能ブロック毎の動作状態によって
クロック供給を停止させ、機能ブロックを動作させる制
御信号によってクロック供給を開始させるクロック制御
方法がある。図９は特開平６−８３７５６号公報に記載
された従来の消費電力低減を図る情報処理装置を示す図
である。
方式として、例えば特開平６−８３７５６号公報に記載
されているように、機能ブロック毎の動作状態によって
クロック供給を停止させ、機能ブロックを動作させる制
御信号によってクロック供給を開始させるクロック制御
方法がある。図９は特開平６−８３７５６号公報に記載
された従来の消費電力低減を図る情報処理装置を示す図
である。
【０００４】図９は特開平６−８３７５６号公報に記載
されたデータ処理装置の一例を示すブロック図である。
図９において、データ処理装置は、マイクロプロセッサ
１０１と、ＤＭＡ装置１０２と、メモリ装置１０３と、
２つの周辺処理装置３１または３２とこれらを接続する
アドレスバス（Ａ）１０５と、データバス（Ｄ）１０６
と、コントロールバス（Ｃ）１０７とを備える。周辺処
理装置３１からＤＭＡ要求信号ＲＥＱ０が出力されたと
き、ＤＭＡ装置１０２によってマイクロプロセッサ１０
１に対しＤＭＡの許可を求め、これが許可されたとき、
メモリ装置１０３から周辺処理装置３１にデータを転送
させ、周辺処理装置３１からメモリ装置１０３にデータ
を伝送させる。周辺処理装置３２についても同様であ
る。
されたデータ処理装置の一例を示すブロック図である。
図９において、データ処理装置は、マイクロプロセッサ
１０１と、ＤＭＡ装置１０２と、メモリ装置１０３と、
２つの周辺処理装置３１または３２とこれらを接続する
アドレスバス（Ａ）１０５と、データバス（Ｄ）１０６
と、コントロールバス（Ｃ）１０７とを備える。周辺処
理装置３１からＤＭＡ要求信号ＲＥＱ０が出力されたと
き、ＤＭＡ装置１０２によってマイクロプロセッサ１０
１に対しＤＭＡの許可を求め、これが許可されたとき、
メモリ装置１０３から周辺処理装置３１にデータを転送
させ、周辺処理装置３１からメモリ装置１０３にデータ
を伝送させる。周辺処理装置３２についても同様であ
る。
【０００５】マイクロプロセッサ１０１はあらかじめプ
ログラムされている内容に基づいてアドレスバス１０
５、データバス１０６、コントロールバス１０７を介し
てメモリ装置１０３や周辺処理装置３１または３２とデ
ータの授受を行ないながら、プログラムによって指定さ
れているデータ処理を行なう。そして、ＤＭＡ装置１０
２からＤＭＡ要求信号ＨＲＥＱが出力されたとき、それ
までの処理を中止してＤＭＡ許可信号ＨＡＣＫを生成
し、これをＤＭＡ装置１０２に供給する。
ログラムされている内容に基づいてアドレスバス１０
５、データバス１０６、コントロールバス１０７を介し
てメモリ装置１０３や周辺処理装置３１または３２とデ
ータの授受を行ないながら、プログラムによって指定さ
れているデータ処理を行なう。そして、ＤＭＡ装置１０
２からＤＭＡ要求信号ＨＲＥＱが出力されたとき、それ
までの処理を中止してＤＭＡ許可信号ＨＡＣＫを生成
し、これをＤＭＡ装置１０２に供給する。
【０００６】図１０は、転送要求制御部１１１と、クロ
ック制御部１１２と、第０チャネル制御部１１３と、第
１チャネル制御部１１４とを備えたＤＭＡ装置１０２を
示す図である。ＤＭＡ装置１０２は、周辺処理装置３１
または３２からＤＭＡ要求信号ＲＥＱ０あるいはＲＥＱ
１が出力されたとき、マイクロプロセッサ１０１に対し
てＤＭＡ要求信号ＨＲＥＱを出して、マイクロプロセッ
サ１０１からＤＭＡ許可信号ＨＡＣＫが出力されたと
き、第０チャネル制御部１１３または第１チャネル制御
部１１４のうち、指定された方にクロック信号を供給し
てメモリ装置１０３から周辺処理装置３１または３２に
データを転送させ、周辺処理装置３１または３２からメ
モリ装置１０３にデータを転送させる。
ック制御部１１２と、第０チャネル制御部１１３と、第
１チャネル制御部１１４とを備えたＤＭＡ装置１０２を
示す図である。ＤＭＡ装置１０２は、周辺処理装置３１
または３２からＤＭＡ要求信号ＲＥＱ０あるいはＲＥＱ
１が出力されたとき、マイクロプロセッサ１０１に対し
てＤＭＡ要求信号ＨＲＥＱを出して、マイクロプロセッ
サ１０１からＤＭＡ許可信号ＨＡＣＫが出力されたと
き、第０チャネル制御部１１３または第１チャネル制御
部１１４のうち、指定された方にクロック信号を供給し
てメモリ装置１０３から周辺処理装置３１または３２に
データを転送させ、周辺処理装置３１または３２からメ
モリ装置１０３にデータを転送させる。
【０００７】転送要求制御部１１１は、周辺処理装置３
１から第０チャネル側のＤＭＡ転送を要求するＤＭＡ要
求信号ＲＥＱ０が出力されたときには、クロック制御部
１１２によって第０チャネル制御部１１３にのみ第０ク
ロック信号を供給してこれを動作させ、また、周辺処理
装置３２から第１チャネチャンネル側のＤＭＡ転送を要
求するＤＭＡ要求信号ＲＥＱ１が出力されたときには、
クロック制御部１１２によって第１チャネル制御部１１
４にのみ第１クロック信号を供給してこれを動作させ、
一方、周辺処理装置３１または３２からＤＭＡ要求信号
ＲＥＱ０およびＲＥＱ１が出力されていないときには、
クロック制御部１１２によって第０チャネル制御部１１
３および第１チャネル制脚部１１４に対応する第０クロ
ック信号および第１クロック信号の出力をそれぞれ停止
するように構成される。
１から第０チャネル側のＤＭＡ転送を要求するＤＭＡ要
求信号ＲＥＱ０が出力されたときには、クロック制御部
１１２によって第０チャネル制御部１１３にのみ第０ク
ロック信号を供給してこれを動作させ、また、周辺処理
装置３２から第１チャネチャンネル側のＤＭＡ転送を要
求するＤＭＡ要求信号ＲＥＱ１が出力されたときには、
クロック制御部１１２によって第１チャネル制御部１１
４にのみ第１クロック信号を供給してこれを動作させ、
一方、周辺処理装置３１または３２からＤＭＡ要求信号
ＲＥＱ０およびＲＥＱ１が出力されていないときには、
クロック制御部１１２によって第０チャネル制御部１１
３および第１チャネル制脚部１１４に対応する第０クロ
ック信号および第１クロック信号の出力をそれぞれ停止
するように構成される。
【０００８】さらに、転送要求制御部１１１は、第０チ
ャネル制御部１１３および第１チャネル制御部１１４か
ら転送終了を示す信号を受信すると、クロック制御部１
１２によって第０チャネル制御部１１３または第１チャ
ネル制御部１１４に供給するクロックをそれぞれ停止す
るように構成される。
ャネル制御部１１３および第１チャネル制御部１１４か
ら転送終了を示す信号を受信すると、クロック制御部１
１２によって第０チャネル制御部１１３または第１チャ
ネル制御部１１４に供給するクロックをそれぞれ停止す
るように構成される。
【０００９】さらに、プログラムを実行する中央処理装
置の処理負荷状態に従ってクロック周波数を制御する方
法なども提案されている。
置の処理負荷状態に従ってクロック周波数を制御する方
法なども提案されている。
【００１０】
【発明が解決しようとする課題】従来の情報処理装置で
は以下のような問題がある。まず、中央処理装置の処理
負荷に依存してクロックを制御する情報処理装置では、
中央処理装置が処理負荷の高いプログラムを実行してい
ると、周辺処理装置が非動作時においても周辺処理装置
へ供給されるクロックが停止されない、もしくは周波数
が低減されないという問題がある。また、特開平６−８
３７５６号公報に開示されている構成では、機能ブロッ
ク毎に動作状態を検出する手段が必要である。すなわ
ち、機能ブロックが増えると動作状態を検出する回路部
も増え、システムとして消費電力を増大させるという問
題がある。
は以下のような問題がある。まず、中央処理装置の処理
負荷に依存してクロックを制御する情報処理装置では、
中央処理装置が処理負荷の高いプログラムを実行してい
ると、周辺処理装置が非動作時においても周辺処理装置
へ供給されるクロックが停止されない、もしくは周波数
が低減されないという問題がある。また、特開平６−８
３７５６号公報に開示されている構成では、機能ブロッ
ク毎に動作状態を検出する手段が必要である。すなわ
ち、機能ブロックが増えると動作状態を検出する回路部
も増え、システムとして消費電力を増大させるという問
題がある。
【００１１】本発明は上記のような問題点を解消し、中
央処理装置の処理負荷状況のみに依存することなく、情
報処理装置全体としての処理負荷状況に応じたクロック
を中央処理装置および周辺処理装置に供給し、かつその
制御方法を最小の回路構成で実現すること、そしてその
結果として情報処理装置の消費電力をさらに低減させる
ことを目的としている。
央処理装置の処理負荷状況のみに依存することなく、情
報処理装置全体としての処理負荷状況に応じたクロック
を中央処理装置および周辺処理装置に供給し、かつその
制御方法を最小の回路構成で実現すること、そしてその
結果として情報処理装置の消費電力をさらに低減させる
ことを目的としている。
【００１２】
【課題を解決するための手段】第１の発明は、プログラ
ムを実行する中央処理装置と、中央処理装置にバス接続
される複数の周辺処理装置とから成る情報処理装置にお
いて、複数周波数のクロックを発生し、そのいずれかの
クロックを中央処理装置および周辺処理装置に選択的に
供給するクロック生成手段と、中央処理装置から周辺処
理装置へ接続するバスの負荷状態を監視するバスアクセ
ス監視手段と、バスの負荷状態に従ってクロック生成装
置で生成されるクロック周波数を制御する制御信号を発
生するクロック選択制御手段とを備えるように構成され
る。
ムを実行する中央処理装置と、中央処理装置にバス接続
される複数の周辺処理装置とから成る情報処理装置にお
いて、複数周波数のクロックを発生し、そのいずれかの
クロックを中央処理装置および周辺処理装置に選択的に
供給するクロック生成手段と、中央処理装置から周辺処
理装置へ接続するバスの負荷状態を監視するバスアクセ
ス監視手段と、バスの負荷状態に従ってクロック生成装
置で生成されるクロック周波数を制御する制御信号を発
生するクロック選択制御手段とを備えるように構成され
る。
【００１３】第２の発明は、バスアクセス監視手段によ
って監視されるバスアクセスが所定の時間以上負荷が無
い場合、クロック生成装置にクロックの発生停止を指示
するクロック停止制御手段と、クロック生成装置のクロ
ック停止状態時に、外部からの再開信号に応答してクロ
ック生成装置にクロックの発生再開を指示するクロック
再開制御手段とを備えるように構成される。
って監視されるバスアクセスが所定の時間以上負荷が無
い場合、クロック生成装置にクロックの発生停止を指示
するクロック停止制御手段と、クロック生成装置のクロ
ック停止状態時に、外部からの再開信号に応答してクロ
ック生成装置にクロックの発生再開を指示するクロック
再開制御手段とを備えるように構成される。
【００１４】第３の発明は、プログラムを実行する中央
処理装置と、中央処理装置にバス接続される複数の周辺
処理装置とから成る情報処理装置において、複数周波数
のクロックを発生し、そのいずれかのクロックを周辺処
理装置に選択的に供給する第１のクロック生成手段と、
複数周波数のクロックを発生し、そのいずれかのクロッ
クを中央処理装置に選択的に供給する第２のクロック生
成手段と、中央処理装置から周辺処理装置へ接続するバ
スの負荷状態を監視するバスアクセス監視手段と、バス
の負荷状態に従って第１のクロック生成装置のクロック
周波数を切り換える制御信号を発生する第１のクロック
選択制御手段と、中央処理装置の負荷状態に従って第２
のクロック生成装置のクロック周波数を切り換える制御
信号を発生する第２のクロック選択制御手段とを備える
ように構成される。
処理装置と、中央処理装置にバス接続される複数の周辺
処理装置とから成る情報処理装置において、複数周波数
のクロックを発生し、そのいずれかのクロックを周辺処
理装置に選択的に供給する第１のクロック生成手段と、
複数周波数のクロックを発生し、そのいずれかのクロッ
クを中央処理装置に選択的に供給する第２のクロック生
成手段と、中央処理装置から周辺処理装置へ接続するバ
スの負荷状態を監視するバスアクセス監視手段と、バス
の負荷状態に従って第１のクロック生成装置のクロック
周波数を切り換える制御信号を発生する第１のクロック
選択制御手段と、中央処理装置の負荷状態に従って第２
のクロック生成装置のクロック周波数を切り換える制御
信号を発生する第２のクロック選択制御手段とを備える
ように構成される。
【００１５】第４の発明は、中央処理装置の負荷に従っ
て第２のクロック生成装置の発振周波数を制御すると共
に、中央処理装置の負荷が所定の時間以上無い場合、第
２のクロック生成装置にクロックの発生停止を指示する
第２のクロック停止制御手段と、第２のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第２のクロック生成装置にクロックの発生再開を指
示する第２のクロック再開制御手段とを備えるように構
成される。
て第２のクロック生成装置の発振周波数を制御すると共
に、中央処理装置の負荷が所定の時間以上無い場合、第
２のクロック生成装置にクロックの発生停止を指示する
第２のクロック停止制御手段と、第２のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第２のクロック生成装置にクロックの発生再開を指
示する第２のクロック再開制御手段とを備えるように構
成される。
【００１６】第５の発明は、中央処理装置の負荷に従っ
て第２のクロック生成装置の発振周波数を制御すると共
に、バスアクセス監視手段によって監視されるバスアク
セスが所定の時間負荷が無い場合、第１のクロック生成
装置にクロックの発生停止を指示するクロック停止制御
手段と、第１のクロック生成装置のクロック停止状態時
に、外部からの再開信号に応答して第１のクロック生成
装置にクロックの発生再開を指示するクロック再開制御
手段とを備えるように構成される。
て第２のクロック生成装置の発振周波数を制御すると共
に、バスアクセス監視手段によって監視されるバスアク
セスが所定の時間負荷が無い場合、第１のクロック生成
装置にクロックの発生停止を指示するクロック停止制御
手段と、第１のクロック生成装置のクロック停止状態時
に、外部からの再開信号に応答して第１のクロック生成
装置にクロックの発生再開を指示するクロック再開制御
手段とを備えるように構成される。
【００１７】第６の発明は、バスの負荷状態に従って第
１のクロック生成装置の発振周波数を制御すると共に、
中央処理装置の負荷に従って第２のクロック生成装置の
発振周波数を制御し、バスアクセス監視手段によって監
視されるバスアクセスが所定の時間負荷が無い場合、第
１のクロック生成装置にクロックの発生停止を指示する
第１のクロック停止制御手段と、第１のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第１のクロック生成装置にクロックの発生再開を指
示する第１のクロック再開制御手段を備え、さらに、中
央処理装置の負荷が所定の時間以上無い場合、第２のク
ロック生成装置にクロックの発生停止を指示する第２の
クロック停止制御手段と、第２のクロック生成装置のク
ロック停止状態時に、外部からの再開信号に応答して第
２のクロック生成装置にクロックの発生再開を指示する
第２のクロック再開制御手段とを備えるように構成され
る。
１のクロック生成装置の発振周波数を制御すると共に、
中央処理装置の負荷に従って第２のクロック生成装置の
発振周波数を制御し、バスアクセス監視手段によって監
視されるバスアクセスが所定の時間負荷が無い場合、第
１のクロック生成装置にクロックの発生停止を指示する
第１のクロック停止制御手段と、第１のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第１のクロック生成装置にクロックの発生再開を指
示する第１のクロック再開制御手段を備え、さらに、中
央処理装置の負荷が所定の時間以上無い場合、第２のク
ロック生成装置にクロックの発生停止を指示する第２の
クロック停止制御手段と、第２のクロック生成装置のク
ロック停止状態時に、外部からの再開信号に応答して第
２のクロック生成装置にクロックの発生再開を指示する
第２のクロック再開制御手段とを備えるように構成され
る。
【００１８】第７の発明は、クロック生成装置は電圧制
御発振器（ＶＣＯ）の周波数を制御することによって発
振周波数を選択的に設定するように構成される。
御発振器（ＶＣＯ）の周波数を制御することによって発
振周波数を選択的に設定するように構成される。
【００１９】第８の発明は、クロック生成装置は複数の
発振器を備え、それらの一つを選択することによって発
振周波数を設定するように構成される。
発振器を備え、それらの一つを選択することによって発
振周波数を設定するように構成される。
【００２０】
【発明の実施の形態】実施の形態１．以下、本発明の実
施の形態１のクロック制御タイプ情報処理装置を図１に
基づいて詳細に説明する。図１は、本発明の実施の形態
１のクロック制御タイプ情報処理装置を示すブロック図
である。図１において、１は複数種類の異なる周波数の
クロックを生成するクロック生成装置、２は中央処理装
置（ＣＰＵ）、４はクロック制御回路、５は中央処理装
置２と周辺処理装置３１および３２とを接続するバス、
６はクロック生成装置１で選択されたクロックが出力さ
れるクロック信号線、３１および３２は周辺処理装置、
４１は複数の発振周波数のクロックのうち、いずれを選
択するかを決定するクロック選択制御回路、４４はバス
５の負荷状態を監視するバスアクセス監視回路、４５は
クロック選択制御回路４１からの出力信号、４８はバス
５を監視する監視信号線である。
施の形態１のクロック制御タイプ情報処理装置を図１に
基づいて詳細に説明する。図１は、本発明の実施の形態
１のクロック制御タイプ情報処理装置を示すブロック図
である。図１において、１は複数種類の異なる周波数の
クロックを生成するクロック生成装置、２は中央処理装
置（ＣＰＵ）、４はクロック制御回路、５は中央処理装
置２と周辺処理装置３１および３２とを接続するバス、
６はクロック生成装置１で選択されたクロックが出力さ
れるクロック信号線、３１および３２は周辺処理装置、
４１は複数の発振周波数のクロックのうち、いずれを選
択するかを決定するクロック選択制御回路、４４はバス
５の負荷状態を監視するバスアクセス監視回路、４５は
クロック選択制御回路４１からの出力信号、４８はバス
５を監視する監視信号線である。
【００２１】各種プログラムを実行する情報処理装置
は、一般に複数のプログラムをタイムシェアリングで実
行している。しかし、これらのプログラムはしばしばデ
ータ入力待ち等の状態にあり、従って、情報処理装置は
常に動作状態にあるとは限らない。例えば、中央処理装
置２がプログラムを実行していても、周辺処理装置３１
または３２は何の処理も行なっていなかったり、逆に中
央処理装置２が実行するプログラムがなくて動作してい
ない時でも周辺処理装置３１または３２が何らかの処理
を行なっていることもある。また、中央処理装置２、周
辺処理装置３１または３２ともに全く処理を行なってい
ない状態もある。つまり、プログラムの実行において、
情報処理装置の状態は常に一定であるのではなく、情報
処理装置が動作状態にある時と、非動作状態にある時に
大別される。本発明の実施の形態１のクロック制御タイ
プ情報処理装置は、バス５のアクセス状態を監視するこ
とによって、周辺処理装置の非動作状態を判断し、周辺
処理装置の非動作時の消費電力を抑えることを目的とし
ている。
は、一般に複数のプログラムをタイムシェアリングで実
行している。しかし、これらのプログラムはしばしばデ
ータ入力待ち等の状態にあり、従って、情報処理装置は
常に動作状態にあるとは限らない。例えば、中央処理装
置２がプログラムを実行していても、周辺処理装置３１
または３２は何の処理も行なっていなかったり、逆に中
央処理装置２が実行するプログラムがなくて動作してい
ない時でも周辺処理装置３１または３２が何らかの処理
を行なっていることもある。また、中央処理装置２、周
辺処理装置３１または３２ともに全く処理を行なってい
ない状態もある。つまり、プログラムの実行において、
情報処理装置の状態は常に一定であるのではなく、情報
処理装置が動作状態にある時と、非動作状態にある時に
大別される。本発明の実施の形態１のクロック制御タイ
プ情報処理装置は、バス５のアクセス状態を監視するこ
とによって、周辺処理装置の非動作状態を判断し、周辺
処理装置の非動作時の消費電力を抑えることを目的とし
ている。
【００２２】図２は本発明の実施の形態１におけるバス
アクセスのタイミングチャートを示す図である。図２
（ａ）は中央処理装置２のクロック、図２（ｂ）は中央
処理装置２から出力されるバススタート信号、図２
（ｃ）は中央処理装置２から出力されるアドレス信号、
図２（ｄ）は中央処理装置２から出力されるコントロー
ル信号、図２（ｅ）は中央処理装置２から出力されるデ
ータ、図２（ｆ）は中央処理装置２から出力されるバス
エンド信号である。図１において、中央処理装置２が周
辺処理装置３１または３２に対してアクセスを行なう
と、バス５を介して図２（ａ）〜（ｆ）に示すようなバ
スプロトコルが発生する。バスアクセス監視回路４４は
監視信号線４８を介してバス上に発生するこれらのバス
プロトコル、たとえば、バススタート信号を監視し、単
位バスプロトコル時間（Ｔ１）を複数含む所定時間
（Ｔ）の間バスプロトコルを監視した結果を基にクロッ
ク周波数の切換制御を行なう。即ち、バスアクセス監視
回路４４は監視信号線４８によって監視した周辺処理装
置の負荷状態を制御線４９を介してクロック選択制御回
路４１へ報告する。クロック選択制御回路４１は、クロ
ック生成装置１が適切なクロック周波数を選択するよう
に、信号線４５を介してクロック生成装置１に指示す
る。クロック生成装置１はクロック信号線６１を介して
指示された周波数のクロックを中央処理装置２および周
辺処理装置３１または３２に供給する。
アクセスのタイミングチャートを示す図である。図２
（ａ）は中央処理装置２のクロック、図２（ｂ）は中央
処理装置２から出力されるバススタート信号、図２
（ｃ）は中央処理装置２から出力されるアドレス信号、
図２（ｄ）は中央処理装置２から出力されるコントロー
ル信号、図２（ｅ）は中央処理装置２から出力されるデ
ータ、図２（ｆ）は中央処理装置２から出力されるバス
エンド信号である。図１において、中央処理装置２が周
辺処理装置３１または３２に対してアクセスを行なう
と、バス５を介して図２（ａ）〜（ｆ）に示すようなバ
スプロトコルが発生する。バスアクセス監視回路４４は
監視信号線４８を介してバス上に発生するこれらのバス
プロトコル、たとえば、バススタート信号を監視し、単
位バスプロトコル時間（Ｔ１）を複数含む所定時間
（Ｔ）の間バスプロトコルを監視した結果を基にクロッ
ク周波数の切換制御を行なう。即ち、バスアクセス監視
回路４４は監視信号線４８によって監視した周辺処理装
置の負荷状態を制御線４９を介してクロック選択制御回
路４１へ報告する。クロック選択制御回路４１は、クロ
ック生成装置１が適切なクロック周波数を選択するよう
に、信号線４５を介してクロック生成装置１に指示す
る。クロック生成装置１はクロック信号線６１を介して
指示された周波数のクロックを中央処理装置２および周
辺処理装置３１または３２に供給する。
【００２３】図３は図１に示したクロック選択制御回路
４１を用いてクロック周波数の選択を行うクロック周波
数選択手順のフローチャートである。ただし、図３にお
いては情報処理装置に供給されるクロック周波数の数ｎ
はｎ＝３として説明しているが、クロック周波数の数ｎ
を３以上とする場合は比較ステップを増すことによって
同様に対応できる。図１と図３を用いて実施の形態１の
クロック制御タイプ情報処理装置の動作について説明す
る。図３のステップＳ４０１において、図１のバスアク
セス監視回路４４は中央処理装置２と周辺処理装置３１
または３２とを接続するバス上を通過するバスプロトコ
ルの数（たとえば、バススタートの数）を所定の時間監
視し、所定監視時間Ｔに対するバスプロトコルの数（バ
スアクセス率）を算出する。ステップＳ４０２におい
て、ステップＳ４０１で得られた値、即ちバスアクセス
率を所定の値ＮＵＭ１と比較する。ステップＳ４０２で
バスアクセス率＞ＮＵＭ１と判定された場合は、クロッ
ク生成装置１でクロック周波数１が設定される。ステッ
プＳ４０２でバスアクセス率≦ＮＵＭ１と判定された場
合は、状態はステップＳ４０４に移る。
４１を用いてクロック周波数の選択を行うクロック周波
数選択手順のフローチャートである。ただし、図３にお
いては情報処理装置に供給されるクロック周波数の数ｎ
はｎ＝３として説明しているが、クロック周波数の数ｎ
を３以上とする場合は比較ステップを増すことによって
同様に対応できる。図１と図３を用いて実施の形態１の
クロック制御タイプ情報処理装置の動作について説明す
る。図３のステップＳ４０１において、図１のバスアク
セス監視回路４４は中央処理装置２と周辺処理装置３１
または３２とを接続するバス上を通過するバスプロトコ
ルの数（たとえば、バススタートの数）を所定の時間監
視し、所定監視時間Ｔに対するバスプロトコルの数（バ
スアクセス率）を算出する。ステップＳ４０２におい
て、ステップＳ４０１で得られた値、即ちバスアクセス
率を所定の値ＮＵＭ１と比較する。ステップＳ４０２で
バスアクセス率＞ＮＵＭ１と判定された場合は、クロッ
ク生成装置１でクロック周波数１が設定される。ステッ
プＳ４０２でバスアクセス率≦ＮＵＭ１と判定された場
合は、状態はステップＳ４０４に移る。
【００２４】ステップＳ４０４においては、バスアクセ
ス率を所定の値ＮＵＭ２と比較する。ステップＳ４０４
でバスアクセス率＞ＮＵＭ２と判定された場合は、クロ
ック生成装置１でクロック周波数２が設定される。ステ
ップＳ４０４でバスアクセス率≦ＮＵＭ２と判定された
場合は、クロック生成装置１でクロック周波数３が設定
される。ここで、比較する値は大きい値から小さい値へ
の順とする。即ち、ＮＵＭ１＞ＮＵＭ２に設定される。
ここで、３種類のクロック周波数は、クロック周波数１
が一番高く、クロック周波数２が次に高く、クロック周
波数３が一番低いものとする。最適なクロック周波数を
設定後、ステップＳ４０１に戻って、再度、所定期間毎
の最適クロック周波数を選択し、このプロセスが繰り返
えされる。
ス率を所定の値ＮＵＭ２と比較する。ステップＳ４０４
でバスアクセス率＞ＮＵＭ２と判定された場合は、クロ
ック生成装置１でクロック周波数２が設定される。ステ
ップＳ４０４でバスアクセス率≦ＮＵＭ２と判定された
場合は、クロック生成装置１でクロック周波数３が設定
される。ここで、比較する値は大きい値から小さい値へ
の順とする。即ち、ＮＵＭ１＞ＮＵＭ２に設定される。
ここで、３種類のクロック周波数は、クロック周波数１
が一番高く、クロック周波数２が次に高く、クロック周
波数３が一番低いものとする。最適なクロック周波数を
設定後、ステップＳ４０１に戻って、再度、所定期間毎
の最適クロック周波数を選択し、このプロセスが繰り返
えされる。
【００２５】クロック生成装置１は電圧制御発振器（Ｖ
ＣＯ）の周波数を制御することによって生成周波数を変
化させてもよく、また、複数の発振器を備え、それらの
一つを選択することによって発振周波数を設定してもよ
い。
ＣＯ）の周波数を制御することによって生成周波数を変
化させてもよく、また、複数の発振器を備え、それらの
一つを選択することによって発振周波数を設定してもよ
い。
【００２６】実施の形態１によれば、周辺処理装置３１
の負荷状態に応じたクロック周波数の選択を行ない、中
央処理装置２における実質的なプログラム実効性能の低
下を招くことなく、情報処理装置の消費電力を低減する
ことができる。
の負荷状態に応じたクロック周波数の選択を行ない、中
央処理装置２における実質的なプログラム実効性能の低
下を招くことなく、情報処理装置の消費電力を低減する
ことができる。
【００２７】実施の形態２．実施の形態１においては、
周辺処理装置３１の負荷状態をバスアクセスを監視する
ことによって、バスの負荷が大きくなったときはクロッ
ク生成装置１におけるクロックの周波数を増加させ、バ
スの負荷が小さくなったときはクロック生成装置１にお
けるクロックの周波数を減少させるように構成されてい
た。実施の形態２のクロック制御タイプ情報処理装置に
おいては、さらに、周辺処理装置３１または３２が動作
していない場合にはクロック生成装置１でのクロック発
生を停止する機能、および周辺処理装置３１または３２
が動作を再開したときには、クロック生成装置１で停止
していたクロックを再発生する機能を追加したものであ
る。
周辺処理装置３１の負荷状態をバスアクセスを監視する
ことによって、バスの負荷が大きくなったときはクロッ
ク生成装置１におけるクロックの周波数を増加させ、バ
スの負荷が小さくなったときはクロック生成装置１にお
けるクロックの周波数を減少させるように構成されてい
た。実施の形態２のクロック制御タイプ情報処理装置に
おいては、さらに、周辺処理装置３１または３２が動作
していない場合にはクロック生成装置１でのクロック発
生を停止する機能、および周辺処理装置３１または３２
が動作を再開したときには、クロック生成装置１で停止
していたクロックを再発生する機能を追加したものであ
る。
【００２８】以下、本発明の実施の形態２のクロック制
御タイプ情報処理装置を図４に基づいて詳細に説明す
る。図４は、本発明の実施の形態２のクロック制御タイ
プ情報処理装置を示すブロック図である。図４におい
て、１は複数の異なる周波数のクロックを生成するクロ
ック生成装置、２は中央処理装置（ＣＰＵ）、４はクロ
ック制御回路、５は中央処理装置２と周辺処理装置３１
とを接続するバス、６はクロック生成装置１で選択され
たクロックが出力されるクロック信号線、３１および３
２は周辺処理装置、４１は複数の発振周波数のクロック
のうち、いずれを選択するかを決定するクロック選択制
御回路、４２はクロック生成装置１で生成されるクロッ
クの停止を制御するクロック停止制御回路、４３は停止
されたクロックを再開させるクロック再開制御回路、４
４はバス５の負荷状態を監視するバスアクセス監視回
路、４５はクロック選択制御回路４１からの出力信号、
４８はバス５を監視する監視信号線、７３は外部から入
力され、クロックの発生を再開させるための外部信号線
である。
御タイプ情報処理装置を図４に基づいて詳細に説明す
る。図４は、本発明の実施の形態２のクロック制御タイ
プ情報処理装置を示すブロック図である。図４におい
て、１は複数の異なる周波数のクロックを生成するクロ
ック生成装置、２は中央処理装置（ＣＰＵ）、４はクロ
ック制御回路、５は中央処理装置２と周辺処理装置３１
とを接続するバス、６はクロック生成装置１で選択され
たクロックが出力されるクロック信号線、３１および３
２は周辺処理装置、４１は複数の発振周波数のクロック
のうち、いずれを選択するかを決定するクロック選択制
御回路、４２はクロック生成装置１で生成されるクロッ
クの停止を制御するクロック停止制御回路、４３は停止
されたクロックを再開させるクロック再開制御回路、４
４はバス５の負荷状態を監視するバスアクセス監視回
路、４５はクロック選択制御回路４１からの出力信号、
４８はバス５を監視する監視信号線、７３は外部から入
力され、クロックの発生を再開させるための外部信号線
である。
【００２９】本発明の実施の形態２のクロック制御タイ
プ情報処理装置は、バス５のアクセス状態を監視するこ
とによってクロック生成装置の周波数を変化させると共
に、周辺処理装置が動作していない場合にはクロック生
成装置のクロックを停止し、周辺処理装置が動作を開始
したときにはクロック生成装置のクロックの発生を再開
することによって、周辺処理装置の非動作時の消費電力
をさらに抑えることを目的としている。
プ情報処理装置は、バス５のアクセス状態を監視するこ
とによってクロック生成装置の周波数を変化させると共
に、周辺処理装置が動作していない場合にはクロック生
成装置のクロックを停止し、周辺処理装置が動作を開始
したときにはクロック生成装置のクロックの発生を再開
することによって、周辺処理装置の非動作時の消費電力
をさらに抑えることを目的としている。
【００３０】本発明の実施の形態２におけるバスアクセ
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御する動作は実施の形態１
と同じであるので説明を省略する。
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御する動作は実施の形態１
と同じであるので説明を省略する。
【００３１】次に、実施の形態２の特徴であるクロック
停止制御およびクロック再開制御について説明する。バ
スアクセス監視回路４４が所定の時間内にバスアクセス
を一度も検出しなかった場合、バスアクセス監視回路４
４はバスアクセスを全く検出しなかったことを制御線４
９を介してクロック停止制御回路４２へ報告する。クロ
ック停止制御回路は、信号線４６を介してクロック停止
をクロック生成装置１に指示する。その結果、クロック
生成装置１は中央処理装置２および周辺処理装置３１お
よび３２に対してクロック供給を停止する。
停止制御およびクロック再開制御について説明する。バ
スアクセス監視回路４４が所定の時間内にバスアクセス
を一度も検出しなかった場合、バスアクセス監視回路４
４はバスアクセスを全く検出しなかったことを制御線４
９を介してクロック停止制御回路４２へ報告する。クロ
ック停止制御回路は、信号線４６を介してクロック停止
をクロック生成装置１に指示する。その結果、クロック
生成装置１は中央処理装置２および周辺処理装置３１お
よび３２に対してクロック供給を停止する。
【００３２】一方、外部より信号線７３を介して周辺処
理装置３１または３２が動作を再開した旨の報告がクロ
ック再開制御回路４３に入ると、クロック再開制御回路
４３は信号線４７を介してクロック停止制御回路４２に
対してクロック停止解除を指示する。クロック停止制御
回路４２は信号線４６を介して中央処理装置２および周
辺処理装置３１または３２へのクロック供給再開をクロ
ック生成回路１に指示する。クロック再開制御回路４３
はクロック停止制御回路４２を介してクロック生成装置
１のクロックの再開を制御することなく、クロック生成
装置１を直接制御してクロックの再開を制御してもよ
い。クロック生成装置１はクロック信号線６１を介して
クロックを中央処理装置２並びに周辺処理装置３１およ
び３２に供給する。
理装置３１または３２が動作を再開した旨の報告がクロ
ック再開制御回路４３に入ると、クロック再開制御回路
４３は信号線４７を介してクロック停止制御回路４２に
対してクロック停止解除を指示する。クロック停止制御
回路４２は信号線４６を介して中央処理装置２および周
辺処理装置３１または３２へのクロック供給再開をクロ
ック生成回路１に指示する。クロック再開制御回路４３
はクロック停止制御回路４２を介してクロック生成装置
１のクロックの再開を制御することなく、クロック生成
装置１を直接制御してクロックの再開を制御してもよ
い。クロック生成装置１はクロック信号線６１を介して
クロックを中央処理装置２並びに周辺処理装置３１およ
び３２に供給する。
【００３３】クロック生成装置１は電圧制御発振器（Ｖ
ＣＯ）の周波数を制御することによって生成周波数を変
化させてもよく、また、複数の発振器を備え、それらの
一つを選択することによって発振周波数を設定してもよ
い。
ＣＯ）の周波数を制御することによって生成周波数を変
化させてもよく、また、複数の発振器を備え、それらの
一つを選択することによって発振周波数を設定してもよ
い。
【００３４】実施の形態２によれば、負荷状態に応じた
クロック周波数の選択を行なうと共に、中央処理装置お
よび周辺処理装置の負荷が無い場合は、双方の動作を完
全に停止でき、情報処理装置の消費電力を低減すること
ができる。
クロック周波数の選択を行なうと共に、中央処理装置お
よび周辺処理装置の負荷が無い場合は、双方の動作を完
全に停止でき、情報処理装置の消費電力を低減すること
ができる。
【００３５】実施の形態３．実施の形態１においては、
周辺処理装置３１および３２の負荷状態をバスアクセス
を監視することによって、バスの負荷が大きくなったと
きはクロック生成装置１におけるクロックの周波数を増
加させ、バスの負荷が小さくなったときはクロック生成
装置１におけるクロックの周波数を減少させるように構
成されていた。実施の形態３のクロック制御タイプ情報
処理装置においては、さらに、中央処理装置２の負荷状
態を監視することによって、中央処理装置２の負荷が大
きくなったときはクロック生成装置におけるクロックの
周波数を増加させ、中央処理装置２の負荷が小さくなっ
たときはクロック生成装置におけるクロックの周波数を
減少させる機能を追加したものである。
周辺処理装置３１および３２の負荷状態をバスアクセス
を監視することによって、バスの負荷が大きくなったと
きはクロック生成装置１におけるクロックの周波数を増
加させ、バスの負荷が小さくなったときはクロック生成
装置１におけるクロックの周波数を減少させるように構
成されていた。実施の形態３のクロック制御タイプ情報
処理装置においては、さらに、中央処理装置２の負荷状
態を監視することによって、中央処理装置２の負荷が大
きくなったときはクロック生成装置におけるクロックの
周波数を増加させ、中央処理装置２の負荷が小さくなっ
たときはクロック生成装置におけるクロックの周波数を
減少させる機能を追加したものである。
【００３６】以下、本発明の実施の形態３のクロック制
御タイプ情報処理装置を図５に基づいて詳細に説明す
る。図５は、本発明の実施の形態３のクロック制御タイ
プ情報処理装置を示すブロック図である。図５におい
て、１は複数の異なる周波数のクロックを生成し、周辺
処理装置３１および３２にクロックを選択的に供給する
第１のクロック生成装置、２は中央処理装置（ＣＰ
Ｕ）、１Ａは複数の異なる周波数のクロックを生成し、
中央処理装置２にクロックを選択的に供給する第２のク
ロック生成装置、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが周辺処理装置３１および３２に出力される第１の
クロック信号線、６２は第２のクロック生成装置１Ａで
選択されたクロックが中央処理装置２に出力される第２
のクロック信号線、３１および３２は周辺処理装置、４
１は周辺処理装置用のクロック周波数を選択するための
クロック選択制御回路、４４はバス５の負荷状態を監視
するバスアクセス監視回路、４５は第１のクロック選択
制御回路４１からの出力信号、４５Ａは第２のクロック
選択制御回路４１Ａからの出力信号、４８はバス５を監
視する監視信号線である。
御タイプ情報処理装置を図５に基づいて詳細に説明す
る。図５は、本発明の実施の形態３のクロック制御タイ
プ情報処理装置を示すブロック図である。図５におい
て、１は複数の異なる周波数のクロックを生成し、周辺
処理装置３１および３２にクロックを選択的に供給する
第１のクロック生成装置、２は中央処理装置（ＣＰ
Ｕ）、１Ａは複数の異なる周波数のクロックを生成し、
中央処理装置２にクロックを選択的に供給する第２のク
ロック生成装置、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが周辺処理装置３１および３２に出力される第１の
クロック信号線、６２は第２のクロック生成装置１Ａで
選択されたクロックが中央処理装置２に出力される第２
のクロック信号線、３１および３２は周辺処理装置、４
１は周辺処理装置用のクロック周波数を選択するための
クロック選択制御回路、４４はバス５の負荷状態を監視
するバスアクセス監視回路、４５は第１のクロック選択
制御回路４１からの出力信号、４５Ａは第２のクロック
選択制御回路４１Ａからの出力信号、４８はバス５を監
視する監視信号線である。
【００３７】本発明の実施の形態３のクロック制御タイ
プ情報処理装置は、周辺処理装置３１または３２および
中央処理装置２の負荷状態を監視することによって、第
１と第２のクロック生成装置の周波数をそれぞれ変化さ
せることによって、中央処理装置および周辺処理装置の
非動作時の消費電力をさらに抑えることを目的としてい
る。
プ情報処理装置は、周辺処理装置３１または３２および
中央処理装置２の負荷状態を監視することによって、第
１と第２のクロック生成装置の周波数をそれぞれ変化さ
せることによって、中央処理装置および周辺処理装置の
非動作時の消費電力をさらに抑えることを目的としてい
る。
【００３８】本発明の実施の形態３におけるバスアクセ
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御して周辺処理装置３１ま
たは３２に供給されるクロック周波数を制御する動作は
実施の形態１と同じであるので説明を省略する。
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御して周辺処理装置３１ま
たは３２に供給されるクロック周波数を制御する動作は
実施の形態１と同じであるので説明を省略する。
【００３９】ここで、実施の形態３が実施の形態１と異
なるところは、実施の形態１においてはクロック生成装
置１が中央処理装置２および周辺処理装置３１または３
２に供給されるクロック周波数は共通に制御されたが、
実施の形態３においては、中央処理装置２に供給される
クロック周波数と周辺処理装置３１または３２に供給さ
れるクロック周波数は個別に制御される点にある。
なるところは、実施の形態１においてはクロック生成装
置１が中央処理装置２および周辺処理装置３１または３
２に供給されるクロック周波数は共通に制御されたが、
実施の形態３においては、中央処理装置２に供給される
クロック周波数と周辺処理装置３１または３２に供給さ
れるクロック周波数は個別に制御される点にある。
【００４０】次に、実施の形態３のクロック制御タイプ
情報処理装置の特徴である中央処理装置２の負荷状態に
従ってクロック周波数を制御する方法について説明す
る。クロック選択制御回路４１Ａは、中央処理装置２か
らの負荷状態に関する情報を得て、クロック生成装置１
Ａで生成されるクロック周波数をどの程度にしたらよい
かを決定し、クロック生成装置１Ａにその周波数を生成
するように指示する。たとえば、中央処理装置２の負荷
が大きい場合には中央処理装置２のクロック周波数は高
くする必要があり、また中央処理装置２の負荷が小さい
ときにはクロック周波数は低くてもよい。従って、中央
処理装置２の負荷が小さいときにクロック生成装置１Ａ
で生成される周波数を低くすることによって、中央処理
装置２での消費電力を小さくすることができる。
情報処理装置の特徴である中央処理装置２の負荷状態に
従ってクロック周波数を制御する方法について説明す
る。クロック選択制御回路４１Ａは、中央処理装置２か
らの負荷状態に関する情報を得て、クロック生成装置１
Ａで生成されるクロック周波数をどの程度にしたらよい
かを決定し、クロック生成装置１Ａにその周波数を生成
するように指示する。たとえば、中央処理装置２の負荷
が大きい場合には中央処理装置２のクロック周波数は高
くする必要があり、また中央処理装置２の負荷が小さい
ときにはクロック周波数は低くてもよい。従って、中央
処理装置２の負荷が小さいときにクロック生成装置１Ａ
で生成される周波数を低くすることによって、中央処理
装置２での消費電力を小さくすることができる。
【００４１】クロック生成装置１および１Ａは電圧制御
発振器（ＶＣＯ）の周波数を制御することによって生成
周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
発振器（ＶＣＯ）の周波数を制御することによって生成
周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
【００４２】実施の形態３によれば、中央処理装置およ
び周辺処理装置の各負荷状態に応じてそれぞれ中央処理
装置および周辺処理装置の各クロック周波数の選択を行
なうので、情報処理装置の処理状態に応じて、消費電力
を低減することができる。
び周辺処理装置の各負荷状態に応じてそれぞれ中央処理
装置および周辺処理装置の各クロック周波数の選択を行
なうので、情報処理装置の処理状態に応じて、消費電力
を低減することができる。
【００４３】実施の形態４．実施の形態３においては、
周辺処理装置３１および３２並びに中央処理装置２の負
荷状態を監視することによって、中央処理装置２および
周辺処理装置３１または３２の負荷が大きくなったとき
はそれぞれのクロック生成装置におけるクロックの周波
数を増加させ、周辺処理装置３１および３２または中央
処理装置２の負荷が小さくなったときはそれぞれのクロ
ック生成装置におけるクロックの周波数を減少させるよ
うに制御するものであった。実施の形態４においては、
さらに中央処理装置２が動作していない場合にはクロッ
ク生成装置１Ａでのクロック発生を停止する機能、およ
び中央処理装置２が動作を再開したときには、クロック
生成装置１Ａで停止していたクロックを再発生する機能
を追加したものである。
周辺処理装置３１および３２並びに中央処理装置２の負
荷状態を監視することによって、中央処理装置２および
周辺処理装置３１または３２の負荷が大きくなったとき
はそれぞれのクロック生成装置におけるクロックの周波
数を増加させ、周辺処理装置３１および３２または中央
処理装置２の負荷が小さくなったときはそれぞれのクロ
ック生成装置におけるクロックの周波数を減少させるよ
うに制御するものであった。実施の形態４においては、
さらに中央処理装置２が動作していない場合にはクロッ
ク生成装置１Ａでのクロック発生を停止する機能、およ
び中央処理装置２が動作を再開したときには、クロック
生成装置１Ａで停止していたクロックを再発生する機能
を追加したものである。
【００４４】以下、本発明の実施の形態４のクロック制
御タイプ情報処理装置を図６に基づいて詳細に説明す
る。図６は、本発明の実施の形態４のクロック制御タイ
プ情報処理装置を示すブロック図である。図６におい
て、１は複数の異なる周波数のクロックを生成する第１
のクロック生成装置、１Ａは複数の異なる周波数のクロ
ックを生成する第２のクロック生成装置、２は中央処理
装置（ＣＰＵ）、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが出力される第１のクロック信号線、６２は第２の
クロック生成装置１Ａで選択されたクロックが出力され
る第２のクロック信号線、３１および３２は周辺処理装
置、４１は周辺処理装置用のクロック周波数を選択する
ための第１のクロック選択制御回路、４１Ａは中央処理
装置用のクロック周波数を選択するための第２のクロッ
ク選択制御回路、４２Ａはクロック生成装置１Ａで生成
されるクロックの停止を制御するクロック停止制御回
路、４３Ａは停止されたクロックを再開させるクロック
再開制御回路、４４はバス５の負荷状態を監視するバス
アクセス監視回路、４５は第１のクロック選択制御回路
４１からの出力信号、４５Ａは第２のクロック選択制御
回路４１Ａからの出力信号、４６Ａはクロック停止制御
回路４２Ａからの出力信号、４８はバス５を監視する監
視信号線、４９はバスアクセス監視回路４４からの情報
信号、７３Ａは外部から入力され、中央処理装置へ供給
されるクロックの発生を再開させるための外部信号線で
ある。
御タイプ情報処理装置を図６に基づいて詳細に説明す
る。図６は、本発明の実施の形態４のクロック制御タイ
プ情報処理装置を示すブロック図である。図６におい
て、１は複数の異なる周波数のクロックを生成する第１
のクロック生成装置、１Ａは複数の異なる周波数のクロ
ックを生成する第２のクロック生成装置、２は中央処理
装置（ＣＰＵ）、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが出力される第１のクロック信号線、６２は第２の
クロック生成装置１Ａで選択されたクロックが出力され
る第２のクロック信号線、３１および３２は周辺処理装
置、４１は周辺処理装置用のクロック周波数を選択する
ための第１のクロック選択制御回路、４１Ａは中央処理
装置用のクロック周波数を選択するための第２のクロッ
ク選択制御回路、４２Ａはクロック生成装置１Ａで生成
されるクロックの停止を制御するクロック停止制御回
路、４３Ａは停止されたクロックを再開させるクロック
再開制御回路、４４はバス５の負荷状態を監視するバス
アクセス監視回路、４５は第１のクロック選択制御回路
４１からの出力信号、４５Ａは第２のクロック選択制御
回路４１Ａからの出力信号、４６Ａはクロック停止制御
回路４２Ａからの出力信号、４８はバス５を監視する監
視信号線、４９はバスアクセス監視回路４４からの情報
信号、７３Ａは外部から入力され、中央処理装置へ供給
されるクロックの発生を再開させるための外部信号線で
ある。
【００４５】本発明の実施の形態４のクロック制御タイ
プ情報処理装置は、このうち中央処理装置の動作状態を
監視することによって、クロック生成装置の周波数を変
化させると共に、中央処理装置が動作していない場合に
はクロック生成装置のクロックを停止し、中央処理装置
が動作を開始したときにはクロック生成装置のクロック
の発生を再開することによって、中央処理装置の非動作
時の消費電力をさらに抑えることを目的としている。
プ情報処理装置は、このうち中央処理装置の動作状態を
監視することによって、クロック生成装置の周波数を変
化させると共に、中央処理装置が動作していない場合に
はクロック生成装置のクロックを停止し、中央処理装置
が動作を開始したときにはクロック生成装置のクロック
の発生を再開することによって、中央処理装置の非動作
時の消費電力をさらに抑えることを目的としている。
【００４６】本発明の実施の形態４におけるバスアクセ
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御する動作は実施の形態１
と同じであるので説明を省略する。
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御する動作は実施の形態１
と同じであるので説明を省略する。
【００４７】次に、実施の形態４の特徴であるクロック
停止制御およびクロック再開制御について説明する。中
央処理装置が所定の時間内に一度も動作しなかった場
合、中央処理装置２はその情報を信号線７２Ａを介して
クロック停止制御回路４２Ａへ報告する。クロック停止
制御回路４２Ａは、信号線４６Ａを介してクロック停止
を第２のクロック生成装置１Ａに指示する。その結果、
第２のクロック生成装置１Ａは中央処理装置２に対して
クロック供給を停止する。
停止制御およびクロック再開制御について説明する。中
央処理装置が所定の時間内に一度も動作しなかった場
合、中央処理装置２はその情報を信号線７２Ａを介して
クロック停止制御回路４２Ａへ報告する。クロック停止
制御回路４２Ａは、信号線４６Ａを介してクロック停止
を第２のクロック生成装置１Ａに指示する。その結果、
第２のクロック生成装置１Ａは中央処理装置２に対して
クロック供給を停止する。
【００４８】一方、外部より信号線７３Ａを介して中央
処理装置２が動作を再開した旨の報告がクロック再開制
御回路４３Ａに入ると、クロック再開制御回路４３Ａは
信号線４７Ａを介してクロック停止制御回路４２Ａに対
してクロック停止解除を指示する。クロック停止制御回
路４２Ａは信号線４６Ａを介して中央処理装置２へのク
ロック供給再開をクロック生成回路１に指示する。クロ
ック再開制御回路４３Ａはクロック停止制御回路４２Ａ
を介してクロック生成装置１Ａのクロックの再開を制御
することなく、クロック生成装置１Ａを直接制御してク
ロックの再開を制御してもよい。クロック生成装置１Ａ
はクロック信号線６２を介してクロックを中央処理装置
２に供給する。
処理装置２が動作を再開した旨の報告がクロック再開制
御回路４３Ａに入ると、クロック再開制御回路４３Ａは
信号線４７Ａを介してクロック停止制御回路４２Ａに対
してクロック停止解除を指示する。クロック停止制御回
路４２Ａは信号線４６Ａを介して中央処理装置２へのク
ロック供給再開をクロック生成回路１に指示する。クロ
ック再開制御回路４３Ａはクロック停止制御回路４２Ａ
を介してクロック生成装置１Ａのクロックの再開を制御
することなく、クロック生成装置１Ａを直接制御してク
ロックの再開を制御してもよい。クロック生成装置１Ａ
はクロック信号線６２を介してクロックを中央処理装置
２に供給する。
【００４９】クロック生成装置１および１Ａは電圧制御
発振器（ＶＣＯ）の周波数を制御することによって生成
周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
発振器（ＶＣＯ）の周波数を制御することによって生成
周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
【００５０】実施の形態４によれば、周辺処理装置の負
荷状態に応じて周辺処理装置のクロック周波数の選択を
行なうと共に、中央処理装置の負荷が無い場合には中央
処理装置を完全に停止するように制御するので、情報処
理装置の消費電力を低減することができる。
荷状態に応じて周辺処理装置のクロック周波数の選択を
行なうと共に、中央処理装置の負荷が無い場合には中央
処理装置を完全に停止するように制御するので、情報処
理装置の消費電力を低減することができる。
【００５１】実施の形態５．実施の形態３においては、
周辺処理装置３１および３２並びに中央処理装置２の負
荷状態を監視することによって、中央処理装置２および
周辺処理装置３１または３２の負荷が大きくなったとき
はそれぞれのクロック生成装置におけるクロックの周波
数を増加させ、周辺処理装置３１または３２または中央
処理装置２の負荷が小さくなったときはそれぞれのクロ
ック生成装置におけるクロックの周波数を減少させるよ
うに制御するものであった。実施の形態５においては、
さらに、周辺処理装置３１および３２が動作していない
場合にはクロック生成装置１でのクロック発生を停止す
る機能、および周辺処理装置３１または３２が動作を再
開したときには、クロック生成装置１で停止していたク
ロックを再発生する機能を追加したものである。
周辺処理装置３１および３２並びに中央処理装置２の負
荷状態を監視することによって、中央処理装置２および
周辺処理装置３１または３２の負荷が大きくなったとき
はそれぞれのクロック生成装置におけるクロックの周波
数を増加させ、周辺処理装置３１または３２または中央
処理装置２の負荷が小さくなったときはそれぞれのクロ
ック生成装置におけるクロックの周波数を減少させるよ
うに制御するものであった。実施の形態５においては、
さらに、周辺処理装置３１および３２が動作していない
場合にはクロック生成装置１でのクロック発生を停止す
る機能、および周辺処理装置３１または３２が動作を再
開したときには、クロック生成装置１で停止していたク
ロックを再発生する機能を追加したものである。
【００５２】以下、本発明の実施の形態５のクロック制
御タイプ情報処理装置を図７に基づいて詳細に説明す
る。図７は、本発明の実施の形態５のクロック制御タイ
プ情報処理装置を示すブロック図である。図７におい
て、１は複数の異なる周波数のクロックを生成する第１
のクロック生成装置、１Ａは複数の異なる周波数のクロ
ックを生成する第２のクロック生成装置、２は中央処理
装置（ＣＰＵ）、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが出力される第１のクロック信号線、６２は第２の
クロック生成装置１Ａで選択されたクロックが出力され
る第２のクロック信号線、３１および３２は周辺処理装
置、４１は周辺処理装置用のクロック周波数を選択する
ための第１のクロック選択制御回路、４１Ａは中央処理
装置用のクロック周波数を選択するための第２のクロッ
ク選択制御回路、４２はクロック生成装置１で生成され
るクロックの停止を制御するクロック停止制御回路、４
３は停止されたクロックを再開させるクロック再開制御
回路、４４はバス５の負荷状態を監視するバスアクセス
監視回路、４５は第１のクロック選択制御回路４１から
の出力信号、４５Ａは第２のクロック選択制御回路４１
Ａからの出力信号、４８はバス５を監視する監視信号
線、４９はバスアクセス監視回路４４からの情報信号、
７３は外部から入力され、周辺処理装置３１および３２
に供給されるクロックの発生を再開させるための外部信
号線である。
御タイプ情報処理装置を図７に基づいて詳細に説明す
る。図７は、本発明の実施の形態５のクロック制御タイ
プ情報処理装置を示すブロック図である。図７におい
て、１は複数の異なる周波数のクロックを生成する第１
のクロック生成装置、１Ａは複数の異なる周波数のクロ
ックを生成する第２のクロック生成装置、２は中央処理
装置（ＣＰＵ）、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが出力される第１のクロック信号線、６２は第２の
クロック生成装置１Ａで選択されたクロックが出力され
る第２のクロック信号線、３１および３２は周辺処理装
置、４１は周辺処理装置用のクロック周波数を選択する
ための第１のクロック選択制御回路、４１Ａは中央処理
装置用のクロック周波数を選択するための第２のクロッ
ク選択制御回路、４２はクロック生成装置１で生成され
るクロックの停止を制御するクロック停止制御回路、４
３は停止されたクロックを再開させるクロック再開制御
回路、４４はバス５の負荷状態を監視するバスアクセス
監視回路、４５は第１のクロック選択制御回路４１から
の出力信号、４５Ａは第２のクロック選択制御回路４１
Ａからの出力信号、４８はバス５を監視する監視信号
線、４９はバスアクセス監視回路４４からの情報信号、
７３は外部から入力され、周辺処理装置３１および３２
に供給されるクロックの発生を再開させるための外部信
号線である。
【００５３】本発明の実施の形態５のクロック制御タイ
プ情報処理装置は、周辺処理装置３１または３２並びに
中央処理装置２の負荷状態を監視することによって、第
１と第２のクロック生成装置の周波数をそれぞれ変化さ
せることによって、中央処理装置および周辺処理装置の
非動作時の消費電力をさらに抑えることを目的としてい
る。
プ情報処理装置は、周辺処理装置３１または３２並びに
中央処理装置２の負荷状態を監視することによって、第
１と第２のクロック生成装置の周波数をそれぞれ変化さ
せることによって、中央処理装置および周辺処理装置の
非動作時の消費電力をさらに抑えることを目的としてい
る。
【００５４】本発明の実施の形態５におけるバスアクセ
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御して周辺処理装置３１お
よび３２に供給されるクロック周波数を制御する動作は
実施の形態３と同じであるので説明を省略する。
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御して周辺処理装置３１お
よび３２に供給されるクロック周波数を制御する動作は
実施の形態３と同じであるので説明を省略する。
【００５５】次に、実施の形態５のクロック制御タイプ
情報処理装置の特徴であるクロック停止制御およびクロ
ック再開制御について説明する。バスアクセス監視回路
４４が所定の時間内にバスアクセスを一度も検出しなか
った場合、バスアクセス監視回路４４はバスアクセスを
全く検出しなかったことを制御線４９を介してクロック
停止制御回路４２へ報告する。クロック停止制御回路
は、信号線４６を介してクロック停止をクロック生成装
置１に指示する。その結果、クロック生成装置１は周辺
処理装置３１または３２に対してクロック供給を停止す
る。
情報処理装置の特徴であるクロック停止制御およびクロ
ック再開制御について説明する。バスアクセス監視回路
４４が所定の時間内にバスアクセスを一度も検出しなか
った場合、バスアクセス監視回路４４はバスアクセスを
全く検出しなかったことを制御線４９を介してクロック
停止制御回路４２へ報告する。クロック停止制御回路
は、信号線４６を介してクロック停止をクロック生成装
置１に指示する。その結果、クロック生成装置１は周辺
処理装置３１または３２に対してクロック供給を停止す
る。
【００５６】一方、外部より信号線７３を介して周辺処
理装置３１または３２が動作を再開した旨の報告がクロ
ック再開制御回路４３に入ると、クロック再開制御回路
４３は信号線４７を介してクロック停止制御回路４２に
対してクロック停止解除を指示する。クロック停止制御
回路４２は信号線４６を介して周辺処理装置３１または
３２へのクロック供給再開をクロック生成回路１に指示
する。クロック再開制御回路４３はクロック停止制御回
路４２を介してクロック生成装置１のクロックの再開を
制御することなく、クロック生成装置１を直接制御して
クロックの再開を制御してもよい。クロック生成装置１
はクロック信号線６１を介してクロックを周辺処理装置
３１および３２に供給する。
理装置３１または３２が動作を再開した旨の報告がクロ
ック再開制御回路４３に入ると、クロック再開制御回路
４３は信号線４７を介してクロック停止制御回路４２に
対してクロック停止解除を指示する。クロック停止制御
回路４２は信号線４６を介して周辺処理装置３１または
３２へのクロック供給再開をクロック生成回路１に指示
する。クロック再開制御回路４３はクロック停止制御回
路４２を介してクロック生成装置１のクロックの再開を
制御することなく、クロック生成装置１を直接制御して
クロックの再開を制御してもよい。クロック生成装置１
はクロック信号線６１を介してクロックを周辺処理装置
３１および３２に供給する。
【００５７】クロック生成装置１および１Ａは電圧制御
発振器（ＶＣＯ）の周波数を制御することによって生成
周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
発振器（ＶＣＯ）の周波数を制御することによって生成
周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
【００５８】実施の形態５によれば、中央処理装置の負
荷状態に応じて中央処理装置のクロック周波数の選択を
行なうと共に、周辺処理装置の負荷が無い場合には周辺
処理装置を完全に停止するように制御するので、情報処
理装置の消費電力を低減することができる。
荷状態に応じて中央処理装置のクロック周波数の選択を
行なうと共に、周辺処理装置の負荷が無い場合には周辺
処理装置を完全に停止するように制御するので、情報処
理装置の消費電力を低減することができる。
【００５９】実施の形態６．実施の形態５においては、
周辺処理装置３１および３２並びに中央処理装置２の負
荷状態を監視することによって、中央処理装置２および
周辺処理装置３１または３２の負荷が大きくなったとき
はそれぞれのクロック生成装置におけるクロックの周波
数を増加させ、周辺処理装置３１または３２または中央
処理装置２の負荷が小さくなったときはそれぞれのクロ
ック生成装置におけるクロックの周波数を減少させると
共に、周辺処理装置の負荷が無い場合には周辺処理装置
を完全に停止させ、負荷が発生したときには周辺処理装
置を再動作させるように制御するものであった。実施の
形態６においては、さらに中央処理装置２が動作してい
ない場合にはクロック生成装置１Ａでのクロック発生を
停止する機能、および中央処理装置２が動作を再開した
ときには、クロック生成装置１Ａで停止していたクロッ
クを再発生する機能を追加したものである。
周辺処理装置３１および３２並びに中央処理装置２の負
荷状態を監視することによって、中央処理装置２および
周辺処理装置３１または３２の負荷が大きくなったとき
はそれぞれのクロック生成装置におけるクロックの周波
数を増加させ、周辺処理装置３１または３２または中央
処理装置２の負荷が小さくなったときはそれぞれのクロ
ック生成装置におけるクロックの周波数を減少させると
共に、周辺処理装置の負荷が無い場合には周辺処理装置
を完全に停止させ、負荷が発生したときには周辺処理装
置を再動作させるように制御するものであった。実施の
形態６においては、さらに中央処理装置２が動作してい
ない場合にはクロック生成装置１Ａでのクロック発生を
停止する機能、および中央処理装置２が動作を再開した
ときには、クロック生成装置１Ａで停止していたクロッ
クを再発生する機能を追加したものである。
【００６０】以下、本発明の実施の形態６のクロック制
御タイプ情報処理装置を図８に基づいて詳細に説明す
る。図８は、本発明の実施の形態６のクロック制御タイ
プ情報処理装置を示すブロック図である。図８におい
て、１は複数の異なる周波数のクロックを生成する第１
のクロック生成装置、１Ａは複数の異なる周波数のクロ
ックを生成する第２のクロック生成装置、２は中央処理
装置（ＣＰＵ）、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが出力される第１のクロック信号線、６２は第２の
クロック生成装置１Ａで選択されたクロックが出力され
る第２のクロック信号線、３１および３２は周辺処理装
置、４１は周辺処理装置用のクロック周波数を選択する
ための第１のクロック選択制御回路、４１Ａは中央処理
装置用のクロック周波数を選択するための第２のクロッ
ク選択制御回路、４２はクロック生成装置１で生成され
るクロックの停止を制御する第１のクロック停止制御回
路、４２Ａはクロック生成装置１Ａで生成されるクロッ
クの停止を制御する第２のクロック停止制御回路、４３
は停止された周辺処理装置３１または３２へのクロック
を再開させる第１のクロック再開制御回路、４３Ａは停
止された中央処理装置２へのクロックを再開させる第２
のクロック再開制御回路、４４はバス５の負荷状態を監
視するバスアクセス監視回路、４５は第１のクロック選
択制御回路４１からの出力信号、４５Ａは第２のクロッ
ク選択制御回路４１Ａからの出力信号、４６は第１のク
ロック停止制御回路４２からの出力信号、４６Ａは第２
のクロック停止制御回路４２Ａからの出力信号、４８は
バス５を監視する監視信号線、４９はバスアクセス監視
回路４４からの情報信号、７３は外部から入力され、周
辺処理装置３１および３２へ供給されるクロックの発生
を再開させるための外部信号線、７３Ａは外部から入力
され、中央処理装置２へ供給されるクロックの発生を再
開させるための外部信号線である。
御タイプ情報処理装置を図８に基づいて詳細に説明す
る。図８は、本発明の実施の形態６のクロック制御タイ
プ情報処理装置を示すブロック図である。図８におい
て、１は複数の異なる周波数のクロックを生成する第１
のクロック生成装置、１Ａは複数の異なる周波数のクロ
ックを生成する第２のクロック生成装置、２は中央処理
装置（ＣＰＵ）、４はクロック制御回路、５は中央処理
装置２と周辺処理装置３１および３２とを接続するバ
ス、６１は第１のクロック生成装置１で選択されたクロ
ックが出力される第１のクロック信号線、６２は第２の
クロック生成装置１Ａで選択されたクロックが出力され
る第２のクロック信号線、３１および３２は周辺処理装
置、４１は周辺処理装置用のクロック周波数を選択する
ための第１のクロック選択制御回路、４１Ａは中央処理
装置用のクロック周波数を選択するための第２のクロッ
ク選択制御回路、４２はクロック生成装置１で生成され
るクロックの停止を制御する第１のクロック停止制御回
路、４２Ａはクロック生成装置１Ａで生成されるクロッ
クの停止を制御する第２のクロック停止制御回路、４３
は停止された周辺処理装置３１または３２へのクロック
を再開させる第１のクロック再開制御回路、４３Ａは停
止された中央処理装置２へのクロックを再開させる第２
のクロック再開制御回路、４４はバス５の負荷状態を監
視するバスアクセス監視回路、４５は第１のクロック選
択制御回路４１からの出力信号、４５Ａは第２のクロッ
ク選択制御回路４１Ａからの出力信号、４６は第１のク
ロック停止制御回路４２からの出力信号、４６Ａは第２
のクロック停止制御回路４２Ａからの出力信号、４８は
バス５を監視する監視信号線、４９はバスアクセス監視
回路４４からの情報信号、７３は外部から入力され、周
辺処理装置３１および３２へ供給されるクロックの発生
を再開させるための外部信号線、７３Ａは外部から入力
され、中央処理装置２へ供給されるクロックの発生を再
開させるための外部信号線である。
【００６１】本発明の実施の形態６のクロック制御タイ
プ情報処理装置は、周辺処理装置および中央処理装置の
動作状態を監視することによって、それぞれのクロック
生成装置の周波数を変化させると共に、周辺処理装置お
よび中央処理装置が動作していない場合にはそれぞれの
クロック生成装置のクロックを停止し、周辺処理装置ま
たは中央処理装置が動作を開始したときにはそれぞれの
クロック生成装置のクロックの発生を再開することによ
って、周辺処理装置および中央処理装置の非動作時の消
費電力をさらに抑えることを目的としている。
プ情報処理装置は、周辺処理装置および中央処理装置の
動作状態を監視することによって、それぞれのクロック
生成装置の周波数を変化させると共に、周辺処理装置お
よび中央処理装置が動作していない場合にはそれぞれの
クロック生成装置のクロックを停止し、周辺処理装置ま
たは中央処理装置が動作を開始したときにはそれぞれの
クロック生成装置のクロックの発生を再開することによ
って、周辺処理装置および中央処理装置の非動作時の消
費電力をさらに抑えることを目的としている。
【００６２】本発明の実施の形態６におけるバスアクセ
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御すると共に、周辺処理装
置３１および３２の非動作・動作に従ってクロック生成
装置のクロックを停止・再動作させる機能は実施の形態
５と同じであるので説明を省略する。
スのタイミングチャートは実施の形態１の場合と同じく
図２で示される。また、バスアクセス監視回路４４がバ
スを監視し、その結果によってクロック選択制御回路４
１がクロック生成装置１を制御すると共に、周辺処理装
置３１および３２の非動作・動作に従ってクロック生成
装置のクロックを停止・再動作させる機能は実施の形態
５と同じであるので説明を省略する。
【００６３】次に、実施の形態６の特徴であるクロック
停止制御およびクロック再開制御について説明する。周
辺処理装置または中央処理装置が所定の時間内に一度も
動作しなかった場合、周辺処理装置３１および３２はバ
スアクセス監視の結果を信号線４９を介してクロック停
止制御回路４２へ伝え、一方、中央処理装置２はその情
報をそれぞれ信号線７２Ａを介してクロック停止制御回
路４２Ａへ報告する。クロック停止制御回路４２および
クロック停止制御回路４２Ａは、それぞれ信号線４６お
よび信号線４６Ａを介してクロック停止を第１のクロッ
ク生成装置１および第２のクロック生成装置１Ａに指示
する。その結果、第１のクロック生成装置１は周辺処理
装置３１および３２に対して、また第２のクロック生成
装置１Ａは中央処理装置２に対してクロック供給を停止
する。
停止制御およびクロック再開制御について説明する。周
辺処理装置または中央処理装置が所定の時間内に一度も
動作しなかった場合、周辺処理装置３１および３２はバ
スアクセス監視の結果を信号線４９を介してクロック停
止制御回路４２へ伝え、一方、中央処理装置２はその情
報をそれぞれ信号線７２Ａを介してクロック停止制御回
路４２Ａへ報告する。クロック停止制御回路４２および
クロック停止制御回路４２Ａは、それぞれ信号線４６お
よび信号線４６Ａを介してクロック停止を第１のクロッ
ク生成装置１および第２のクロック生成装置１Ａに指示
する。その結果、第１のクロック生成装置１は周辺処理
装置３１および３２に対して、また第２のクロック生成
装置１Ａは中央処理装置２に対してクロック供給を停止
する。
【００６４】一方、外部より信号線７３または信号線７
３Ａを介して周辺処理装置３１および３２または中央処
理装置２が動作を再開した旨の報告がそれぞれクロック
再開制御回路４３またはクロック再開制御回路４３Ａに
入ると、クロック再開制御回路４３は信号線４７を介し
てクロック停止制御回路４２に対してクロック停止解除
を指示し、クロック再開制御回路４３Ａは信号線４７Ａ
を介してクロック停止制御回路４２Ａに対してクロック
停止解除を指示する。クロック停止制御回路４２は信号
線４６を介して周辺処理装置３１へのクロック供給再開
をクロック生成回路１に指示する。クロック停止制御回
路４２Ａは信号線４６Ａを介して中央処理装置２へのク
ロック供給再開をクロック生成回路１Ａに指示する。ク
ロック再開制御回路４３および４３Ａはそれぞれクロッ
ク停止制御回路４２およびクロック停止制御回路４２Ａ
を介してクロック生成装置１およびクロック生成装置１
Ａのクロックの再開を制御することなく、それぞれクロ
ック生成装置１およびクロック生成装置１Ａを直接制御
してクロックの再開を制御してもよい。クロック生成装
置１はクロック信号線６１を介してクロックを周辺処理
装置３１に供給し、クロック生成装置１Ａはクロック信
号線６２を介してクロックを中央処理装置２に供給す
る。
３Ａを介して周辺処理装置３１および３２または中央処
理装置２が動作を再開した旨の報告がそれぞれクロック
再開制御回路４３またはクロック再開制御回路４３Ａに
入ると、クロック再開制御回路４３は信号線４７を介し
てクロック停止制御回路４２に対してクロック停止解除
を指示し、クロック再開制御回路４３Ａは信号線４７Ａ
を介してクロック停止制御回路４２Ａに対してクロック
停止解除を指示する。クロック停止制御回路４２は信号
線４６を介して周辺処理装置３１へのクロック供給再開
をクロック生成回路１に指示する。クロック停止制御回
路４２Ａは信号線４６Ａを介して中央処理装置２へのク
ロック供給再開をクロック生成回路１Ａに指示する。ク
ロック再開制御回路４３および４３Ａはそれぞれクロッ
ク停止制御回路４２およびクロック停止制御回路４２Ａ
を介してクロック生成装置１およびクロック生成装置１
Ａのクロックの再開を制御することなく、それぞれクロ
ック生成装置１およびクロック生成装置１Ａを直接制御
してクロックの再開を制御してもよい。クロック生成装
置１はクロック信号線６１を介してクロックを周辺処理
装置３１に供給し、クロック生成装置１Ａはクロック信
号線６２を介してクロックを中央処理装置２に供給す
る。
【００６５】クロック生成装置１および１Ａは、電圧制
御発振器（ＶＣＯ）の周波数を制御することによって生
成周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
御発振器（ＶＣＯ）の周波数を制御することによって生
成周波数を変化させてもよく、また、複数の発振器を備
え、それらの一つを選択することによって発振周波数を
設定してもよい。
【００６６】実施の形態６によれば、中央処理装置およ
び周辺処理装置の負荷状態に応じてそれぞれ中央処理装
置および周辺処理装置のクロック周波数の選択を行なう
と共に、中央処理装置または周辺処理装置の負荷が無い
場合には中央処理装置または周辺処理装置を完全に停止
するように制御するので、情報処理装置の消費電力を低
減することができる。
び周辺処理装置の負荷状態に応じてそれぞれ中央処理装
置および周辺処理装置のクロック周波数の選択を行なう
と共に、中央処理装置または周辺処理装置の負荷が無い
場合には中央処理装置または周辺処理装置を完全に停止
するように制御するので、情報処理装置の消費電力を低
減することができる。
【００６７】
【発明の効果】第１の発明は、プログラムを実行する中
央処理装置と、中央処理装置にバス接続される複数の周
辺処理装置とから成る情報処理装置において、複数周波
数のクロックを発生し、そのいずれかのクロックを中央
処理装置および周辺処理装置に選択的に供給するクロッ
ク生成手段と、中央処理装置から周辺処理装置へ接続す
るバスの負荷状態を監視するバスアクセス監視手段と、
バスの負荷状態に従ってクロック生成装置で生成される
クロック周波数を制御する制御信号を発生するクロック
選択制御手段とを備えるように構成されるので、負荷状
態に応じたクロック周波数の選択を行ない、実質的なプ
ログラム実効性能の低下を招くことなく、情報処理装置
の消費電力を低減することができる。
央処理装置と、中央処理装置にバス接続される複数の周
辺処理装置とから成る情報処理装置において、複数周波
数のクロックを発生し、そのいずれかのクロックを中央
処理装置および周辺処理装置に選択的に供給するクロッ
ク生成手段と、中央処理装置から周辺処理装置へ接続す
るバスの負荷状態を監視するバスアクセス監視手段と、
バスの負荷状態に従ってクロック生成装置で生成される
クロック周波数を制御する制御信号を発生するクロック
選択制御手段とを備えるように構成されるので、負荷状
態に応じたクロック周波数の選択を行ない、実質的なプ
ログラム実効性能の低下を招くことなく、情報処理装置
の消費電力を低減することができる。
【００６８】第２の発明は、バスアクセス監視手段によ
って監視されるバスアクセスが所定の時間以上負荷が無
い場合、クロック生成装置にクロックの発生停止を指示
するクロック停止制御手段と、クロック生成装置のクロ
ック停止状態時に、外部からの再開信号に応答してクロ
ック生成装置にクロックの発生再開を指示するクロック
再開制御手段とを備えるように構成されるので、中央処
理装置および周辺処理装置の双方を完全に停止でき、情
報処理装置の消費電力を低減することができる。
って監視されるバスアクセスが所定の時間以上負荷が無
い場合、クロック生成装置にクロックの発生停止を指示
するクロック停止制御手段と、クロック生成装置のクロ
ック停止状態時に、外部からの再開信号に応答してクロ
ック生成装置にクロックの発生再開を指示するクロック
再開制御手段とを備えるように構成されるので、中央処
理装置および周辺処理装置の双方を完全に停止でき、情
報処理装置の消費電力を低減することができる。
【００６９】第３の発明は、プログラムを実行する中央
処理装置と、中央処理装置にバス接続される複数の周辺
処理装置とから成る情報処理装置において、複数周波数
のクロックを発生し、そのいずれかのクロックを周辺処
理装置に選択的に供給する第１のクロック生成手段と、
複数周波数のクロックを発生し、そのいずれかのクロッ
クを中央処理装置に選択的に供給する第２のクロック生
成手段と、中央処理装置から周辺処理装置へ接続するバ
スの負荷状態を監視するバスアクセス監視手段と、バス
の負荷状態に従って第１のクロック生成装置のクロック
周波数を切り換える制御信号を発生する第１のクロック
選択制御手段と、中央処理装置の負荷状態に従って第２
のクロック生成装置のクロック周波数を切り換える制御
信号を発生する第２のクロック選択制御手段とを備える
ように構成されるので、中央処理装置および周辺処理装
置の各負荷状態に応じて、中央処理装置および周辺処理
装置に供給されるクロック周波数を個別に制御でき、情
報処理装置の消費電力を低減することができる。
処理装置と、中央処理装置にバス接続される複数の周辺
処理装置とから成る情報処理装置において、複数周波数
のクロックを発生し、そのいずれかのクロックを周辺処
理装置に選択的に供給する第１のクロック生成手段と、
複数周波数のクロックを発生し、そのいずれかのクロッ
クを中央処理装置に選択的に供給する第２のクロック生
成手段と、中央処理装置から周辺処理装置へ接続するバ
スの負荷状態を監視するバスアクセス監視手段と、バス
の負荷状態に従って第１のクロック生成装置のクロック
周波数を切り換える制御信号を発生する第１のクロック
選択制御手段と、中央処理装置の負荷状態に従って第２
のクロック生成装置のクロック周波数を切り換える制御
信号を発生する第２のクロック選択制御手段とを備える
ように構成されるので、中央処理装置および周辺処理装
置の各負荷状態に応じて、中央処理装置および周辺処理
装置に供給されるクロック周波数を個別に制御でき、情
報処理装置の消費電力を低減することができる。
【００７０】第４の発明は、中央処理装置の負荷に従っ
て第２のクロック生成装置の発振周波数を制御すると共
に、中央処理装置の負荷が所定の時間以上無い場合、第
２のクロック生成装置にクロックの発生停止を指示する
第２のクロック停止制御手段と、第２のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第２のクロック生成装置にクロックの発生再開を指
示する第２のクロック再開制御手段とを備えるように構
成されるので、周辺処理装置のクロック周波数を制御す
る共に、中央処理装置を完全に停止でき、情報処理装置
の消費電力を低減することができる。
て第２のクロック生成装置の発振周波数を制御すると共
に、中央処理装置の負荷が所定の時間以上無い場合、第
２のクロック生成装置にクロックの発生停止を指示する
第２のクロック停止制御手段と、第２のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第２のクロック生成装置にクロックの発生再開を指
示する第２のクロック再開制御手段とを備えるように構
成されるので、周辺処理装置のクロック周波数を制御す
る共に、中央処理装置を完全に停止でき、情報処理装置
の消費電力を低減することができる。
【００７１】第５の発明は、中央処理装置の負荷に従っ
て第２のクロック生成装置の発振周波数を制御すると共
に、バスアクセス監視手段によって監視されるバスアク
セスが所定の時間負荷が無い場合、クロック生成装置に
クロックの発生停止を指示するクロック停止制御手段
と、第１のクロック生成装置のクロック停止状態時に、
外部からの再開信号に応答して第１のクロック生成装置
にクロックの発生再開を指示するクロック再開制御手段
とを備えるように構成されるので、中央処理装置のクロ
ック周波数を制御する共に、周辺処理装置を完全に停止
できるので、情報処理装置の消費電力を低減することが
できる。
て第２のクロック生成装置の発振周波数を制御すると共
に、バスアクセス監視手段によって監視されるバスアク
セスが所定の時間負荷が無い場合、クロック生成装置に
クロックの発生停止を指示するクロック停止制御手段
と、第１のクロック生成装置のクロック停止状態時に、
外部からの再開信号に応答して第１のクロック生成装置
にクロックの発生再開を指示するクロック再開制御手段
とを備えるように構成されるので、中央処理装置のクロ
ック周波数を制御する共に、周辺処理装置を完全に停止
できるので、情報処理装置の消費電力を低減することが
できる。
【００７２】第６の発明は、バスの負荷状態に従って第
１のクロック生成装置の発振周波数を制御すると共に、
中央処理装置の負荷に従って第２のクロック生成装置の
発振周波数を制御し、バスアクセス監視手段によって監
視されるバスアクセスが所定の時間負荷が無い場合、第
１のクロック生成装置にクロックの発生停止を指示する
第１のクロック停止制御手段と、第１のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第１のクロック生成装置にクロックの発生再開を指
示する第１のクロック再開制御手段を備え、さらに、中
央処理装置の負荷が所定の時間以上無い場合、第２のク
ロック生成装置にクロックの発生停止を指示する第２の
クロック停止制御手段と、第２のクロック生成装置のク
ロック停止状態時に、外部からの再開信号に応答して第
２のクロック生成装置にクロックの発生再開を指示する
第２のクロック再開制御手段とを備えるように構成され
るので、中央処理装置および周辺処理装置のクロック周
波数を個別に制御する共に、中央処理装置および周辺処
理装置を完全に停止でき、情報処理装置の消費電力を低
減することができる。
１のクロック生成装置の発振周波数を制御すると共に、
中央処理装置の負荷に従って第２のクロック生成装置の
発振周波数を制御し、バスアクセス監視手段によって監
視されるバスアクセスが所定の時間負荷が無い場合、第
１のクロック生成装置にクロックの発生停止を指示する
第１のクロック停止制御手段と、第１のクロック生成装
置のクロック停止状態時に、外部からの再開信号に応答
して第１のクロック生成装置にクロックの発生再開を指
示する第１のクロック再開制御手段を備え、さらに、中
央処理装置の負荷が所定の時間以上無い場合、第２のク
ロック生成装置にクロックの発生停止を指示する第２の
クロック停止制御手段と、第２のクロック生成装置のク
ロック停止状態時に、外部からの再開信号に応答して第
２のクロック生成装置にクロックの発生再開を指示する
第２のクロック再開制御手段とを備えるように構成され
るので、中央処理装置および周辺処理装置のクロック周
波数を個別に制御する共に、中央処理装置および周辺処
理装置を完全に停止でき、情報処理装置の消費電力を低
減することができる。
【００７３】第７の発明は、クロック生成装置は電圧制
御発振器（ＶＣＯ）の周波数を制御することによって発
振周波数を設定するように構成されるので、中央処理装
置および周辺処理装置に供給するクロック周波数を任意
に設定でき、従って、情報処理装置の消費電力を低減す
ることができる。
御発振器（ＶＣＯ）の周波数を制御することによって発
振周波数を設定するように構成されるので、中央処理装
置および周辺処理装置に供給するクロック周波数を任意
に設定でき、従って、情報処理装置の消費電力を低減す
ることができる。
【００７４】第８の発明は、クロック生成装置は複数の
発振器を備え、それらの一つを選択することによって発
振周波数を設定するように構成されるので、中央処理装
置および周辺処理装置に供給するクロック周波数を任意
に設定でき、従って、情報処理装置の消費電力を低減す
ることができる。
発振器を備え、それらの一つを選択することによって発
振周波数を設定するように構成されるので、中央処理装
置および周辺処理装置に供給するクロック周波数を任意
に設定でき、従って、情報処理装置の消費電力を低減す
ることができる。
【図１】 本発明の実施の形態１のクロック制御タイプ
情報処理装置の全体構成を示す図である。
情報処理装置の全体構成を示す図である。
【図２】 本発明の実施の形態１におけるバスアクセス
のタイミングチャートを示す図である。
のタイミングチャートを示す図である。
【図３】 本発明の実施の形態１におけるクロック周波
数の選択を行うクロック周波数選択手順のフローチャー
トを示す図である。
数の選択を行うクロック周波数選択手順のフローチャー
トを示す図である。
【図４】 本発明の実施の形態２のクロック制御タイプ
情報処理装置の全体構成を示す図である。
情報処理装置の全体構成を示す図である。
【図５】 本発明の実施の形態３のクロック制御タイプ
情報処理装置の全体構成を示す図である。
情報処理装置の全体構成を示す図である。
【図６】 本発明の実施の形態４のクロック制御タイプ
情報処理装置の全体構成を示す図である。
情報処理装置の全体構成を示す図である。
【図７】 本発明の実施の形態５のクロック制御タイプ
情報処理装置の全体構成を示す図である。
情報処理装置の全体構成を示す図である。
【図８】 本発明の実施の形態６のクロック制御タイプ
情報処理装置の全体構成を示す図である。
情報処理装置の全体構成を示す図である。
【図９】 従来の情報処理装置の全体構成を示す図であ
る。
る。
【図１０】 従来の情報処理装置におけるＤＭＡ装置の
構成を示す図である。
構成を示す図である。
１ クロック生成回路 ２ 中央処理装置（ＣＰＵ） ３１，３２ 周辺処理装置 ４ クロック制御回路 ４１，４１Ａ クロック選択制御装置 ４２，４２Ａ クロック停止制御回路 ４３，４３Ａ クロック再開制御回路 ４４ バスアクセス監視回路 ４５，４５Ａ 信号線 ４６，４６Ａ 信号線 ４７，４７Ａ 信号線 ４８ 監視信号線 ４９ 制御線 ５ バス ６ 情報処理装置へのクロック供給線 ６１ 周辺処理装置へのクロック供給線 ６２ 中央処理装置へのクロック供給線 ７１，７１Ａ 信号線 ７２，７２Ａ 信号線 ７３，７３Ａ 外部信号線
Claims (8)
- 【請求項１】 プログラムを実行する中央処理装置と、
前記中央処理装置にバス接続される複数の周辺処理装置
とから成る情報処理装置において、 複数周波数のクロックを発生し、そのいずれかのクロッ
クを中央処理装置および周辺処理装置に選択的に供給す
るクロック生成手段と、 中央処理装置から周辺処理装置へ接続するバスの負荷状
態を監視するバスアクセス監視手段と、 バスの負荷状態に従って前記クロック生成装置で生成さ
れるクロック周波数を制御する制御信号を発生するクロ
ック選択制御手段と、を備えたことを特徴とするクロッ
ク制御タイプ情報処理装置。 - 【請求項２】 請求項１記載のクロック制御タイプ情報
処理装置において、さらに前記バスアクセス監視手段に
よって監視されるバスアクセスが所定の時間以上負荷が
無い場合、前記クロック生成装置にクロックの発生停止
を指示するクロック停止制御手段と、 クロック停止状態時に、外部からの再開信号に応答して
クロック生成装置にクロックの発生再開を指示するクロ
ック再開制御手段と、を備えたことを特徴とするクロッ
ク制御タイプ情報処理装置。 - 【請求項３】 プログラムを実行する中央処理装置と、
前記中央処理装置にバス接続される複数の周辺処理装置
とから成る情報処理装置において、 複数周波数のクロックを発生し、そのいずれかのクロッ
クを周辺処理装置に選択的に供給する第１のクロック生
成手段と、 複数周波数のクロックを発生し、そのいずれかのクロッ
クを中央処理装置に選択的に供給する第２のクロック生
成手段と、 中央処理装置から周辺処理装置へ接続するバスの負荷状
態を監視するバスアクセス監視手段と、 バスの負荷状態に従って前記第１のクロック生成装置の
クロック周波数を切り換える制御信号を発生する第１の
クロック選択制御手段と、 中央処理装置の負荷状態に従って前記第２のクロック生
成装置のクロック周波数を切り換える制御信号を発生す
る第２のクロック選択制御手段と、を備えたことを特徴
とするクロック制御タイプ情報処理装置。 - 【請求項４】 請求項３記載のクロック制御タイプ情報
処理装置において、さらに前記中央処理装置の負荷が所
定の時間以上無い場合、前記第２のクロック生成装置に
クロックの発生停止を指示する第２のクロック停止制御
手段と、 第２のクロック生成装置のクロック停止状態時に、外部
からの再開信号に応答して第２のクロック生成装置にク
ロックの発生再開を指示する第２のクロック再開制御手
段と、を備えたことを特徴とするクロック制御タイプ情
報処理装置。 - 【請求項５】 請求項３記載のクロック制御タイプ情報
処理装置において、さらに前記バスアクセス監視手段に
よって監視されるバスアクセスが所定の時間負荷が無い
場合、前記クロック生成装置にクロックの発生停止を指
示するクロック停止制御手段と、 第１のクロック生成装置のクロック停止状態時に、外部
からの再開信号に応答して第１のクロック生成装置にク
ロックの発生再開を指示するクロック再開制御手段と、
を備えたことを特徴とするクロック制御タイプ情報処理
装置。 - 【請求項６】 請求項５記載のクロック制御タイプ情報
処理装置において、さらに前記中央処理装置の負荷が所
定の時間以上無い場合、前記第２のクロック生成装置に
クロックの発生停止を指示する第２のクロック停止制御
手段と、 第２のクロック生成装置のクロック停止状態時に、外部
からの再開信号に応答して第２のクロック生成装置にク
ロックの発生再開を指示する第２のクロック再開制御手
段と、を備えたことを特徴とするクロック制御タイプ情
報処理装置。 - 【請求項７】 請求項１乃至６のいずれかに記載のクロ
ック制御タイプ情報処理装置において、前記クロック生
成装置は電圧制御発振器（ＶＣＯ）の周波数を制御する
ことによって発振周波数を設定することを特徴とするク
ロック制御タイプ情報処理装置。 - 【請求項８】 請求項１乃至６のいずれかに記載のクロ
ック制御タイプ情報処理装置において、 前記クロック生成装置は複数の発振器を備え、それらの
一つを選択することによって発振周波数を設定すること
を特徴とするクロック制御タイプ情報処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354528A JPH11184554A (ja) | 1997-12-24 | 1997-12-24 | クロック制御タイプ情報処理装置 |
| TW087112371A TW469365B (en) | 1997-12-24 | 1998-07-28 | Clock control type information processing apparatus |
| GB9816857A GB2332763B (en) | 1997-12-24 | 1998-08-03 | Clock control type information processing apparatus |
| US09/128,969 US6073244A (en) | 1997-12-24 | 1998-08-04 | Power-saving clock control apparatus and method |
| KR1019980036869A KR100306532B1 (ko) | 1997-12-24 | 1998-09-04 | 클록제어형정보처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354528A JPH11184554A (ja) | 1997-12-24 | 1997-12-24 | クロック制御タイプ情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11184554A true JPH11184554A (ja) | 1999-07-09 |
Family
ID=18438166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9354528A Pending JPH11184554A (ja) | 1997-12-24 | 1997-12-24 | クロック制御タイプ情報処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6073244A (ja) |
| JP (1) | JPH11184554A (ja) |
| KR (1) | KR100306532B1 (ja) |
| GB (1) | GB2332763B (ja) |
| TW (1) | TW469365B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007018400A (ja) * | 2005-07-11 | 2007-01-25 | Fujitsu Ltd | バス・システム、バス管理装置、ノード装置、およびバス管理装置用のプログラム |
| JP2007193393A (ja) * | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | データ処理装置 |
| JP2009238119A (ja) * | 2008-03-28 | 2009-10-15 | Giga-Byte Technology Co Ltd | メインボード用電力管理方法及びシステム |
| JP2011048511A (ja) * | 2009-08-25 | 2011-03-10 | Ricoh Co Ltd | 半導体集積回路及び省電力制御方法 |
| WO2014006722A1 (ja) * | 2012-07-05 | 2014-01-09 | 富士通株式会社 | 半導体集積回路およびその制御方法 |
| US8935553B2 (en) | 2011-07-06 | 2015-01-13 | Renesas Mobile Corporation | Semiconductor device, radio communication terminal using same, and clock frequency control method |
| US9176568B2 (en) | 2011-07-06 | 2015-11-03 | Renesas Electronics Corporation | Clock control and power management for semiconductor apparatus and system |
| JP2019517062A (ja) * | 2016-05-26 | 2019-06-20 | インテル コーポレイション | 動的クロックゲーティング周波数スケーリング |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593668B2 (en) * | 1999-12-30 | 2003-07-15 | Intel Corporation | Method and apparatus for multifrequency power distribution |
| US7100061B2 (en) * | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| JP3880310B2 (ja) * | 2000-12-01 | 2007-02-14 | シャープ株式会社 | 半導体集積回路 |
| SE0004832L (sv) * | 2000-12-22 | 2002-02-26 | Ericsson Telefon Ab L M | Digitalt bussystem |
| US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
| US7254721B1 (en) * | 2001-05-01 | 2007-08-07 | Advanced Micro Devices, Inc. | System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit |
| US6845456B1 (en) | 2001-05-01 | 2005-01-18 | Advanced Micro Devices, Inc. | CPU utilization measurement techniques for use in power management |
| US7346048B1 (en) | 2001-07-31 | 2008-03-18 | Lsi Logic Corporation | Efficient high density voice processor |
| KR100800665B1 (ko) * | 2001-09-29 | 2008-02-01 | 삼성전자주식회사 | 중앙처리장치와 주변 장치들간의 인터페이스를 위한 장치 |
| US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
| US6889332B2 (en) | 2001-12-11 | 2005-05-03 | Advanced Micro Devices, Inc. | Variable maximum die temperature based on performance state |
| DE10164338A1 (de) * | 2001-12-28 | 2003-07-17 | Thomson Brandt Gmbh | Verfahren zur Einstellung eines Betriebsparameters in einem Peripherie-IC und Vorrichtung zur Durchführung des Verfahrens |
| TW561332B (en) * | 2002-02-01 | 2003-11-11 | Via Tech Inc | Method for determining power-saving mode |
| JP3638271B2 (ja) * | 2002-07-23 | 2005-04-13 | 沖電気工業株式会社 | 情報処理装置 |
| US7093153B1 (en) * | 2002-10-30 | 2006-08-15 | Advanced Micro Devices, Inc. | Method and apparatus for lowering bus clock frequency in a complex integrated data processing system |
| US7798033B2 (en) * | 2002-11-14 | 2010-09-21 | Ims Gear Gmbh | Power-assisted steering having a gear mechanism |
| WO2004063915A2 (en) * | 2003-01-13 | 2004-07-29 | Arm Limited | Data processing performance control |
| GB2397142B (en) * | 2003-01-13 | 2006-01-04 | Advanced Risc Mach Ltd | Data processing performance control |
| JP3958239B2 (ja) * | 2003-03-31 | 2007-08-15 | 松下電器産業株式会社 | マイクロコントローラ |
| TWI227398B (en) * | 2003-04-15 | 2005-02-01 | Asustek Comp Inc | Automatic adjusting device of computer system performance |
| JP4033066B2 (ja) * | 2003-05-07 | 2008-01-16 | ソニー株式会社 | 周波数制御装置、情報処理装置、周波数制御方法及びプログラム |
| US7146519B2 (en) * | 2003-08-22 | 2006-12-05 | Hewlett-Packard Development Company, L.P. | Bus clock frequency management based on device bandwidth characteristics |
| US7149913B2 (en) * | 2003-08-22 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | Bus clock frequency management based on characteristics of an application program |
| US7206960B2 (en) * | 2003-08-22 | 2007-04-17 | Hewlett-Packard Development Company, L.P. | Bus clock frequency management based on device load |
| US7134029B2 (en) * | 2003-11-06 | 2006-11-07 | International Business Machines Corporation | Computer-component power-consumption monitoring and control |
| FR2870368B1 (fr) * | 2004-01-27 | 2006-12-15 | Atmel Corp | Procede et dispositif pour piloter de multiples peripheriques avec des frequences d'horloge differentes dans un circuit integre |
| US7606960B2 (en) * | 2004-03-26 | 2009-10-20 | Intel Corporation | Apparatus for adjusting a clock frequency of a variable speed bus |
| US7281148B2 (en) * | 2004-03-26 | 2007-10-09 | Intel Corporation | Power managed busses and arbitration |
| US7711966B2 (en) * | 2004-08-31 | 2010-05-04 | Qualcomm Incorporated | Dynamic clock frequency adjustment based on processor load |
| US7228446B2 (en) * | 2004-12-21 | 2007-06-05 | Packet Digital | Method and apparatus for on-demand power management |
| US7337335B2 (en) * | 2004-12-21 | 2008-02-26 | Packet Digital | Method and apparatus for on-demand power management |
| US20060218424A1 (en) * | 2005-03-23 | 2006-09-28 | Miron Abramovici | Integrated circuit with autonomous power management |
| US7421609B2 (en) * | 2005-07-14 | 2008-09-02 | Kabushiki Kaisha Toshiba | Method, system and apparatus for producing a clock with desired frequency characteristics |
| EP1785811B1 (en) * | 2005-11-14 | 2018-12-05 | Texas Instruments Incorporated | Memory information transfer power management |
| JP4328334B2 (ja) | 2006-03-13 | 2009-09-09 | パナソニック株式会社 | 半導体集積回路装置 |
| JP2008097186A (ja) * | 2006-10-10 | 2008-04-24 | Matsushita Electric Ind Co Ltd | クロック供給装置、クロック供給方法、ストリーム処理装置 |
| JP2008146189A (ja) * | 2006-12-07 | 2008-06-26 | Renesas Technology Corp | 電源システム |
| WO2009057008A1 (en) * | 2007-10-30 | 2009-05-07 | Nxp B.V. | Method and system for clock control for power-state transistions |
| US20090132837A1 (en) * | 2007-11-15 | 2009-05-21 | Mcm Portfolio Llc | System and Method for Dynamically Selecting Clock Frequency |
| US9069990B2 (en) | 2007-11-28 | 2015-06-30 | Nvidia Corporation | Secure information storage system and method |
| US8312299B2 (en) | 2008-03-28 | 2012-11-13 | Packet Digital | Method and apparatus for dynamic power management control using serial bus management protocols |
| US9613215B2 (en) * | 2008-04-10 | 2017-04-04 | Nvidia Corporation | Method and system for implementing a secure chain of trust |
| JP2010097277A (ja) * | 2008-10-14 | 2010-04-30 | Toshiba Corp | 情報処理装置 |
| US8909962B2 (en) * | 2009-12-16 | 2014-12-09 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| US8775830B2 (en) | 2009-12-16 | 2014-07-08 | Qualcomm Incorporated | System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature |
| US8689037B2 (en) * | 2009-12-16 | 2014-04-01 | Qualcomm Incorporated | System and method for asynchronously and independently controlling core clocks in a multicore central processing unit |
| US20110145559A1 (en) * | 2009-12-16 | 2011-06-16 | Thomson Steven S | System and method for controlling central processing unit power with guaranteed steady state deadlines |
| US9563250B2 (en) * | 2009-12-16 | 2017-02-07 | Qualcomm Incorporated | System and method for controlling central processing unit power based on inferred workload parallelism |
| US9128705B2 (en) * | 2009-12-16 | 2015-09-08 | Qualcomm Incorporated | System and method for controlling central processing unit power with reduced frequency oscillations |
| US9176572B2 (en) | 2009-12-16 | 2015-11-03 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| US9104411B2 (en) | 2009-12-16 | 2015-08-11 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| CN102004543B (zh) * | 2010-11-29 | 2013-08-07 | 华为技术有限公司 | 一种实现cpu节能的方法及装置 |
| JP2012243176A (ja) * | 2011-05-23 | 2012-12-10 | Renesas Electronics Corp | 半導体装置及び制御方法 |
| CN102566739B (zh) * | 2012-01-06 | 2014-11-26 | 威盛电子股份有限公司 | 多核处理器系统及其动态电源管理方法与控制装置 |
| TWI497304B (zh) | 2012-03-13 | 2015-08-21 | Novatek Microelectronics Corp | 序列介面傳送方法及其裝置 |
| JP6003449B2 (ja) * | 2012-09-20 | 2016-10-05 | 株式会社ソシオネクスト | 半導体装置及びメモリの制御方法 |
| CN103197754B (zh) * | 2013-04-01 | 2016-05-25 | 华为技术有限公司 | 一种降低芯片功耗的方法和装置 |
| US20150006774A1 (en) * | 2013-06-26 | 2015-01-01 | Qualcomm Incorporated | System and method for controlling a bus in response to an indication of bus capacity in a portable computing device |
| KR102467172B1 (ko) | 2016-01-25 | 2022-11-14 | 삼성전자주식회사 | 반도체 장치 |
| US10303203B2 (en) * | 2016-01-25 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system and method for operating semiconductor device |
| DE102017110823A1 (de) | 2016-01-25 | 2018-07-26 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung |
| US11789071B2 (en) * | 2021-01-12 | 2023-10-17 | Texas Instruments Incorporated | High speed integrated circuit testing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266346A (en) * | 1975-11-29 | 1977-06-01 | Tokyo Electric Co Ltd | Synch. clock control of microcomputer system |
| JP2570845B2 (ja) * | 1988-05-27 | 1997-01-16 | セイコーエプソン株式会社 | 情報処理装置 |
| US5142247A (en) * | 1991-08-06 | 1992-08-25 | Compaq Computer Corporation | Multiple frequency phase-locked loop clock generator with stable transitions between frequencies |
| JPH0683756A (ja) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | データ処理装置 |
| KR0138973B1 (ko) * | 1992-11-23 | 1998-06-15 | 죤 에이취.무어 | 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 |
| US5586332A (en) * | 1993-03-24 | 1996-12-17 | Intel Corporation | Power management for low power processors through the use of auto clock-throttling |
| US5511203A (en) * | 1994-02-02 | 1996-04-23 | Advanced Micro Devices | Power management system distinguishing between primary and secondary system activity |
| US5493684A (en) * | 1994-04-06 | 1996-02-20 | Advanced Micro Devices | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility |
| JP3467631B2 (ja) * | 1994-06-07 | 2003-11-17 | 株式会社ルネサステクノロジ | ロジックｌｓｉ |
| US5692202A (en) * | 1995-12-29 | 1997-11-25 | Intel Corporation | System, apparatus, and method for managing power in a computer system |
-
1997
- 1997-12-24 JP JP9354528A patent/JPH11184554A/ja active Pending
-
1998
- 1998-07-28 TW TW087112371A patent/TW469365B/zh not_active IP Right Cessation
- 1998-08-03 GB GB9816857A patent/GB2332763B/en not_active Expired - Fee Related
- 1998-08-04 US US09/128,969 patent/US6073244A/en not_active Expired - Fee Related
- 1998-09-04 KR KR1019980036869A patent/KR100306532B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007018400A (ja) * | 2005-07-11 | 2007-01-25 | Fujitsu Ltd | バス・システム、バス管理装置、ノード装置、およびバス管理装置用のプログラム |
| JP2007193393A (ja) * | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | データ処理装置 |
| JP2009238119A (ja) * | 2008-03-28 | 2009-10-15 | Giga-Byte Technology Co Ltd | メインボード用電力管理方法及びシステム |
| JP4649490B2 (ja) * | 2008-03-28 | 2011-03-09 | 技嘉科技股▲ふん▼有限公司 | メインボード用電力管理方法及びシステム |
| JP2011048511A (ja) * | 2009-08-25 | 2011-03-10 | Ricoh Co Ltd | 半導体集積回路及び省電力制御方法 |
| US8935553B2 (en) | 2011-07-06 | 2015-01-13 | Renesas Mobile Corporation | Semiconductor device, radio communication terminal using same, and clock frequency control method |
| US9176568B2 (en) | 2011-07-06 | 2015-11-03 | Renesas Electronics Corporation | Clock control and power management for semiconductor apparatus and system |
| US9195260B2 (en) | 2011-07-06 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device, radio communication terminal using same, and clock frequency control method |
| WO2014006722A1 (ja) * | 2012-07-05 | 2014-01-09 | 富士通株式会社 | 半導体集積回路およびその制御方法 |
| JPWO2014006722A1 (ja) * | 2012-07-05 | 2016-06-02 | 富士通株式会社 | 半導体集積回路およびその制御方法 |
| JP2019517062A (ja) * | 2016-05-26 | 2019-06-20 | インテル コーポレイション | 動的クロックゲーティング周波数スケーリング |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100306532B1 (ko) | 2001-11-30 |
| GB9816857D0 (en) | 1998-09-30 |
| TW469365B (en) | 2001-12-21 |
| GB2332763B (en) | 1999-11-17 |
| US6073244A (en) | 2000-06-06 |
| KR19990062494A (ko) | 1999-07-26 |
| GB2332763A (en) | 1999-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11184554A (ja) | クロック制御タイプ情報処理装置 | |
| JPH0776894B2 (ja) | プロセッサ用クロック信号の制御方法及び情報処理システム | |
| JP3338818B2 (ja) | 無線ｌａｎ端末のためのパワーマネージメント方式 | |
| JP2003108258A (ja) | 割り込み処理可能な情報処理装置 | |
| US6055642A (en) | Single chip clock control circuit operating independently of CPU control | |
| JPH10149237A (ja) | 半導体回路 | |
| JP2006236241A (ja) | 周辺装置 | |
| JP3983026B2 (ja) | 情報処理装置 | |
| JP2006065471A (ja) | 半導体集積回路およびその節電制御方法および節電制御プログラム | |
| US20210360118A1 (en) | Communication apparatus, imaging apparatus, control method of the same, and storage medium | |
| JP4219601B2 (ja) | 情報処理装置 | |
| JP2006072698A (ja) | 省電力対応装置 | |
| JP2012116138A (ja) | 制御装置、制御プログラム、画像形成装置 | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JPH11219237A (ja) | 電子機器装置及び電子機器装置の制御方法 | |
| JP2000039930A (ja) | 電子機器の低消費電力方式 | |
| JPH10333772A (ja) | コンピュータシステムおよびクロック制御方法 | |
| JP2001125691A (ja) | コンピュータ及びｃｐｕの間歇動作制御方法 | |
| JPH0793061A (ja) | 情報処理装置 | |
| US8677164B2 (en) | Microcomputer and control method thereof | |
| JP2001195160A (ja) | バス接続形デバイス | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPH11305887A (ja) | マイクロコントローラの制御方法及びマイクロコントローラ | |
| JP2000322270A (ja) | 割り込み制御方法 | |
| JP2002006996A (ja) | 情報処理システムの電源投入方式 |