JP5682783B2 - 信号入力用回路 - Google Patents

信号入力用回路 Download PDF

Info

Publication number
JP5682783B2
JP5682783B2 JP2011154400A JP2011154400A JP5682783B2 JP 5682783 B2 JP5682783 B2 JP 5682783B2 JP 2011154400 A JP2011154400 A JP 2011154400A JP 2011154400 A JP2011154400 A JP 2011154400A JP 5682783 B2 JP5682783 B2 JP 5682783B2
Authority
JP
Japan
Prior art keywords
circuit
state
signal
clock signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011154400A
Other languages
English (en)
Other versions
JP2012212413A (ja
Inventor
桂亮 西江
桂亮 西江
洋一 藤田
洋一 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011154400A priority Critical patent/JP5682783B2/ja
Publication of JP2012212413A publication Critical patent/JP2012212413A/ja
Application granted granted Critical
Publication of JP5682783B2 publication Critical patent/JP5682783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、信号入力用回路に関する。
スイッチ信号・センサ信号等の入力を検出して動作する制御装置(ECU)は、内部に有するマイクロコンピュータ(以下、「マイコン」と略称)の端子状態を定期的に監視して、スイッチなどの入力状態を認識している。このような制御装置はバッテリーで駆動する場合、消費電力を低減するためにマイコンの動作状態(CPU動作、CPU停止)を切り替えている。
ECUの動作の長時間化、あるいは、バッテリーの小型化を目的として、ECUの消費電力低減が求められている。そのためには、必要時以外はできるだけマイコンを動作させないように間欠動作の間隔を伸ばす必要があり、例えば、端子状態の変化を検出する場合には、できるだけ間欠動作しながら変化を検出し消費電流を減らすことが課題となっている。
例えば、半導体集積回路においては、ソフトウェアの負担を小さくしてCPU等の内蔵機能ブロックの動作速度を可変にできる技術が開示されている(特許文献1参照)。
また、クロック周波数制御とクロックドライブ制御についての設定の自由度と設定する手間の軽減とを両立しつつ、回路構成に無駄を排除し、高速化と低消費電力の双方の要求を満足させることができる半導体集積回路が考案されている(特許文献2参照)。
また、回路領域の一部への電源供給を遮断し消費電力を低減させるスタンバイモード中であっても、入出力動作を行うことができる半導体集積回路が考案されている(特許文献3参照)。
特開2004−094930号公報 特開2005−004591号公報 特開2010−011226号公報
特許文献1〜3の構成は、一つの半導体集積回路(すなわち、マイコン)に関するもので、例えばマイコンとスイッチ信号・センサ信号等の入力を検出する入力回路とが別個のICとして構成されている場合には、特許文献1〜3の構成を適用することができない。
図4に、従来技術の信号入力用回路による信号入力監視の例を示す。図4(a)のように、信号入力用回路は、マイコン3と入力回路(詳細は後述)2とにより構成され、1つ以上の入力端子Inに入力された信号のレベル変換あるいはノイズ除去等を行う入力回路2からの端子信号をマイコン3が取得して、端子信号の状態(すなわち、端子状態)に基づいて、マイコン3により予め定められた処理を実行する。
図4(b)のように、マイコン3が通常の動作モードよりも消費電力の少ない動作モードであるSleep(スリープ)状態時(いわゆるスタンバイモードと同じ)に入力端子Inの状態(すなわち、端子状態)を監視する際には、例えば、タイマを作動させて予め定められた周期でSleep状態から通常の動作モードであるRun状態に遷移し、入力端子Inの状態を参照する。そして、端子状態に変化がないときにはSleep状態に戻り、端子状態に変化があったときにはRun状態を継続する。あるいは、Sleep状態時でも端子状態の変化を検出する回路は動作を継続させ、端子状態の変化を検出したときにRun状態に遷移する、という方法が挙げられる。
しかし、上述の方法では、端子状態の変化に関係なく一定タイミングでマイコン3が起動したり、端子状態の変化を検出する回路を常時動作しているため、マイコン3の消費電力の低減にはあまり寄与しない。
また、マイコンが高機能化・大規模化すると、入力端子も多くなり、間欠動作をするといえども、特に車両では、バッテリーのみから電力を供給する場合、その消費電力は無視できないものとなり、バッテリーの負担は増大する。
上記を背景として、本発明の課題は、マイコンと入力回路とが別個のICとして構成されている場合でも、マイコンの消費電力の低減に加え、自体の消費電力を低減可能な信号入力用回路を提供することにある。
課題を解決するための手段および発明の効果
上記課題を解決するための信号入力用回路は、入力端子の状態を取得して監視する信号入力用回路であって、取得した入力端子の状態を、信号入力用回路とは別に構成される演算回路へ出力する端子状態出力回路と、信号入力用回路を通常の動作モードである通常モードで動作させるための、予め定められた第1の周波数の第1クロック信号を発生する第1クロック信号発生回路と、信号入力用回路を通常モードよりも消費電力が少ない動作モードであるスリープモードで動作させるための、予め定められた第2の周波数の第2クロック信号を発生する第2クロック信号発生回路と、第1クロック信号および第2クロック信号が入力され、これらクロック信号のうちいずれか一方を出力するクロック信号切換回路と、取得した入力端子の状態に変化があったか否かを検出する端子状態検出回路と、を備え、
端子状態検出回路は、入力端子の状態に変化があったことを検出したとき、スリープモードで動作中のときには、クロック信号切換回路に第1クロック信号を出力するよう切換要求信号を出力するとともに、演算回路が入力端子の状態を入力可能となる通常動作状態に遷移させるための動作要求信号を、演算回路へ出力することを特徴とする。
本発明は、マイコン(すなわち、演算回路)で入力端子の状態の変化を検出するのではなく、マイコンとスリープモード中も動作する信号入力用回路の組み合わせで実現する。上記構成によって、スリープモードのときに、入力端子の状態に変化があったことを検出すると、自らも通常モードに遷移するとともに、マイコンにも動作要求信号を出力するため、マイコンが入力端子の状態の変化に関係なく間欠動作して、無駄な電力を消費することを防止できる。特に、マイコンの構成が大規模であればあるほど、マイコンの外部に信号入力用回路を設ける構成のメリットが大きくなる。
また、本発明の信号入力用回路におけるクロック信号切換回路は、切換要求信号を取得したとき、第1クロック信号の発生を開始し、第1クロック信号の状態が予め定められた安定状態になるタイミングが到来したときに、第1クロック信号を第2クロック信号から切り替えて出力し、このとき、端子状態検出回路は、動作モードを通常モードに遷移させる。
上記構成によって、スリープモードから通常モードに遷移する過渡時に信号入力用回路の動作が不安定になることを防止できる。
また、本発明の信号入力用回路は、クロック信号切換回路が切換要求信号を取得してから第1クロック信号の状態が予め定められた安定状態になるタイミングが、演算回路が動作要求信号を取得してから通常動作状態に遷移するタイミングよりも前に到来するように、切換要求信号および動作要求信号の出力タイミングが定められる。
上記構成によって、演算回路が通常動作状態に遷移する前に信号入力用回路が通常モードに遷移できるので、取得した入力端子の状態を演算回路へ出力する準備を整えておくことができる。また、信号入力用回路が通常モードに遷移してから演算回路が通常動作状態に遷移する間での時間を短縮でき、これにより、演算回路から通常モードに遷移する指令を受ける構成に比べて、入力端子の状態に変化があってから演算回路が対応する処理を実行するまでの時間を短縮できる。
また、本発明の信号入力用回路における端子状態検出回路は、動作要求信号を演算回路へ出力してから予め定められた時間を経過した後に、入力端子の状態に変化があった旨を含む端子状態変化通知信号を演算回路へ出力する。
上記構成によって、演算回路は、どのような要因で通常動作状態に遷移したかを認識できるため、例えば、入力端子の変化に対応する演算処理のみを実行することもでき、演算処理の処理負荷の低減および処理時間の短縮、ひいては、消費電力の低減にも寄与できる。
また、本発明の信号入力用回路における端子状態検出回路は、演算回路が通常動作状態に遷移した後に、入力端子の状態に変化があったことを検出したときは、動作要求信号を演算回路へ出力しない。
演算回路が通常動作状態に遷移した後は、少なくとも端子状態変化通知信号を出力すればよい。上記構成によって、信号入力用回路における通常モード時の処理、および演算回路における通常動作状態の処理を簡素化できる。
また、本発明の信号入力用回路における端子状態出力回路は、演算回路からの出力要求に基づいて、取得した入力端子の状態を演算回路へ出力する。
上記構成によって、演算回路が必要としていないタイミングで入力端子の状態を出力することはなく、信号入力用回路および演算回路での処理を効率よく行うことができ、双方の消費電力の低減にもつながる。
また、本発明の信号入力用回路における端子状態検出回路は、演算回路からの低速動作要求信号を検出したとき、クロック信号切換回路に第2クロック信号を出力するよう切換要求信号を出力するとともに、動作モードをスリープモードに遷移させる。
上記構成によって、演算回路がスリープ状態に遷移したとき、あるいは入力端子の状態に基づく処理を行わないときには、信号入力用回路はスリープモードに遷移するので、信号入力用回路の消費電力を低減することができる。
信号入力用回路の構成を示すブロック図。 信号入力監視の詳細を説明するフロー図(実施例1)。 信号入力監視の詳細を説明するタイミングチャート(実施例1)。 従来技術の信号入力用回路による信号入力監視を説明する図。 信号入力監視の詳細を説明するフロー図(実施例2)。 信号入力監視の詳細を説明するタイミングチャート(実施例2)。
以下、本発明の信号入力用回路について、図面を用いて説明する。
図1に、信号入力用回路1の構成例を示す。信号入力用回路(以下、単に「IC」と称することもある)1は、1つ以上の入力端子(In)を備え、入力端子に入力された信号のレベル変換あるいはノイズ除去等を行う入力回路2からの端子信号を、通信バス6を介して、周知のマイコン3のような、端子信号の変化に基づいて予め定められた演算処理を行う演算回路へ送信する。また、信号入力用回路1には電圧監視回路21が接続されている。
なお、入力回路2,電圧監視回路21の少なくとも一方を、信号入力用回路1に含む構成としてもよい。
信号入力用回路1は、マイコン3の指令に基づいて動作するもので、論理回路,カウンタ回路,タイマ回路等を含む集積回路(IC)として構成される。そして、機能別に、端子状態検出回路11,クロックセレクタ12,低速発振回路13,高速発振回路b,入力状態バッファ17,IC動作設定格納メモリ18,通信回路19,リセットコントローラ20を含んでいる。また、低速発振回路13,高速発振回路bには、それぞれ、低速発振子14,高速発振子Xbが接続されている。
なお、低速発振子14,高速発振子Xbを信号入力用回路1に含む構成としてもよい。また、低速発振子14が接続された低速発振回路13が第2の周波数の低速クロック信号(第2クロック信号)Clkcを出力し、高速発振子Xbが接続された高速発振回路bが第1の周波数の高速クロック信号(第1クロック信号)Clkbを出力する構成の他に、以下のいずれかのように、一つの発振子から分周または逓倍して出力する構成としてもよい。
・高速発振子Xbが接続された高速発振回路bのみを用い、高速発振回路bに周知の分周回路を接続し、高速クロック信号を分周したものを低速クロック信号とする。
・低速発振子14が接続された低速発振回路13のみを用い、低速発振回路13に周知の逓倍回路(PLL)を接続し、低速クロック信号を逓倍したものを高速クロック信号とする。
なお、上述の構成では、「第1の周波数>第2の周波数」の関係となっているが、本発明は、この関係に制約されるものではなく、第1の周波数および第2の周波数は、IC1の回路構成に応じて定められる。
端子状態検出回路11は、入力回路2からの端子信号の変化の有無を検出する。例えば、周知の比較回路を含み、前回の入力端子の状態と今回の入力端子の状態とを比較する。また、自身に含まれる入出力ポートを用いて、マイコン3の汎用入出力ポートとの間で、各種信号の遣り取りを行う(詳細は後述)。さらに、クロックセレクタ12あるいは高速発振回路bに対して動作指令を出力する(詳細は後述)。
クロックセレクタ12は、信号入力用回路1内の各回路あるいは各素子にクロック信号を供給する。クロックセレクタ12には、上述の低速クロック信号Clkcおよび高速クロック信号Clkbが入力され、端子状態検出回路11からの動作指令に基づいて、低速クロック信号Clkcおよび高速クロック信号Clkbのいずれかに切り替えて出力する。なお、本実施例では、低速クロック信号Clkcに基づいて動作するときの方が、高速クロック信号Clkbに基づいて動作するときよりも、信号入力用回路1の消費電力を小さくすることができる。
なお、本実施例では、低速発振回路13は、信号入力用回路1に電源が供給されているときには常時動作している。また、高速発振回路bは、端子状態検出回路11からの動作指令に基づいて動作/停止する。
なお、クロックセレクタ12が本発明のクロック信号切換回路に相当する。
また、低速発振回路13が第2クロック信号発生回路に相当し、低速クロック信号Clkcが本発明の第2クロック信号に相当する。また、高速発振回路bが本発明の第1クロック信号発生回路に相当し、高速クロック信号Clkbが本発明の第1クロック信号に相当する。
入力状態バッファ17は、例えば周知のバッファ回路あるいはラッチ回路を含み、端子状態検出回路11から出力された、現在の入力回路2からの入力端子の状態(端子状態)を保持する。そして、保持している入力端子の状態を、予め定められたタイミングで通信回路19に送信する。
IC動作設定格納メモリ18は、通信回路19を介してマイコン3から受信した、例えば、端子状態検出回路11における入力端子の状態変化の検出方法(片エッジ検出,両エッジ検出)のような、信号入力用回路1の動作に関する設定内容(設定情報)を記憶する。IC動作設定格納メモリ18は、例えば、周知のフリップフロップ回路を含む揮発性記憶媒体により構成される。また、フラッシュメモリ,EEPROM等のような、不揮発性記憶媒体により構成してもよい。
通信回路19は、通信バス6を介してマイコン3とのデータ通信を行う。データ通信方式としては、例えば、シリアル通信/パラレル通信が挙げられるが、他の通信方式を用いてもよい。通信回路19は、上述のように、入力状態バッファ17の内容を受信し、その受信内容をマイコン3に送信する。また、マイコン3から信号入力用回路1の動作に関する設定内容を受信し、その受信内容をIC動作設定格納メモリ18に送信する。なお、通信回路19が本発明の端子状態出力回路に相当する。
リセットコントローラ20は、電圧監視回路21からのリセット信号aを検出すると、IC1の各部にリセット信号bを出力し、IC1の各部の初期化を行う。
電圧監視回路21は、電源電圧(例えば、バッテリー電圧)を監視し、IC1が動作可能な電圧を下回ったときにリセット信号aを出力し、IC1の動作を停止する。一方、電源電圧が、IC1が動作可能な電圧となったときにリセット信号aの出力を停止(リセット解除)する。これにより、IC1は電源投入時に初期化される。
マイコン3は、例えば、周知のCPU,ROM,RAM(いずれも図示せず)を含み、CPUがROMに記憶されたプログラムを実行することで、予め定められた種々の機能を実現する。また、マイコン3は、通常動作状態であるRun状態では、高速発振子Xaが接続された高速発振回路aから供給される高速クロック信号Clkaに基づいて動作する。なお、マイコン3が本発明の演算回路に相当する。
また、マイコン3は、sleep状態で動作するための、内部に高速発振回路aよりも低い周波数のクロック信号を生成・出力する低速発振回路31を有している。
図2および図3を用いて、本発明における信号入力の詳細(状態遷移)について説明する。なお、本実施例では、入力端子(In)の立上りエッジ(Lレベル→Hレベルの変化)を検出する場合(片エッジ検出)を例示しているが、立下りエッジ(Hレベル→Lレベルの変化)のみ、あるいは立上りおよび立下りの両エッジを検出する場合にも同様に適用できる。また、入力端子をサンプリングして、レベルの変化を検出する構成にしてもよい。
まず、図3を用いて、電源投入時のIC1の初期化(S20)について説明する。電源電圧がIC1の動作電圧に達すると、電圧監視回路21の出力するリセット信号aは、リセット状態からリセット解除状態に遷移する。電圧監視回路21のリセット信号aの状態変化に伴い、IC1のリセットコントローラ20の出力するリセット信号bも、リセット状態からリセット解除状態に遷移する。これにより、IC1の初期化が実行される。
入力状態バッファ17は、入力端子(In)の状態を取得して、それに応じた状態にバッファ内容を設定(初期化)する。
電源投入時には、IC1は、クロックセレクタ12を介して低速発振回路13が出力する低速クロック信号Clkcにより動作するようになっている。ここで、リセットコントローラ20から、高速発振回路bに発振を開始させるための発振要求を出力する。さらに、リセットコントローラ20から、クロックセレクタ12に、クロック信号を高速発振回路bが出力する高速クロック信号Clkbに切り替えるための「高速動作要求」を出力する。
クロックセレクタ12は、リセットコントローラ20からの「高速動作要求」を検出すると、例えばタイマを作動させて高速発振回路bの発振動作が安定するのを待つ。そして、「高速動作要求」検出後から予め定められた時間T11が経過したときに、クロック信号を低速クロック信号Clkcから高速クロック信号Clkbに切り替える(すなわち、低速動作を停止する)。つまり、初期化後は、IC1は通常動作状態(通常モードともいう)となる。
次に、IC1の、通常動作状態から低速動作状態(スリープモード)への遷移の詳細について説明する。マイコン3は、例えば、該当する出力ポートをHレベルとすることで、IC1を低速で動作させるための「IC動作要求(低速動作開始)」をIC1に出力する(S11)。そして、必要に応じ、マイコン3に接続された高速発振回路aの動作を停止して、通常動作状態であるRun状態から、内蔵する低速発振回路31からのクロック信号に基づいて動作するSleep状態に移行する(S12)。Sleep状態では、IC1からの「マイコン動作要求」(後述)を検出可能となっている。また、「IC動作要求(低速動作開始)」をIC1に出力して、端子入力に対応する処理を停止するのみとし、Sleep状態に移行しなくてもよい。
IC1は、「IC動作要求」が入力される入力ポートの立上りエッジ(L→H)を検出したときに、「IC動作要求(低速動作開始)」を検出する。IC1が、「IC動作要求(低速動作開始)」を検出すると、IC1は、端子状態検出回路11から、クロックセレクタ12に、クロック信号を、低速発振回路13が出力する低速クロック信号Clkcに切り替えるための「低速動作要求」を出力するとともに、「端子状態変化通知(変化なし)」および「マイコン動作要求(Wakeup要求なし)」を出力する(すなわち、状態解除を実行)(S21)。続いて、IC1は、クロック信号が低速クロック信号Clkcに切り替わったら、端子状態検出回路11から高速発振回路bに、高速クロック信号の出力を停止させるための「停止要求」を出力する。そして、高速発振回路bは、「停止要求」を検出すると、高速クロック信号の出力を停止する(S22)。
「停止要求」を出力するタイミングは、「低速動作要求」を出力してから所定時間経過後でもよいし、端子状態検出回路11において低速クロック信号Clkcを検出したときでもよい。
これ以降、マイコン3は、消費電力が通常動作状態時よりも少ないSleep(スリープ)状態で動作し、IC1も消費電力が通常動作状態時よりも少ない低速動作状態に遷移する。
IC1では、低速動作状態時においても、入力回路2を介した入力端子(In)の状態(端子信号)の変化を監視している(S23)。そして、端子状態検出回路11が入力端子の状態変化(例えば、Lレベル→Hレベルの変化:エッジ検出)を検出したとき、入力状態バッファ17にその端子状態を出力する(S24)。入力状態バッファ17は、端子状態検出回路11が出力した内容を保持する。
次に、IC1は、端子状態検出回路11からクロックセレクタ12に、高速クロック信号を用いて動作させるための「高速動作要求」を出力する(S25)とともに、高速発振回路bに、高速クロック信号Clkbの発振を開始させるための「発振要求」を出力する。これにより、高速発振回路bは発振を開始する(S27)。そして、クロックセレクタ12は、例えば、高速発振回路bの発振開始後、予め定められた時間T12が経過したときに(すなわち、高速発振回路bの発振状態が安定状態になるタイミングが到来したとき:S30)、IC1に供給するクロック信号を低速クロック信号Clkcから高速クロック信号Clkbに切り替える(S31)。
さらに、IC1は、端子状態検出回路11から上述の「高速動作要求」を出力する(S25)とともに、マイコン3に対して、マイコン3を高速発振回路aからの高速クロック信号で動作させるための「マイコン動作要求(Wakeup要求あり)」も出力する(S26)。さらに、端子状態検出回路11において、例えば、上述の時間T12よりも長く定められた、「端子状態変化通知(変化あり)」を出力するタイミングを生成するためのタイマを動作させる(S28)。
端子状態検出回路11から「高速動作要求」を出力した後に、「マイコン動作要求(Wakeup要求あり)」を出力するタイミングは、マイコン3が高速クロック信号Clkaで動作する(すなわち、Run状態に切り換わる)前に、IC1が高速クロック信号Clkbで動作しているように設定することが望ましい。
例えば、「マイコン動作要求(Wakeup要求あり)」を出力するタイミングを、IC1に含まれるタイマによって制御する構成として、タイマ値をマイコン3から通信バス6を介して受信し、その値をIC動作設定格納メモリ18に記憶して、端子状態検出回路11あるいはクロックセレクタ12がその内容を読み出してタイミングを生成するようにしてもよい。なお、IC1,マイコン3のそれぞれの発振安定時間は既知であるため、タイマ値T12,T2は、発振安定時間に基づいて設定することができる。
その後「端子状態変化通知(変化あり)」を出力するタイミングが到来すると、IC1は、端子状態検出回路11からマイコン3に、「端子状態変化通知(変化あり)」を出力する(S29)。
「マイコン動作要求」と「端子状態変化通知」とを別出力としているのは、マイコン3がRun状態中に、IC1を高速クロック信号Clkbで動作させることをより容易とするためである。例えば、マイコン3が、「IC動作要求信号(低速動作停止)」を出力しているときには、端子信号の変化を検出しても、既にマイコン3はRun状態であるため、不要な「マイコン動作要求(Wakeup要求あり)」を出力せず、「端子状態変化通知」のみを出力する。この場合、マイコン3がIC1から端子状態を取得したとき、のような予め定められたタイミングで、マイコン3から、「IC動作要求信号(低速動作停止)」を出力する(図3:S16参照)。
なお、マイコン3が「IC動作要求信号(低速動作停止)」を出力しないときには、IC1からその都度ウェイクアップ要求(「マイコン動作要求(Wakeup要求あり)」)が発生する。しかし、マイコン3で、Run状態中にウェイクアップ要求を検出したときには、そのウェイクアップ要求に対応する処理を行わないようにすれば、マイコン3およびIC1の動作に影響を及ぼすことはない。無論、「マイコン動作要求」と「端子状態変化通知」とを1つの出力で兼用してもよい。
マイコン3では、「マイコン動作要求(Wakeup要求あり)」を検出すると、Sleep状態であれば、ウェイクアップして、高速発振回路aの発振を開始する(S13)。そして、高速発振回路aの発振が安定するまで待つ(S14)。予め定められた時間T2(図3参照)が経過し、高速発振回路aの発振が安定すると、クロック信号を内部の低速発振回路31から、高速発振回路aからの高速クロック信号Clkaに切り替える。
この後、マイコン3の動作状態はRun状態となり、その後、端子状態検出回路11からの「端子状態変化通知(変化あり)」を検出すると、通信バス6を介して、IC1から端子状態(すなわち、入力状態バッファ17の内容)を受信する(S15)。
マイコン3が通信バス6を介して端子状態を受信すると、IC1へ「IC動作要求(低速動作停止)」を出力する(S16)。そして、IC1は、端子状態検出回路11において「IC動作要求(低速動作停止)」を検出したら、端子状態検出回路11からマイコン3に、「端子状態変化通知(変化なし)」を出力するとともに、「マイコン動作要求(Wakeup要求なし)」を出力する。
また、IC1において、マイコン3が通信バス6を介して端子状態を受信したことを検出したとき(例えば、通信終了を検出したとき)に、端子状態検出回路11が、「端子状態変化通知(変化なし)」,「マイコン動作要求(Wakeup要求なし)」を出力してもよい。この場合、マイコン3からの「IC動作要求(低速動作停止)」の出力は不要となる。
最後に、IC1は、端子状態検出回路11において「IC動作要求(低速動作開始)」を検出したとき、上述のステップS21と同様に、端子状態検出回路11の状態解除を実行し、低速動作状態に遷移する。このとき、マイコン3は、Run状態のままである。
その後、IC1は、端子状態検出回路11において入力端子の状態変化を検出したとき、端子状態検出回路11からマイコン3に、「端子状態変化通知(変化あり)」と「マイコン動作要求(Wakeup要求あり)」とを出力する。ただし、マイコン3はRun状態であるので、「マイコン動作要求(Wakeup要求あり)」は出力しなくてもよい。マイコン3が「端子状態変化通知(変化あり)」を検出すると、通信バス6を介して端子状態を受信し、IC1へ「IC動作要求(低速動作停止)」を出力する。そして、IC1は、端子状態検出回路11において「IC動作要求(低速動作停止)」を検出すると、端子状態検出回路11からマイコン3に、「端子状態変化通知(変化なし)」、および「マイコン動作要求(Wakeup要求なし)」を出力する。
つまり、マイコン3がRun状態かつIC1が低速動作状態であるときにも、IC1は入力端子の状態変化を検出して、その変化をマイコン3に送信することができ、マイコン3は入力端子の状態変化を取得できる。
次に、電源電圧が低下したときのIC1の動作について説明する。電源電圧がIC1の動作電圧を下回ると、電圧監視回路21の出力するリセット信号aは、リセット解除状態からリセット状態に遷移する。電圧監視回路21のリセット信号aの状態変化に伴い、IC1のリセットコントローラ20の出力するリセット信号bも、リセット解除状態からリセット状態に遷移する。そして、IC1の動作は停止する。
この後、電源電圧がIC1の動作電圧に達すると、前述の電源投入時と同様の初期化(S20)が行われる。
図5および図6を用いて、本発明における信号入力の詳細(状態遷移)の別例について説明する。
上述のように、実施例1は、マイコン3から「IC動作要求(低速動作停止)」を出力することで、端子状態検出回路11の状態解除を実行している。すなわち、マイコン3に、「端子状態変化通知(変化なし)」を出力するとともに、「マイコン動作要求(Wakeup要求なし)」を出力している。このため、マイコン3が「端子状態変化通知(変化あり)」と「マイコン動作要求(Wakeup要求あり)」を検出するためには、IC1において上述の端子状態検出回路11の状態解除を実行する必要がある。
上述の端子状態検出回路11の状態解除を実行するためには、必ず「IC動作信号(低速動作開始)」→「IC動作要求(低速動作停止)」の立ち下がりエッジを発生させなければならない。しかし、IC1は、IC動作要求(低速動作開始)を検出することで必ず低速動作に遷移するため、IC1を高速動作させたまま「端子状態変化通知(変化あり)」と「マイコン動作要求(Wakeup要求あり)」を連続して発生させることはできなかった。
そこで、本実施例2では、IC1を高速動作させたまま「端子状態変化通知(変化あり)」と「マイコン動作要求(Wakeup要求あり)」を連続して発生できる構成とした。そのために、上述の端子状態検出回路11の状態解除の実行を、マイコン3からの「IC動作要求(低速動作停止)」の検出と連動させず、マイコン3から通信バス6を介して送信される状態解除通知コマンドによって実現する。
以下、本実施例2の詳細について説明する。なお、本実施例2の回路構成は図1と同様であり、図5,図6は、それぞれ図2,図3の変形例であり、マイコン3側のS11〜S14、およびIC1側のS20〜S31は、実施例1の図2,図3と同様であるため、ここではS15以降およびS32以降について説明する。
図2,図3と同様に、マイコン3が、端子状態検出回路11からの「端子状態変化通知(変化あり)」を検出すると、通信バス6を介して、IC1から端子状態を受信する(S15)。
その後、端子状態の受信を終了すると、マイコン3は通信バス6を介して、IC1に対して「状態解除通知」コマンドを送信する(S32)。IC1では、「状態解除通知」コマンドを受信すると、端子状態検出回路11から、「端子状態変化通知(変化なし)」(S33),「マイコン動作要求(Wakeup要求なし)」(S34)を出力する。
マイコン3は、「状態解除通知」コマンドを送信後、予め定められた時間が経過したとき(IC1からの「マイコン動作要求(Wakeup要求なし)」を検出したときでもよい)、IC1へ「IC動作要求(低速動作停止)」を出力する(S16)。これは、実施例1と同様に、IC1が高速クロック信号Clkbで動作中の入力端子状態検出時に、不要な「マイコン動作要求(Wakeup要求あり)」を出力しないようにするためである(詳細は後述)。
IC1が「マイコン動作要求(Wakeup要求なし)」を出力した(S34)後も、IC1は入力端子Inの状態変化を監視し続けており、入力端子Inの状態変化を検出したときに(S35)、IC1は、端子状態検出回路11から入力状態バッファ17にその端子状態を出力した(S36)上で、「端子状態変化通知(変化あり)」を出力する(S37)。
このとき、入力状態バッファ17に確実に端子状態が反映されるように、入力状態バッファ17に端子状態を出力した後、予め定められた時間を待ってから「端子状態変化通知(変化あり)」を出力してもよい。
端子状態検出回路11の動作は、IC1が低速で動作している場合の端子状態の変化を検出したときの動作(S23〜S29)と異なるが、これはIC動作要求の検出状態を確認することで動作の切り分けが可能である。すなわち、「IC動作要求(低速動作開始)」であれば、S23〜S29の動作を実行し、「IC動作要求(低速動作停止)」であれば、S36,S37の動作を実行する。
マイコン3が「端子状態変化通知(変化あり)」を検出した後は、マイコン3は通信バス6を介して端子状態を受信し(S38)、その後「状態解除通知」コマンドを送信する(S39)。IC1は、状態解除通知コマンドを受信すると、端子状態検出回路11から、「端子状態変化通知(変化なし)」(S40)と「マイコン動作要求(Wakeup要求なし)」(S41)を出力する。
なお、IC1が状態解除通知コマンドを受信する際(S32、S39)に、IC動作要求の検出状態を確認し、「IC動作要求(低速動作開始)」であるとき(すなわちS32の場合)のみ「マイコン動作要求(Wakeup要求なし)」を出力し、「IC動作要求(低速動作停止)」であるとき(すなわちS39の場合)は「マイコン動作要求(Wakeup要求なし)」を出力しないようにしてもいい。
ただし、この場合は、IC1が低速で動作している場合に、マイコン3が状態解除通知コマンドの送信(S32)と「IC動作要求(低速動作停止)」を出力(S16)する順序が逆になると、状態解除(S33,S34)時に「マイコン動作要求(Wakeup要求なし)」が出力されなくなるため、状態解除通知コマンドの送信(S32)と「IC動作要求(低速動作停止)」の出力(S16)順序を守る必要がある。
上述のように、本実施例2では、演算回路は、端子状態出力回路が出力した入力端子の状態を取得した後、状態解除通知を送信し、信号入力用回路は、状態解除通知を受信する受信回路を備え、状態解除通知を受信したとき、端子状態変化通知信号および動作要求信号の少なくとも一方の出力を停止する構成を示している。
上述の各実施例において、IC1が出力する「マイコン動作要求」あるいは「端子状態変化通知(変化あり)」において、状態が変化した入力端子を特定し、その端子の情報(例えば、何番目の入力端子であるか)を出力してもよい。つまり、端子状態変化通知信号あるいは動作要求信号を出力する際に、これらの信号に状態が変化した入力端子の情報を含める構成とする。こうすることで、マイコン3では、少なくとも、その入力端子の状態を参照して実行する処理のみを起動すればよいので、マイコン3の処理負荷(すなわち、消費電力)を低減することができる。
また、上述の各実施例において、端子状態検出回路11では、入力端子の状態の立上りあるいは立下りのエッジを検出しているため、検出対象は、スイッチのようなON/OFFの信号を出力するものであるが、アナログ信号を検出対象としてもよい。この場合、端子状態検出回路11あるいは入力回路2は、アナログ信号をデジタル値に変換する周知のAD変換器を含む。そして、低速クロック信号Clkcで動作中にアナログ信号の変化を検出したときAD変換を開始し、例えば、AD変換値の変化量が予め定められた値を超えた場合、あるいは、AD変換値が予め定められた値を超えた場合、入力状態バッファ17にAD変換値を書き込むとともに、クロック信号を高速クロック信号に切り替える。
また、上述の各実施例では、IC1が高速クロック信号Clkbによる動作に切り替わると、端子状態検出回路11が入力端子の状態を監視するタイミングが変化する(例えば、監視周期が短くなる)が、信号入力用回路1全体でクロック速度を切り替えているのは、次のような理由による。つまり、通信回路19のみを高速クロック信号Clkbにより動作させ、他の回路を低速クロック信号Clkcにより動作させると、入力状態バッファ17の内容の通信回路19への送信が低速クロック信号Clkcにより行われ、その結果、信号入力用回路1からマイコン3へのデータ転送速度が遅くなるためである。
また、端子状態検出回路11が入力端子の状態を監視するタイミングを生成するカウンタの設定値を、高速クロック信号Clkb動作時と低速クロック信号Clkc動作時で個別に設定できるようにし、クロック信号が切り替わっても監視タイミングが変わらないようにしてもよい。つまり、入力端子の状態を取得するタイミングは、第1クロック信号により動作しているときと、第2クロック信号により動作しているときとで、略同一となるように定められる構成となる。
また、端子状態検出回路11が入力端子の状態に変化があったことを検出したとき、通信回路19および入力状態バッファ17を高速クロック信号Clkbにより動作させ、端子状態検出回路11は低速クロック信号Clkcにより動作させるようにしてもよい。つまり、クロック信号切換回路は、切換要求信号を取得したとき、第1クロック信号の発生を開始し、第1クロック信号の状態が予め定められた安定状態になるタイミングが到来したときに、第1クロック信号を端子状態出力回路に対してのみ出力し、端子状態検出回路へは第2クロック信号の出力を継続する構成となる。
以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
1 信号入力用回路(IC)
2 入力回路
3 マイコン(演算回路)
11 端子状態検出回路
12 クロックセレクタ(クロック信号切換回路)
13 低速発振回路(第2クロック信号発生回路)
14 低速発振子
17 入力状態バッファ
18 IC動作設定格納メモリ
19 通信回路(端子状態出力回路)
31 低速発振回路
In 入力端子
b 高速発振回路(第1クロック信号発生回路)
Xb 高速発振子

Claims (7)

  1. 入力端子の状態を取得して監視する信号入力用回路であって、
    取得した前記入力端子の状態を、前記信号入力用回路とは別に構成される演算回路へ出力する端子状態出力回路と、
    前記信号入力用回路を通常の動作モードである通常モードで動作させるための、予め定められた第1の周波数の第1クロック信号を発生する第1クロック信号発生回路と、
    前記信号入力用回路を前記通常モードよりも消費電力が少ない動作モードであるスリープモードで動作させるための、予め定められた第2の周波数の第2クロック信号を発生する第2クロック信号発生回路と、
    前記第1クロック信号および前記第2クロック信号が入力され、これらクロック信号のうちいずれか一方を出力するクロック信号切換回路と、
    取得した前記入力端子の状態に変化があったか否かを検出する端子状態検出回路と、
    を備え、
    前記端子状態検出回路は、前記入力端子の状態に変化があったことを検出したとき、前記スリープモードで動作中のときには、前記クロック信号切換回路に前記第1クロック信号を出力するよう切換要求信号を出力するとともに、前記演算回路が前記入力端子の状態を入力可能となる通常動作状態に遷移させるための動作要求信号を、前記演算回路へ出力することを特徴とする信号入力用回路。
  2. 前記クロック信号切換回路は、前記切換要求信号を取得したとき、前記第1クロック信号の発生を開始し、前記第1クロック信号の状態が予め定められた安定状態になるタイミングが到来したときに、前記第1クロック信号を前記第2クロック信号から切り替えて出力し、このとき、前記端子状態検出回路は、前記動作モードを前記通常モードに遷移させる請求項1に記載の信号入力用回路。
  3. 前記クロック信号切換回路が前記切換要求信号を取得してから前記第1クロック信号の状態が予め定められた安定状態になるタイミングが、前記演算回路が前記動作要求信号を取得してから前記通常動作状態に遷移するタイミングよりも前に到来するように、前記切換要求信号および前記動作要求信号の出力タイミングが定められる請求項2に記載の信号入力用回路。
  4. 前記端子状態検出回路は、前記動作要求信号を前記演算回路へ出力してから予め定められた時間を経過した後に、前記入力端子の状態に変化があった旨を含む端子状態変化通知信号を前記演算回路へ出力する請求項1ないし請求項3のいずれか1項に記載の信号入力用回路。
  5. 前記端子状態検出回路は、前記演算回路が前記通常動作状態に遷移した後に、前記入力端子の状態に変化があったことを検出したときは、前記動作要求信号を前記演算回路へ出力しない請求項1ないし請求項4のいずれか1項に記載の信号入力用回路。
  6. 前記端子状態出力回路は、前記演算回路からの出力要求に基づいて、取得した前記入力端子の状態を前記演算回路へ出力する請求項1ないし請求項5のいずれか1項に記載の信号入力用回路。
  7. 前記端子状態検出回路は、前記演算回路からの低速動作要求信号を検出したとき、前記クロック信号切換回路に前記第2クロック信号を出力するよう切換要求信号を出力するとともに、前記動作モードを前記スリープモードに遷移させる請求項1ないし請求項6のいずれか1項に記載の信号入力用回路。
JP2011154400A 2011-03-18 2011-07-13 信号入力用回路 Expired - Fee Related JP5682783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011154400A JP5682783B2 (ja) 2011-03-18 2011-07-13 信号入力用回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011060022 2011-03-18
JP2011060022 2011-03-18
JP2011154400A JP5682783B2 (ja) 2011-03-18 2011-07-13 信号入力用回路

Publications (2)

Publication Number Publication Date
JP2012212413A JP2012212413A (ja) 2012-11-01
JP5682783B2 true JP5682783B2 (ja) 2015-03-11

Family

ID=47266283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011154400A Expired - Fee Related JP5682783B2 (ja) 2011-03-18 2011-07-13 信号入力用回路

Country Status (1)

Country Link
JP (1) JP5682783B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509318B2 (en) * 2015-03-13 2016-11-29 Qualcomm Incorporated Apparatuses, methods, and systems for glitch-free clock switching

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475510B2 (ja) * 1994-08-09 2003-12-08 ヤマハ株式会社 省電力機能付き集積回路
JP3903716B2 (ja) * 2000-12-28 2007-04-11 株式会社デンソー マイクロコンピュータ
US6859886B1 (en) * 2001-10-02 2005-02-22 Lsi Logic Corporation IO based embedded processor clock speed control
JP3958720B2 (ja) * 2003-07-22 2007-08-15 沖電気工業株式会社 クロック制御回路とクロック制御方法
JP4535170B2 (ja) * 2007-10-19 2010-09-01 株式会社デンソー マイクロコンピュータシステム

Also Published As

Publication number Publication date
JP2012212413A (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
WO2011145198A1 (ja) データプロセッサ及び電子制御ユニット
TWI439852B (zh) Information processing device and power control circuit
JP5317356B2 (ja) クロック制御信号生成回路、クロックセレクタ、及び情報処理装置
KR102164099B1 (ko) 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
JP4715760B2 (ja) マイクロコンピュータ及び制御システム
JP5682783B2 (ja) 信号入力用回路
JP5465799B2 (ja) 制御装置
TWI396072B (zh) 控制電泳顯示積體電路之控制模組與方法
JP4219601B2 (ja) 情報処理装置
JP3711849B2 (ja) マイクロコンピュータ
JP2007304909A (ja) 電気機器
JP4355648B2 (ja) 複数cpuクロック制御システム、その制御方法及びそのプログラム
JP2004234463A (ja) A/d変換データ入力システム
JP5532005B2 (ja) 半導体集積回路装置
JP5644153B2 (ja) 情報処理装置及び電源制御回路
CN101320347B (zh) 电脑系统和其控制处理器的方法
JP2011079176A (ja) 画像処理装置用コントローラー
JP6769490B2 (ja) 集積回路装置
CN115225069A (zh) 芯片结构及芯片功能控制方法
JP5515942B2 (ja) 情報処理装置及び電源制御回路
JP2011204167A (ja) 情報処理装置
CN116009678A (zh) 一种时钟切换方法及切换电路
JP2006023803A (ja) Cpuの消費電力削減方法およびコンピュータシステム
JP2002202963A (ja) タイマで出力信号を制御できるシングルチップマイクロコンピュータ
JP2013058906A (ja) 通信ネットワークシステム

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140326

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141231

R151 Written notification of patent or utility model registration

Ref document number: 5682783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees