JP4715760B2 - マイクロコンピュータ及び制御システム - Google Patents
マイクロコンピュータ及び制御システム Download PDFInfo
- Publication number
- JP4715760B2 JP4715760B2 JP2007025473A JP2007025473A JP4715760B2 JP 4715760 B2 JP4715760 B2 JP 4715760B2 JP 2007025473 A JP2007025473 A JP 2007025473A JP 2007025473 A JP2007025473 A JP 2007025473A JP 4715760 B2 JP4715760 B2 JP 4715760B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- microcomputer
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
また、CPU1は、発振制御回路4を介して発振回路2の発振動作を停止させ、低消費電力モード(スリープモード)に移行可能となっている。尚、発振停止回路3は、発振回路2が出力するクロック信号を阻止するゲートロジックである。発振停止回路3を経由したクロック信号は、分周器5を介してA/D変換回路部6に供給されている。
そして、レジスタ12,13の出力データはANDゲート14に与えられており、変換終了割込み許可レジスタ13の設定が「1」の場合に、A/D変換が終了するとANDゲート14がCPU1に対してA/D変換終了割込みを出力するようになっている。そして、A/D変換回路部6において、ANDゲート14を除く各部に、分周器5を介したクロック信号が供給されている。以上がマイクロコンピュータ15を構成している。
そのため、A/D変換回路部6による電圧監視動作を周期的に継続して行なう必要があり、その監視タイミングが本来は低消費電力モードに移行している期間に係ってしまう場合は、CPU1を含むその他の回路を動作させる必要がなくとも、低消費電力モードを一旦解除してクロック信号を供給し、マイコン15全体を動作させてA/D変換回路部6を機能させる必要があった。従って、マイコン15の低消費電力化を図るという観点では、効率が良いとは言えなかった。
本発明は上記事情に鑑みてなされたものであり、その目的は、電圧監視動作を周期的に行なう必要がある場合でも、消費電力の増加を効率的に抑制することができるマイクロコンピュータ、及びそのマイクロコンピュータを備えて構成される制御システムを提供することにある。
即ち、CPUが動作する必要がない期間に低消費電力モードに移行させるため、メイン発振回路を停止させてメインクロック信号の供給を停止させても、サブ発振回路はサブクロック信号を供給し続ける。従って、低消費電力モードに移行している期間であっても、電圧監視回路は、サブクロック信号に基づいて間歇的に動作することができるので、消費電力の増加を抑制しつつ、電圧監視動作を継続することができる。
従って、低消費電力モードに移行している期間であっても、電圧監視回路に対してはメインクロック信号が間歇的に供給されるようになるので、消費電力の増加を抑制しつつ、周期的な電圧監視動作を継続することができる。また、電圧監視回路にはメインクロック信号が供給されるので、電圧監視動作をより高速に実行することができる。
以下、本発明の第1実施例について図1乃至図5を参照して説明する。尚、図9と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。本実施例のマイクロコンピュータ21は、CPU1に替わるCPU22と、A/D変換回路部6に替わる電圧検出回路(電圧監視回路)23とを備えている。また、図7に示す発振回路2をメイン発振回路2として、別個にサブ発振回路24を備えている。例えば、メイン発振回路2が出力するメインクロック信号の周波数は数10MHzオーダーであるのに対して、サブ発振回路24が出力するサブクロック信号の周波数は数10kHzオーダーとなっている。そして、サブクロック信号は、電圧検出回路23に供給されている。
また、電圧検出回路23の内部では、A/Dアナログ制御部8,2度一致フィルタ31に加えて、検出間隔カウンタ25,分周器28に対してもサブクロック信号が供給されており、その他のレジスタにはメインクロック信号が供給されている。そして、検出間隔カウンタ25,分周器28,レジスタ26及び29,比較器27は、信号出力回路35を構成している。
一方、マイコン21が通常動作モードであれば、ウェイクアップ信号がアクティブになるのと略同時に、CPU22に対して上記の割り込みが発生し、CPU22は直ちに割込み処理を行うことになる。
そして、信号出力回路35によるタイミング信号の出力周期をCPU22が設定可能となるように構成したので、電圧検出回路23が間歇的に電圧監視動作を実行する周期をCPU22が可変設定することができ、監視対象とする電圧の種類に応じて適切な電圧監視を行なうことができる。
更に、電圧検出回路23の出力データを、外部回路のI/O端子に対する出力信号,スリープモードを解除するウェイクアップ信号、CPU22に対する割込み信号に夫々反映させるようにしたので、マイコン21のアプリケーションに応じて電圧検出結果の出力先を適切に設定し、その監視結果を有効に利用することができる。
図6及び図7は本発明の第2実施例であり、図1と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例のマイコン41は、第1実施例のマイコン21におけるメイン発振回路2をメイン発振回路42に置き換え、電圧検出回路23を、電圧検出回路(電圧監視回路)43に置き換えたものである。その電圧検出回路43の構成要素は、基本的に電圧検出回路23と同様であり、メインクロック信号,サブクロック信号の供給系統が異なっているだけである。
そして、比較器27の出力信号はメイン発振回路42にも与えられており、メイン発振回路42の発振動作が発振制御回路4を介して停止されている期間に、比較器27がトリガ信号を出力すると所定時間だけ、少なくとも電圧検出回路43が電圧検出動作を1回行なう期間だけ発振動作を行なうように構成されている。即ち、発振停止回路3,発振制御回路4及び信号出力回路35は、クロック供給制御回路44を構成している。
従って、スリープモードに移行している期間であっても、電圧検出回路43にはメインクロック信号が間歇的に供給されて動作するので、消費電力の増加を抑制しつつ、電圧監視動作を継続することができる。また、電圧検出回路43にはメインクロック信号が供給されるので、電圧監視動作をより高速に実行することができる。
図8は本願の第3実施例を示すものである。第3実施例は、第1実施例のマイコン21を利用して制御システムを構成した場合を示す。第3実施例のマイコン51は、第1実施例のマイコン21における電圧検出回路23を電圧検出回路(電圧監視回路)52に置き換えると共に、シリアル通信回路53を備えて構成されている。シリアル通信回路53には、サブ発振回路24からのサブクロック信号が動作用クロック信号として供給されている。また、シリアル通信回路53の動作は、電圧検出回路52によりトリガ信号が与えられると一定時間だけ動作するようになっており、結果として電圧検出回路52と同じようなタイミングで間歇的に動作する。
また、電圧制御IC59は、マイコン51より、スリープモード中にバッテリ54の電圧が低下したことを示すウェイクアップ信号が与えられると制御動作を開始して、電圧低下を極力抑制して制御用電源電圧の維持を図るので、マイコン51が、電源電圧の低下に対処するために動作する時間を確保させることができる。
検出間隔設定レジスタ26は必要に応じて設ければ良く、電圧検出を行なう間隔は固定であっても良い。
また、分周器28及び検出間隔カウンタクロック選択レジスタ29は、必要に応じて設ければ良い。
更に、マルチプレクサ30,2度一致フィルタ31及びフィルタ選択レジスタ32も、必要に応じて設ければ良い。例えば、常に2度一致フィルタ31の比較結果データだけを採用する構成としても良い。
電圧検出結果を、外部回路のI/O端子に対する出力信号,ウェイクアップ信号、CPU22に対する割込み信号の何れかより選択して、1つ以上に反映させるようにしても良い。
その他、例えば、電圧検出回路52が、バッテリ54の電圧レベルを数段階で監視するようにして、その監視結果に応じて通信回路53に複数ビットの監視結果データを出力するように構成する。そして、通信回路53は、監視結果データの値に応じて異なる制御情報を外部に送信するように構成しても良い。斯様に構成すれば、電圧レベルが様々な状態に変化することが想定される場合でも、その変化状態に対応した制御情報を通信データとして外部に送信することで、送信先に対応させることができる。
またその場合、例えば、電圧レベルの低下状態に応じて消費電流を抑制するため、他のECUの機能を一部制限するようなデータを送信しても良いし、例えば、スリープ状態にあるECUのスリープ時間を、より長く継続させるようなデータを送信しても良い。
電圧制御IC59は、必要に応じて設ければ良い。
検出対象は、車載バッテリの電圧に限らない。そして、第3実施例の制御システムも、車載制御システムに限ることなく広く適用することができる。
Claims (10)
- 少なくともCPUに供給されるメインクロック信号を発振出力すると共に、その発振動作の停止制御が可能に構成されるメイン発振回路と、
前記メインクロック信号よりも低い周波数のサブクロック信号を発振出力するサブ発振回路と、
前記サブクロック信号に基づき、周期的なタイミング信号を生成して出力する信号出力回路と、
前記サブクロック信号が供給されると共に、前記タイミング信号をトリガとして間歇的に動作し、電圧監視動作を行なう電圧監視回路とを備えることを特徴とするマイクロコンピュータ。 - 少なくともCPUに供給されるメインクロック信号を発振出力すると共に、その発振動作の停止制御が可能に構成されるメイン発振回路と、
前記CPUに対する前記メインクロック信号の供給を制御するクロック供給制御回路と、
前記メインクロック信号よりも低い周波数のサブクロック信号を発振出力するサブ発振回路と、
前記サブクロック信号に基づき、周期的なタイミング信号を生成して出力する信号出力回路と、
前記メインクロック信号が供給されて動作し、電圧監視動作を行なう電圧監視回路とを備え、
前記クロック供給制御回路は、低消費電力モードに移行している期間中は、前記CPUに対する前記メインクロック信号の供給を阻止するように構成され、
前記メイン発振回路は、前記低消費電力モードに移行している期間中は、前記信号出力回路によって出力されるタイミング信号をトリガとして所定時間だけ発振動作することで、前記電圧監視回路に前記メインクロック信号を供給することを特徴とするマイクロコンピュータ。 - 前記信号出力回路は、前記タイミング信号の出力周期を、前記CPUが設定可能となるように構成されていることを特徴とする請求項1又は2記載のマイクロコンピュータ。
- 前記電圧監視回路は、
監視対象電圧と所定のしきい値電圧との比較結果を示すデータを連続する2回分保持可能に構成されると共に、
前記2回の比較結果が一致するか否かを判定する判定回路を備え、
出力データとして、直近の比較結果と、前記判定回路による判定結果との何れを採用するかを、前記CPUが選択可能となるように構成されていることを特徴とする請求項1乃至3の何れかに記載のマイクロコンピュータ。 - 前記電圧監視回路の出力データを、外部に対する出力信号,前記低消費電力モードの解除信号、前記CPUに対する割込み信号の内、何れか1つ以上に反映させることを特徴とする請求項4記載のマイクロコンピュータ。
- 前記電圧監視回路の出力データを、少なくとも前記外部に対する出力信号に反映させることを特徴とする請求項5記載のマイクロコンピュータ。
- 前記電圧監視回路に供給されるクロック信号と同じクロック信号が供給され、前記電圧監視回路によって動作が制御されることで、外部と通信を行う通信回路を備えたことを特徴とする請求項1乃至6の何れかに記載のマイクロコンピュータ。
- 前記電圧監視回路は、監視対象とする電圧レベルの変化状態に応じて、異なる監視結果データを前記通信回路に出力するように構成され、
前記通信回路は、前記監視結果データが与えられると、前記データの内容に応じた制御情報を外部に送信するように構成されていることを特徴とする請求項7記載のマイクロコンピュータ。 - 請求項6乃至8の何れかに記載のマイクロコンピュータと、このマイクロコンピュータより出力される信号を受信する1つ以上の制御装置とで構成され、
前記マイクロコンピュータが有する電圧監視回路は、各回路に動作用電源を供給するバッテリの電圧を監視対象とすることを特徴とする制御システム。 - 前記制御装置の1つは、前記バッテリの電圧レベルを維持するように制御する電圧制御装置として構成されており、前記マイクロコンピュータより、前記バッテリ電圧が低下したことを示す信号が与えられると、制御動作を開始することを特徴とする請求項9記載の制御システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007025473A JP4715760B2 (ja) | 2006-07-28 | 2007-02-05 | マイクロコンピュータ及び制御システム |
DE102007031928A DE102007031928B4 (de) | 2006-07-28 | 2007-07-09 | Mikrocomputer und Steuerungssystem, das diesen enthält |
US11/878,799 US7900081B2 (en) | 2006-07-28 | 2007-07-26 | Microcomputer and control system having the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006206166 | 2006-07-28 | ||
JP2006206166 | 2006-07-28 | ||
JP2007025473A JP4715760B2 (ja) | 2006-07-28 | 2007-02-05 | マイクロコンピュータ及び制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008052699A JP2008052699A (ja) | 2008-03-06 |
JP4715760B2 true JP4715760B2 (ja) | 2011-07-06 |
Family
ID=38859601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007025473A Active JP4715760B2 (ja) | 2006-07-28 | 2007-02-05 | マイクロコンピュータ及び制御システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7900081B2 (ja) |
JP (1) | JP4715760B2 (ja) |
DE (1) | DE102007031928B4 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4968169B2 (ja) * | 2008-04-25 | 2012-07-04 | トヨタ自動車株式会社 | 通信システム及び通信方法 |
JP2011044920A (ja) * | 2009-08-21 | 2011-03-03 | Denso Corp | Ad変換装置 |
US20120188796A1 (en) * | 2011-01-07 | 2012-07-26 | Robert Carter Randall | Power coupling system and method |
KR20150105994A (ko) | 2013-01-16 | 2015-09-18 | 피에스4 뤽스코 에스.에이.알.엘. | 출력 신호 생성 장치, 반도체 장치 및 출력 신호 생성 방법 |
KR102424295B1 (ko) * | 2018-09-27 | 2022-07-21 | 주식회사 엘지에너지솔루션 | Soc 추정 장치 및 방법 |
WO2020079823A1 (ja) | 2018-10-19 | 2020-04-23 | 三菱電機株式会社 | 電源検出回路制御方法及び回路システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001117546A (ja) * | 1999-10-14 | 2001-04-27 | Calsonic Kansei Corp | 表示装置 |
JP2002025629A (ja) * | 2000-07-04 | 2002-01-25 | Fuji Heavy Ind Ltd | 二次電池残量監視装置 |
JP2002202830A (ja) * | 2000-12-28 | 2002-07-19 | Denso Corp | マイクロコンピュータ |
JP2003296293A (ja) * | 2002-03-29 | 2003-10-17 | Denso Corp | マイクロコンピュータ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2985985B2 (ja) * | 1991-10-31 | 1999-12-06 | シャープ株式会社 | 電池電圧監視回路および電池電圧監視方法 |
DE4314533C1 (de) | 1993-05-03 | 1994-05-19 | Siemens Ag | Schaltungsanordnung zur Überwachung der Versorgungsspannung einer Prozessoreinheit |
JPH086681A (ja) | 1994-04-18 | 1996-01-12 | Hitachi Ltd | 省電力制御システム |
JP3264139B2 (ja) * | 1994-07-07 | 2002-03-11 | 株式会社デンソー | マイクロコンピュータの駆動装置 |
JP3449112B2 (ja) * | 1995-11-01 | 2003-09-22 | ソニー株式会社 | 低消費電力装置 |
JPH11183532A (ja) * | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | 電源電圧監視装置及び方法並びに電源電圧監視処理プログラムを記録した記録媒体 |
JP3829054B2 (ja) | 1999-12-10 | 2006-10-04 | 株式会社東芝 | 半導体集積回路 |
JP2003142584A (ja) * | 2001-11-05 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
JP2004140565A (ja) * | 2002-10-17 | 2004-05-13 | Matsushita Electric Ind Co Ltd | 平衡伝送装置 |
US7293188B2 (en) * | 2002-11-12 | 2007-11-06 | Freescale Semiconductor, Inc. | Low voltage detection system |
JP3958720B2 (ja) | 2003-07-22 | 2007-08-15 | 沖電気工業株式会社 | クロック制御回路とクロック制御方法 |
JP4321432B2 (ja) | 2004-10-19 | 2009-08-26 | 株式会社デンソー | クロック信号出力回路 |
US7454632B2 (en) * | 2005-06-16 | 2008-11-18 | Intel Corporation | Reducing computing system power through idle synchronization |
-
2007
- 2007-02-05 JP JP2007025473A patent/JP4715760B2/ja active Active
- 2007-07-09 DE DE102007031928A patent/DE102007031928B4/de not_active Expired - Fee Related
- 2007-07-26 US US11/878,799 patent/US7900081B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001117546A (ja) * | 1999-10-14 | 2001-04-27 | Calsonic Kansei Corp | 表示装置 |
JP2002025629A (ja) * | 2000-07-04 | 2002-01-25 | Fuji Heavy Ind Ltd | 二次電池残量監視装置 |
JP2002202830A (ja) * | 2000-12-28 | 2002-07-19 | Denso Corp | マイクロコンピュータ |
JP2003296293A (ja) * | 2002-03-29 | 2003-10-17 | Denso Corp | マイクロコンピュータ |
Also Published As
Publication number | Publication date |
---|---|
DE102007031928B4 (de) | 2010-12-02 |
US20080052555A1 (en) | 2008-02-28 |
DE102007031928A1 (de) | 2008-01-31 |
US7900081B2 (en) | 2011-03-01 |
JP2008052699A (ja) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4715760B2 (ja) | マイクロコンピュータ及び制御システム | |
EP2573683A1 (en) | Data processor and electronic control unit | |
US5623234A (en) | Clock system | |
US20120327942A1 (en) | Communication network system | |
JP4151566B2 (ja) | マイクロコンピュータ | |
JP2008107914A (ja) | マイクロコンピュータ、プログラム及び車両用電子制御装置 | |
JP5281448B2 (ja) | 電子制御装置、異常監視方法 | |
JP4701898B2 (ja) | 外部信号検出回路およびリアルタイムクロック | |
US8751842B2 (en) | Microcontroller and method of controlling the same | |
US9015508B2 (en) | Semiconductor device and automobile control system | |
JP5347631B2 (ja) | マイクロコンピュータ | |
JP4152795B2 (ja) | マイクロコントローラ | |
JP4032947B2 (ja) | クロック同期式シリアル通信装置および半導体集積回路装置 | |
JP4192485B2 (ja) | マイクロコンピュータ | |
JP2008222051A (ja) | マイクロコンピュータ、プログラム、電子制御装置、及び通信システム | |
JP5870319B2 (ja) | ネットワーク端末、その制御方法およびネットワークシステム | |
JP2000137699A (ja) | マイクロコンピュータ | |
JP2001142559A (ja) | マイクロコンピュータ | |
US8677164B2 (en) | Microcomputer and control method thereof | |
JP2004234463A (ja) | A/d変換データ入力システム | |
JP5682783B2 (ja) | 信号入力用回路 | |
WO2024014413A1 (ja) | 電子制御装置及び電子制御方法 | |
JP2002063150A (ja) | マイクロコンピュータ | |
JP5293767B2 (ja) | マイクロコンピュータ | |
JP2005309675A (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4715760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |