JP2003296293A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2003296293A JP2003296293A JP2002095823A JP2002095823A JP2003296293A JP 2003296293 A JP2003296293 A JP 2003296293A JP 2002095823 A JP2002095823 A JP 2002095823A JP 2002095823 A JP2002095823 A JP 2002095823A JP 2003296293 A JP2003296293 A JP 2003296293A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- microcomputer
- level
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 端子からの出力レベルの安定維持を、より少
ない消費電力で実現可能なマイコンを提供する。 【解決手段】 ＣＰＵ３を動作状態と停止状態とに遷移
させることが可能なマイコン１には、出力レベル固定回
路１５が設けられており、この出力レベル固定回路１５
は、ＣＰＵ３が停止状態となっている間、端子Ｐｍから
の出力レベルを、その出力レベルのＣＰＵ３による設定
値Ｄｏｍに拘わらず、予め埋め込みデータ記憶部２１に
記憶されているレベルに固定する。このマイコン１によ
れば、ＣＰＵ３を定期的に起床させることなく停止状態
にしたままでも、端子Ｐｍからの出力レベルを確実に所
望のレベルに維持させることができる。
ない消費電力で実現可能なマイコンを提供する。 【解決手段】 ＣＰＵ３を動作状態と停止状態とに遷移
させることが可能なマイコン１には、出力レベル固定回
路１５が設けられており、この出力レベル固定回路１５
は、ＣＰＵ３が停止状態となっている間、端子Ｐｍから
の出力レベルを、その出力レベルのＣＰＵ３による設定
値Ｄｏｍに拘わらず、予め埋め込みデータ記憶部２１に
記憶されているレベルに固定する。このマイコン１によ
れば、ＣＰＵ３を定期的に起床させることなく停止状態
にしたままでも、端子Ｐｍからの出力レベルを確実に所
望のレベルに維持させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特にマイクロコンピュータでの消費電力を
低減するための技術に関する。
ータに関し、特にマイクロコンピュータでの消費電力を
低減するための技術に関する。
【０００２】
【従来の技術】従来より、例えば車両に搭載される電子
制御装置においては、バッテリ上がりを防止するため
に、その装置に搭載されたマイクロコンピュータ（以
下、マイコンという）での消費電力を小さく抑えたいと
いう要望がある。
制御装置においては、バッテリ上がりを防止するため
に、その装置に搭載されたマイクロコンピュータ（以
下、マイコンという）での消費電力を小さく抑えたいと
いう要望がある。
【０００３】そのため、マイコンとして、ＣＰＵ（即
ち、命令解読部や演算部等からなる中央演算装置）を動
作状態と停止状態とに遷移させることが可能なマイコン
を用い、そのＣＰＵの動作を適宜停止させることが行わ
れている。一方、電子制御装置においては、マイコンの
端子から出力される信号が、周辺機器の制御に用いられ
るため、マイコンの端子からの出力レベルがノイズや温
度変化等の影響によって意図しないレベル（即ち、プロ
グラム上の本来の設定値とは異なるレベル）になってし
まうことを防止する工夫が必要である。
ち、命令解読部や演算部等からなる中央演算装置）を動
作状態と停止状態とに遷移させることが可能なマイコン
を用い、そのＣＰＵの動作を適宜停止させることが行わ
れている。一方、電子制御装置においては、マイコンの
端子から出力される信号が、周辺機器の制御に用いられ
るため、マイコンの端子からの出力レベルがノイズや温
度変化等の影響によって意図しないレベル（即ち、プロ
グラム上の本来の設定値とは異なるレベル）になってし
まうことを防止する工夫が必要である。
【０００４】このため、従来のマイコンを用いた場合に
は、ＣＰＵの動作が必要でない期間において、ＣＰＵを
継続して停止状態にしておくのではなく、ＣＰＵを定期
的に停止状態から起床させて、端子の出力レベルを再設
定させるようにしていた。このようにすれば、万一、ノ
イズ等の影響によって、マイコンの端子からの出力レベ
ルがプログラム上の本来の設定値とは異なるレベルにな
ったとしても、ＣＰＵが起床した時に、その出力レベル
を再び本来の設定値に戻すことができるからである。
は、ＣＰＵの動作が必要でない期間において、ＣＰＵを
継続して停止状態にしておくのではなく、ＣＰＵを定期
的に停止状態から起床させて、端子の出力レベルを再設
定させるようにしていた。このようにすれば、万一、ノ
イズ等の影響によって、マイコンの端子からの出力レベ
ルがプログラム上の本来の設定値とは異なるレベルにな
ったとしても、ＣＰＵが起床した時に、その出力レベル
を再び本来の設定値に戻すことができるからである。
【０００５】ここで、このような従来のマイコンの構成
及び作用について、図２を用い具体的に説明する。ま
ず、図２（Ａ）に示す従来のマイコン１０１は、プログ
ラムに従い動作するＣＰＵ１０３及びＩ／Ｏポート１０
５に加えて、ＣＰＵ１０３を間欠的に動作させるための
制御を行う間欠動作制御部１０７を備えている。
及び作用について、図２を用い具体的に説明する。ま
ず、図２（Ａ）に示す従来のマイコン１０１は、プログ
ラムに従い動作するＣＰＵ１０３及びＩ／Ｏポート１０
５に加えて、ＣＰＵ１０３を間欠的に動作させるための
制御を行う間欠動作制御部１０７を備えている。
【０００６】そして、このマイコン１０１においては、
ＣＰＵ１０３が、所定の動作停止命令を実行して、自分
の動作（即ち、マイコンの本来の動作であるプログラム
実行動作）を停止する共に、間欠動作制御部１０７へ動
作要求を出すと、間欠動作制御部１０７が、事前にＣＰ
Ｕ１０３によってセットされているタイマ時間の計時を
開始して、そのタイマ時間が経過すると、ＣＰＵ１０３
を停止状態から動作状態へと起床させる。
ＣＰＵ１０３が、所定の動作停止命令を実行して、自分
の動作（即ち、マイコンの本来の動作であるプログラム
実行動作）を停止する共に、間欠動作制御部１０７へ動
作要求を出すと、間欠動作制御部１０７が、事前にＣＰ
Ｕ１０３によってセットされているタイマ時間の計時を
開始して、そのタイマ時間が経過すると、ＣＰＵ１０３
を停止状態から動作状態へと起床させる。
【０００７】よって、このマイコン１０１では、ＣＰＵ
１０３が、動作しなくても良い状態になったと判断する
と、上記動作停止命令を実行して、自分の動作を停止す
ると共に間欠動作制御部１０７へ動作要求を出力する、
といった具合にプログラムを設定すれば、ＣＰＵ１０３
は、図２（Ｂ）の上段に示すように、動作を停止してか
ら間欠動作制御部１０７で計時されるタイマ時間（図２
（Ｂ）における「間欠動作の間隔」）が経過すると動作
を再開し、動作しなくても良い状態であると判断すると
再び動作を停止する、といった具合に、動作と非動作
（動作停止）とを繰り返す間欠動作を行うこととなる。
１０３が、動作しなくても良い状態になったと判断する
と、上記動作停止命令を実行して、自分の動作を停止す
ると共に間欠動作制御部１０７へ動作要求を出力する、
といった具合にプログラムを設定すれば、ＣＰＵ１０３
は、図２（Ｂ）の上段に示すように、動作を停止してか
ら間欠動作制御部１０７で計時されるタイマ時間（図２
（Ｂ）における「間欠動作の間隔」）が経過すると動作
を再開し、動作しなくても良い状態であると判断すると
再び動作を停止する、といった具合に、動作と非動作
（動作停止）とを繰り返す間欠動作を行うこととなる。
【０００８】そこで、このマイコン１０１において、あ
る出力端子（出力ポート）Ｐからの出力レベルの安定維
持（つまり、確実に所望の出力レベルを維持させるこ
と）を、少ない消費電力で実現するためには、図２
（Ｂ）に示す如く、上記の間欠動作機能を利用して、Ｃ
ＰＵ１０３を間欠動作させると共に、ＣＰＵ１０３が動
作を再開する毎に端子Ｐの出力レベルを再設定する、と
いうようにプログラムを組めば良い。尚、図２（Ｂ）
は、端子Ｐの出力レベルをローレベルに維持しようとす
る例であり、ＣＰＵ１０３は、動作を再開する毎に、端
子Ｐの出力レベルをローレベルに再設定している。
る出力端子（出力ポート）Ｐからの出力レベルの安定維
持（つまり、確実に所望の出力レベルを維持させるこ
と）を、少ない消費電力で実現するためには、図２
（Ｂ）に示す如く、上記の間欠動作機能を利用して、Ｃ
ＰＵ１０３を間欠動作させると共に、ＣＰＵ１０３が動
作を再開する毎に端子Ｐの出力レベルを再設定する、と
いうようにプログラムを組めば良い。尚、図２（Ｂ）
は、端子Ｐの出力レベルをローレベルに維持しようとす
る例であり、ＣＰＵ１０３は、動作を再開する毎に、端
子Ｐの出力レベルをローレベルに再設定している。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のマイコンでは、ＣＰＵを定期的に起床させる必要が
あるため、消費電力を大幅に低減することは困難であ
る。本発明は、こうした問題に鑑みなされたものであ
り、端子からの出力レベルの安定維持を、より少ない消
費電力で実現可能なマイコンを提供することを目的とし
ている。
来のマイコンでは、ＣＰＵを定期的に起床させる必要が
あるため、消費電力を大幅に低減することは困難であ
る。本発明は、こうした問題に鑑みなされたものであ
り、端子からの出力レベルの安定維持を、より少ない消
費電力で実現可能なマイコンを提供することを目的とし
ている。
【００１０】
【課題を解決するための手段及び発明の効果】上記目的
を達成するためになされた請求項１に記載のマイコン
（マイクロコンピュータ）は、プログラムに従い動作す
るＣＰＵを備えている。そして、このマイコンでは、Ｃ
ＰＵを動作状態と停止状態とに遷移させることができる
ようになっている。
を達成するためになされた請求項１に記載のマイコン
（マイクロコンピュータ）は、プログラムに従い動作す
るＣＰＵを備えている。そして、このマイコンでは、Ｃ
ＰＵを動作状態と停止状態とに遷移させることができる
ようになっている。
【００１１】ここで特に、このマイコンには、出力レベ
ル固定回路が設けられている。そして、その出力レベル
固定回路は、ＣＰＵが停止状態となっている間、当該マ
イコンの特定の端子（以下、特定端子という）からの出
力レベルを、その出力レベルのＣＰＵによる設定値に拘
わらず、予め記憶部に記憶されているレベルに固定す
る。
ル固定回路が設けられている。そして、その出力レベル
固定回路は、ＣＰＵが停止状態となっている間、当該マ
イコンの特定の端子（以下、特定端子という）からの出
力レベルを、その出力レベルのＣＰＵによる設定値に拘
わらず、予め記憶部に記憶されているレベルに固定す
る。
【００１２】よって、この請求項１のマイコンによれ
ば、ＣＰＵが動作を停止している間の特定端子の出力レ
ベルは、記憶部に記憶されているレベル（以下、記憶レ
ベルという）にハードウェア的に固定されることとな
る。このため、ＣＰＵを定期的に起床させることなく停
止状態にしたままでも、特定端子からの出力レベルを確
実に記憶レベルに維持させることができる。よって、端
子からの出力レベルの安定維持を、より少ない消費電力
で実現することができる。
ば、ＣＰＵが動作を停止している間の特定端子の出力レ
ベルは、記憶部に記憶されているレベル（以下、記憶レ
ベルという）にハードウェア的に固定されることとな
る。このため、ＣＰＵを定期的に起床させることなく停
止状態にしたままでも、特定端子からの出力レベルを確
実に記憶レベルに維持させることができる。よって、端
子からの出力レベルの安定維持を、より少ない消費電力
で実現することができる。
【００１３】尚、出力レベル固定回路の上記記憶部に
は、請求項２に記載の如く、当該マイコンの製造時にお
いて、ハイレベルとローレベルとのうちの所望のレベル
を記憶させるようにすれば良い。つまり、当該マイコン
の用途などを考慮して、ＣＰＵの動作停止中に上記特定
端子から出力すべきレベルを、上記記憶部に記憶させて
おけば良い。
は、請求項２に記載の如く、当該マイコンの製造時にお
いて、ハイレベルとローレベルとのうちの所望のレベル
を記憶させるようにすれば良い。つまり、当該マイコン
の用途などを考慮して、ＣＰＵの動作停止中に上記特定
端子から出力すべきレベルを、上記記憶部に記憶させて
おけば良い。
【００１４】次に、請求項３に記載のマイコンは、請求
項１，２のマイコンにおいて、ＣＰＵを動作させるため
のメインクロックを生成するメインクロック生成手段
と、そのメインクロックよりも周波数が低いサブクロッ
クを受けて動作する低消費動作制御手段とを備えてい
る。
項１，２のマイコンにおいて、ＣＰＵを動作させるため
のメインクロックを生成するメインクロック生成手段
と、そのメインクロックよりも周波数が低いサブクロッ
クを受けて動作する低消費動作制御手段とを備えてい
る。
【００１５】そして、低消費動作制御手段は、ＣＰＵが
停止状態へと遷移する際に出力する動作要求を受ける
と、メインクロック生成手段の動作を停止させ、その
後、特定の起床条件が成立すると、メインクロック生成
手段の動作を再開させてＣＰＵを停止状態から動作状態
へと起床させる。
停止状態へと遷移する際に出力する動作要求を受ける
と、メインクロック生成手段の動作を停止させ、その
後、特定の起床条件が成立すると、メインクロック生成
手段の動作を再開させてＣＰＵを停止状態から動作状態
へと起床させる。
【００１６】このような請求項３のマイコンによれば、
ＣＰＵの動作停止中には、該ＣＰＵの動作クロックであ
る高周波数のメインクロックも停止することとなるた
め、端子からの出力レベルの安定維持を、より一層少な
い消費電力で実現することができる。
ＣＰＵの動作停止中には、該ＣＰＵの動作クロックであ
る高周波数のメインクロックも停止することとなるた
め、端子からの出力レベルの安定維持を、より一層少な
い消費電力で実現することができる。
【００１７】
【発明の実施の形態】以下、本発明が適用された実施形
態のシングルチップマイコンについて、図面を用いて説
明する。図１に示すように、本実施形態のマイコン１
は、基本的な構成要素として、プログラムに従い動作す
るＣＰＵ３と、ＣＰＵ３によって実行されるプログラム
や該プログラムの実行時に参照される固定データが格納
されるＲＯＭ５と、ＣＰＵ３による演算結果を一時記憶
するためのＲＡＭ７と、当該マイコン１の端子を介して
外部との信号の入出力を行うためのＩ／Ｏポート９とを
備えている。
態のシングルチップマイコンについて、図面を用いて説
明する。図１に示すように、本実施形態のマイコン１
は、基本的な構成要素として、プログラムに従い動作す
るＣＰＵ３と、ＣＰＵ３によって実行されるプログラム
や該プログラムの実行時に参照される固定データが格納
されるＲＯＭ５と、ＣＰＵ３による演算結果を一時記憶
するためのＲＡＭ７と、当該マイコン１の端子を介して
外部との信号の入出力を行うためのＩ／Ｏポート９とを
備えている。
【００１８】そして更に、本実施形態のマイコン１は、
ＣＰＵ３の動作クロックであるメインクロック（例え
ば、数ＭＨｚ〜数十ＭＨｚ）を生成するメインクロック
発生回路１１（メインクロック生成手段に相当）と、当
該マイコン１の低消費電力動作を制御する低消費動作制
御回路１３（低消費動作制御手段に相当）と、ＣＰＵ３
が動作を停止している時の当該マイコン１の端子からの
出力レベルをハードウェア的に固定する出力レベル固定
回路１５と、上記メインクロックよりも周波数が低いサ
ブクロック（例えば、数十ＫＨｚ）を生成するサブクロ
ック発生回路１７とを備えている。
ＣＰＵ３の動作クロックであるメインクロック（例え
ば、数ＭＨｚ〜数十ＭＨｚ）を生成するメインクロック
発生回路１１（メインクロック生成手段に相当）と、当
該マイコン１の低消費電力動作を制御する低消費動作制
御回路１３（低消費動作制御手段に相当）と、ＣＰＵ３
が動作を停止している時の当該マイコン１の端子からの
出力レベルをハードウェア的に固定する出力レベル固定
回路１５と、上記メインクロックよりも周波数が低いサ
ブクロック（例えば、数十ＫＨｚ）を生成するサブクロ
ック発生回路１７とを備えている。
【００１９】そして、上記低消費動作制御回路１３は、
サブクロック発生回路１７で常時生成されるサブクロッ
クを受けて動作する。尚、出力レベル固定回路１５は、
当該マイコン１の複数の端子に夫々対応して設けられて
いるが、図１及び以下の説明において、出力レベル固定
回路１５は、上記複数の端子のうちの端子Ｐｍに対応す
るものであるとする。また更に、図１及び以下の説明に
おいて、Ｉ／Ｏポート９も、上記端子Ｐｍに対応するも
のであるとする。つまり、後で詳述する出力レベル固定
回路１５が設けられていないとすると、Ｉ／Ｏポート９
の出力指示ラインＬｏｍには、ＣＰＵ３が端子Ｐｍにつ
いて設定した出力レベルの設定値Ｄｏｍが供給される。
そして、Ｉ／Ｏポート９は、端子Ｐｍがプログラムによ
り出力端子（出力ポート）として設定されている場合に
は、出力指示ラインＬｏｍに供給される上記設定値Ｄｏ
ｍに応じて、その設定値Ｄｏｍが論理“１”ならば端子
Ｐｍからハイレベルの電圧（本実施形態では５Ｖ）を出
力し、設定値Ｄｏｍが論理“０”ならば端子Ｐｍからロ
ーレベルの電圧（本実施形態では０Ｖ）を出力する。ま
た逆に、Ｉ／Ｏポート９は、端子Ｐｍがプログラムによ
り入力端子（入力ポート）として設定されている場合に
は、端子Ｐｍへの入力信号を所定のしきい値電圧（例え
ば２．５Ｖ）よりも大きいか否かで二値化して、その二
値化した信号（即ち、論理“１”又は論理“０”の１ビ
ットデータ）をＣＰＵ３に読み取らせる。
サブクロック発生回路１７で常時生成されるサブクロッ
クを受けて動作する。尚、出力レベル固定回路１５は、
当該マイコン１の複数の端子に夫々対応して設けられて
いるが、図１及び以下の説明において、出力レベル固定
回路１５は、上記複数の端子のうちの端子Ｐｍに対応す
るものであるとする。また更に、図１及び以下の説明に
おいて、Ｉ／Ｏポート９も、上記端子Ｐｍに対応するも
のであるとする。つまり、後で詳述する出力レベル固定
回路１５が設けられていないとすると、Ｉ／Ｏポート９
の出力指示ラインＬｏｍには、ＣＰＵ３が端子Ｐｍにつ
いて設定した出力レベルの設定値Ｄｏｍが供給される。
そして、Ｉ／Ｏポート９は、端子Ｐｍがプログラムによ
り出力端子（出力ポート）として設定されている場合に
は、出力指示ラインＬｏｍに供給される上記設定値Ｄｏ
ｍに応じて、その設定値Ｄｏｍが論理“１”ならば端子
Ｐｍからハイレベルの電圧（本実施形態では５Ｖ）を出
力し、設定値Ｄｏｍが論理“０”ならば端子Ｐｍからロ
ーレベルの電圧（本実施形態では０Ｖ）を出力する。ま
た逆に、Ｉ／Ｏポート９は、端子Ｐｍがプログラムによ
り入力端子（入力ポート）として設定されている場合に
は、端子Ｐｍへの入力信号を所定のしきい値電圧（例え
ば２．５Ｖ）よりも大きいか否かで二値化して、その二
値化した信号（即ち、論理“１”又は論理“０”の１ビ
ットデータ）をＣＰＵ３に読み取らせる。
【００２０】ここで、本実施形態のマイコン１におい
て、ＣＰＵ３は、特定の動作停止命令を実行することに
よって自己の動作を停止することができるようになって
いる。そして、ＣＰＵ３は、自ら動作を停止する時に
（つまり、上記動作停止命令の実行時に）、低消費動作
制御回路１３へ動作要求を出力するようになっている。
て、ＣＰＵ３は、特定の動作停止命令を実行することに
よって自己の動作を停止することができるようになって
いる。そして、ＣＰＵ３は、自ら動作を停止する時に
（つまり、上記動作停止命令の実行時に）、低消費動作
制御回路１３へ動作要求を出力するようになっている。
【００２１】一方、低消費動作制御回路１３は、計時す
べきタイマ時間がＣＰＵ３によってセットされる（書き
込まれる）レジスタ１３ａを備えている。そして、低消
費動作制御回路１３は、通常時には、メインクロック発
生回路１１に動作指示を与えて、該メインクロック発生
回路１１にメインクロックを生成させているが、ＣＰＵ
３からの上記動作要求を受けると（即ち、ＣＰＵ３が動
作を停止すると）、メインクロック発生回路１１に停止
指示を出力して、該メインクロック発生回路１１の動作
を停止させると共に、ＣＰＵ３により事前に上記レジス
タ１３ａへセットされているタイマ時間の計時を開始
し、そのタイマ時間が経過すると、メインクロック発生
回路１１に再び動作指示を出力して、該メインクロック
発生回路１１の動作を再開させる。
べきタイマ時間がＣＰＵ３によってセットされる（書き
込まれる）レジスタ１３ａを備えている。そして、低消
費動作制御回路１３は、通常時には、メインクロック発
生回路１１に動作指示を与えて、該メインクロック発生
回路１１にメインクロックを生成させているが、ＣＰＵ
３からの上記動作要求を受けると（即ち、ＣＰＵ３が動
作を停止すると）、メインクロック発生回路１１に停止
指示を出力して、該メインクロック発生回路１１の動作
を停止させると共に、ＣＰＵ３により事前に上記レジス
タ１３ａへセットされているタイマ時間の計時を開始
し、そのタイマ時間が経過すると、メインクロック発生
回路１１に再び動作指示を出力して、該メインクロック
発生回路１１の動作を再開させる。
【００２２】そして更に、低消費動作制御回路１３は、
メインクロック発生回路１１に動作指示を出力して該メ
インクロック発生回路１３の動作を開始させた際には、
その時点からメインクロックの周波数が安定すると見な
される所定の発振安定待ち時間が経過した時に、ＣＰＵ
３へ、該ＣＰＵ３を停止状態から動作状態へと起床させ
るためのウェイクアップ信号を出力する。尚、上記発振
安定待ち時間は、メインクロックの周波数が確実に安定
してからＣＰＵ３を起床させるために設けられており、
サブクロックの数に基づいて計時される。
メインクロック発生回路１１に動作指示を出力して該メ
インクロック発生回路１３の動作を開始させた際には、
その時点からメインクロックの周波数が安定すると見な
される所定の発振安定待ち時間が経過した時に、ＣＰＵ
３へ、該ＣＰＵ３を停止状態から動作状態へと起床させ
るためのウェイクアップ信号を出力する。尚、上記発振
安定待ち時間は、メインクロックの周波数が確実に安定
してからＣＰＵ３を起床させるために設けられており、
サブクロックの数に基づいて計時される。
【００２３】また、低消費動作制御回路１３は、出力レ
ベル固定回路１５へ、ＣＰＵ３が動作しているか停止し
ているかを示す報知信号を出力するようになっており、
ＣＰＵ３が動作を停止している間（即ち、メインクロッ
ク発生回路１１に停止指示を出力してからＣＰＵ３にウ
ェイクアップ信号を出力するまでの間）は、上記報知信
号を論理“１”に該当するハイレベルにし、ＣＰＵ３が
動作している間（即ち、ＣＰＵ３にウェイクアップ信号
を出力してから、該ＣＰＵ３からの動作要求を次に受け
るまでの間）は、上記報知信号を論理“０”に該当する
ローレベルにする。
ベル固定回路１５へ、ＣＰＵ３が動作しているか停止し
ているかを示す報知信号を出力するようになっており、
ＣＰＵ３が動作を停止している間（即ち、メインクロッ
ク発生回路１１に停止指示を出力してからＣＰＵ３にウ
ェイクアップ信号を出力するまでの間）は、上記報知信
号を論理“１”に該当するハイレベルにし、ＣＰＵ３が
動作している間（即ち、ＣＰＵ３にウェイクアップ信号
を出力してから、該ＣＰＵ３からの動作要求を次に受け
るまでの間）は、上記報知信号を論理“０”に該当する
ローレベルにする。
【００２４】このような低消費動作制御回路１３を備え
たマイコン１では、ＣＰＵ３が、低消費動作制御回路１
３のレジスタ１３ａへ事前にタイマ時間をセットしてお
くと共に、実行すべき処理がなくて動作を停止しても良
いと判断すると、上記動作停止命令を実行して、自己の
動作を停止すると共に低消費動作制御回路１３へ動作要
求を出力する、といった具合にプログラムを設定すれ
ば、ＣＰＵ３を上記タイマ時間だけ継続して停止状態に
することができる。
たマイコン１では、ＣＰＵ３が、低消費動作制御回路１
３のレジスタ１３ａへ事前にタイマ時間をセットしてお
くと共に、実行すべき処理がなくて動作を停止しても良
いと判断すると、上記動作停止命令を実行して、自己の
動作を停止すると共に低消費動作制御回路１３へ動作要
求を出力する、といった具合にプログラムを設定すれ
ば、ＣＰＵ３を上記タイマ時間だけ継続して停止状態に
することができる。
【００２５】即ち、ＣＰＵ３が、動作を停止しても良い
と判断して、自らの動作を停止すると共に低消費動作制
御回路１３へ動作要求を出力すると、低消費動作制御回
路１３が、メインクロック発生回路１１の動作を停止さ
せると共に、レジスタ１３ａにセットされているタイマ
時間の計時を開始する。そして、低消費動作制御回路１
３は、そのタイマ時間が経過すると、起床条件が成立し
たとして、メインクロック発生回路１１の動作を再開さ
せると共に、その時点から前述の発振安定待ち時間が経
過した時にＣＰＵ３へウェイクアップ信号を出力して、
ＣＰＵ３を停止状態から動作状態へと起床させることと
なる。
と判断して、自らの動作を停止すると共に低消費動作制
御回路１３へ動作要求を出力すると、低消費動作制御回
路１３が、メインクロック発生回路１１の動作を停止さ
せると共に、レジスタ１３ａにセットされているタイマ
時間の計時を開始する。そして、低消費動作制御回路１
３は、そのタイマ時間が経過すると、起床条件が成立し
たとして、メインクロック発生回路１１の動作を再開さ
せると共に、その時点から前述の発振安定待ち時間が経
過した時にＣＰＵ３へウェイクアップ信号を出力して、
ＣＰＵ３を停止状態から動作状態へと起床させることと
なる。
【００２６】次に、本実施形態のマイコン１において、
Ｉ／Ｏポート９から出力レベル固定回路１５へは、端子
Ｐｍが出力端子と入力端子との何れに設定されているか
を示す入出力の判定信号が出力されるようになってお
り、端子Ｐｍが出力端子として設定されている場合に
は、上記判定信号が論理“１”に該当するハイレベルと
なり、端子Ｐｍが入力端子として設定されている場合に
は、上記判定信号が論理“０”に該当するローレベルと
なる。
Ｉ／Ｏポート９から出力レベル固定回路１５へは、端子
Ｐｍが出力端子と入力端子との何れに設定されているか
を示す入出力の判定信号が出力されるようになってお
り、端子Ｐｍが出力端子として設定されている場合に
は、上記判定信号が論理“１”に該当するハイレベルと
なり、端子Ｐｍが入力端子として設定されている場合に
は、上記判定信号が論理“０”に該当するローレベルと
なる。
【００２７】そして、図１に示すように、出力レベル固
定回路１５は、ＣＰＵ３が動作を停止している際に端子
Ｐｍから出力すべきハイ（＝論理“１”）又はロー（＝
論理“０”）のレベル（以下、動作停止中レベルとい
う）が、当該マイコン１の製造時において記憶される埋
め込みデータ記憶部２１（記憶部に相当）と、その埋め
込みデータ記憶部２１に記憶された動作停止中レベルと
ＣＰＵ３が端子Ｐｍについて設定した出力レベルの設定
値Ｄｏｍとの何れか一方を、Ｉ／Ｏポート９の出力指示
ラインＬｏｍに供給する切替回路２３と、Ｉ／Ｏポート
９からの上記判定信号がハイレベルであり、且つ、低消
費動作制御回路１３からの上記報知信号がハイレベルで
ある場合に、切替回路２３が埋め込みデータ記憶部２１
に記憶された動作停止中レベルの方をＩ／Ｏポート９の
出力指示ラインＬｏｍへ供給するようにし、そうでない
場合（即ち、上記判定信号と報知信号とが両方共にハイ
レベルではない場合）には、切替回路２３がＣＰＵ３に
よる設定値Ｄｏｍの方をＩ／Ｏポート９の出力指示ライ
ンＬｏｍへ供給するようにする切替制御用の論理回路２
５とを備えている。
定回路１５は、ＣＰＵ３が動作を停止している際に端子
Ｐｍから出力すべきハイ（＝論理“１”）又はロー（＝
論理“０”）のレベル（以下、動作停止中レベルとい
う）が、当該マイコン１の製造時において記憶される埋
め込みデータ記憶部２１（記憶部に相当）と、その埋め
込みデータ記憶部２１に記憶された動作停止中レベルと
ＣＰＵ３が端子Ｐｍについて設定した出力レベルの設定
値Ｄｏｍとの何れか一方を、Ｉ／Ｏポート９の出力指示
ラインＬｏｍに供給する切替回路２３と、Ｉ／Ｏポート
９からの上記判定信号がハイレベルであり、且つ、低消
費動作制御回路１３からの上記報知信号がハイレベルで
ある場合に、切替回路２３が埋め込みデータ記憶部２１
に記憶された動作停止中レベルの方をＩ／Ｏポート９の
出力指示ラインＬｏｍへ供給するようにし、そうでない
場合（即ち、上記判定信号と報知信号とが両方共にハイ
レベルではない場合）には、切替回路２３がＣＰＵ３に
よる設定値Ｄｏｍの方をＩ／Ｏポート９の出力指示ライ
ンＬｏｍへ供給するようにする切替制御用の論理回路２
５とを備えている。
【００２８】ここで、埋め込みデータ記憶部２１は、切
替回路２３によってＩ／Ｏポート９の出力指示ラインＬ
ｏｍに接続される当該記憶部２１側の信号ライン（つま
り、図１において、切替回路２３の２つの接点のうち、
上側の接点に接続された信号ライン）Ｌｓｍを、ハイレ
ベルである電源電圧（＝５Ｖ）とローレベルである接地
電位（＝０Ｖ）との何れかに接続するものである。そし
て、動作停止中レベルをハイレベル（＝論理“１”）と
して記憶させるならば、上記信号ラインＬｓｍは電源電
圧に接続され、逆に、動作停止中レベルをローレベル
（＝論理“０”）として記憶させるならば、上記信号ラ
インＬｓｍは接地電位に接続される。
替回路２３によってＩ／Ｏポート９の出力指示ラインＬ
ｏｍに接続される当該記憶部２１側の信号ライン（つま
り、図１において、切替回路２３の２つの接点のうち、
上側の接点に接続された信号ライン）Ｌｓｍを、ハイレ
ベルである電源電圧（＝５Ｖ）とローレベルである接地
電位（＝０Ｖ）との何れかに接続するものである。そし
て、動作停止中レベルをハイレベル（＝論理“１”）と
して記憶させるならば、上記信号ラインＬｓｍは電源電
圧に接続され、逆に、動作停止中レベルをローレベル
（＝論理“０”）として記憶させるならば、上記信号ラ
インＬｓｍは接地電位に接続される。
【００２９】以上のような本実施形態のマイコン１にお
いて、端子Ｐｍが出力端子に設定されているならば、出
力レベル固定回路１５が以下のように機能する。まず、
ＣＰＵ３が動作状態である場合には、低消費動作制御回
路１３から出力レベル固定回路１５への報知信号がロー
レベルとなるため、出力レベル固定回路１５の切替回路
２３が、ＣＰＵ３による端子Ｐｍについての出力レベル
の設定値ＤｏｍをＩ／Ｏポート９の出力指示ラインＬｏ
ｍに供給する。よって、端子Ｐｍからは、そのＣＰＵ３
による設定値Ｄｏｍのレベルが出力されることとなる。
いて、端子Ｐｍが出力端子に設定されているならば、出
力レベル固定回路１５が以下のように機能する。まず、
ＣＰＵ３が動作状態である場合には、低消費動作制御回
路１３から出力レベル固定回路１５への報知信号がロー
レベルとなるため、出力レベル固定回路１５の切替回路
２３が、ＣＰＵ３による端子Ｐｍについての出力レベル
の設定値ＤｏｍをＩ／Ｏポート９の出力指示ラインＬｏ
ｍに供給する。よって、端子Ｐｍからは、そのＣＰＵ３
による設定値Ｄｏｍのレベルが出力されることとなる。
【００３０】これに対して、ＣＰＵ３が停止状態となっ
ている場合には、上記報知信号がハイレベルとなるた
め、出力レベル固定回路１５の切替回路２３が、埋め込
みデータ記憶部２１に記憶された動作停止中レベルをＩ
／Ｏポート９の出力指示ラインＬｏｍに供給する。よっ
て、端子Ｐｍからの出力レベルは、ＣＰＵ３による設定
値Ｄｏｍに関係なく、埋め込みデータ記憶部２１に記憶
されている動作停止中レベルにハードウェア的に固定さ
れることとなる。
ている場合には、上記報知信号がハイレベルとなるた
め、出力レベル固定回路１５の切替回路２３が、埋め込
みデータ記憶部２１に記憶された動作停止中レベルをＩ
／Ｏポート９の出力指示ラインＬｏｍに供給する。よっ
て、端子Ｐｍからの出力レベルは、ＣＰＵ３による設定
値Ｄｏｍに関係なく、埋め込みデータ記憶部２１に記憶
されている動作停止中レベルにハードウェア的に固定さ
れることとなる。
【００３１】このため、本実施形態のマイコン１にれ
ば、ＣＰＵ３を停止状態にしたままでも、端子Ｐｍの出
力レベルを確実に動作停止中レベルに維持させることが
できる。よって、端子からの出力レベルの安定維持を、
より少ない消費電力で実現することができる。
ば、ＣＰＵ３を停止状態にしたままでも、端子Ｐｍの出
力レベルを確実に動作停止中レベルに維持させることが
できる。よって、端子からの出力レベルの安定維持を、
より少ない消費電力で実現することができる。
【００３２】また、本実施形態のマイコン１では、ＣＰ
Ｕ３の動作停止中には、該ＣＰＵ３の動作クロックであ
る高周波数のメインクロックも停止することとなるた
め、端子からの出力レベルの安定維持を、より一層少な
い消費電力で実現することができる。
Ｕ３の動作停止中には、該ＣＰＵ３の動作クロックであ
る高周波数のメインクロックも停止することとなるた
め、端子からの出力レベルの安定維持を、より一層少な
い消費電力で実現することができる。
【００３３】以上、本発明の一実施形態について説明し
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、 上記実施形態のマイコン１では、複
数の各端子を特定の端子として、その各々に出力レベル
固定回路１５を設けるようにしたが、出力レベル固定回
路１５は、１つの端子だけに設けるようにしても良い。
つまり、出力レベル固定回路１５を設ける端子及びその
数は、適宜決定すれば良い。
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、 上記実施形態のマイコン１では、複
数の各端子を特定の端子として、その各々に出力レベル
固定回路１５を設けるようにしたが、出力レベル固定回
路１５は、１つの端子だけに設けるようにしても良い。
つまり、出力レベル固定回路１５を設ける端子及びその
数は、適宜決定すれば良い。
【００３４】また、上記実施形態のマイコン１では、Ｃ
ＰＵ３が動作を停止してからタイマ時間が経過した時に
ＣＰＵ３を起床させるようにしたが、ＣＰＵ３を起床さ
せる起床条件としては、他の条件でも良い。例えば、低
消費動作制御回路１３は、マイコン１への所定の入力信
号がハイ又はローのうちの特定のレベルに変化した時
に、起床条件が成立したとしてＣＰＵ３を起床させる、
というように構成しても良い。
ＰＵ３が動作を停止してからタイマ時間が経過した時に
ＣＰＵ３を起床させるようにしたが、ＣＰＵ３を起床さ
せる起床条件としては、他の条件でも良い。例えば、低
消費動作制御回路１３は、マイコン１への所定の入力信
号がハイ又はローのうちの特定のレベルに変化した時
に、起床条件が成立したとしてＣＰＵ３を起床させる、
というように構成しても良い。
【００３５】また例えば、低消費動作制御回路１３は、
ＣＰＵ３によってセットされたタイマ時間が経過した時
と、そのタイマ時間が経過するまでの間に、マイコン１
への所定の入力信号が特定のレベルに変化した時との、
両方の場合にＣＰＵ３を起床させる、というように構成
することもできる。
ＣＰＵ３によってセットされたタイマ時間が経過した時
と、そのタイマ時間が経過するまでの間に、マイコン１
への所定の入力信号が特定のレベルに変化した時との、
両方の場合にＣＰＵ３を起床させる、というように構成
することもできる。
【図１】 実施形態のマイコンの構成を表すブロック図
である。
である。
【図２】 従来例を説明する説明図である。
１…マイコン（マイクロコンピュータ）、３…ＣＰＵ、
５…ＲＯＭ、７…ＲＡＭ、９…Ｉ／Ｏポート、１１…メ
インクロック発生回路、１３…低消費動作制御回路、１
３ａ…レジスタ、１５…出力レベル固定回路、１７…サ
ブクロック発生回路、２１…埋め込みデータ記憶部、２
３…切替回路、２５…切替制御用の論理回路、Ｐｍ…端
子
５…ＲＯＭ、７…ＲＡＭ、９…Ｉ／Ｏポート、１１…メ
インクロック発生回路、１３…低消費動作制御回路、１
３ａ…レジスタ、１５…出力レベル固定回路、１７…サ
ブクロック発生回路、２１…埋め込みデータ記憶部、２
３…切替回路、２５…切替制御用の論理回路、Ｐｍ…端
子
Claims (3)
- 【請求項１】 プログラムに従い動作するＣＰＵを備え
ると共に、前記ＣＰＵを動作状態と停止状態とに遷移さ
せることが可能なマイクロコンピュータであって、 前記ＣＰＵが停止状態となっている間、当該マイクロコ
ンピュータの特定の端子からの出力レベルを、その出力
レベルの前記ＣＰＵによる設定値に拘わらず、予め記憶
部に記憶されているレベルに固定する出力レベル固定回
路が設けられていること、 を特徴とするマイクロコンピュータ。 - 【請求項２】 請求項１に記載のマイクロコンピュータ
において、 前記記憶部には、当該マイクロコンピュータの製造時に
前記レベルが記憶されること、 を特徴とするマイクロコンピュータ。 - 【請求項３】 請求項１又は請求項２に記載のマイクロ
コンピュータにおいて、 前記ＣＰＵを動作させるためのメインクロックを生成す
るメインクロック生成手段と、 前記メインクロックよりも周波数が低いサブクロックを
受けて動作すると共に、前記ＣＰＵが停止状態へと遷移
する際に出力する動作要求を受けると、前記メインクロ
ック生成手段の動作を停止させ、その後、特定の起床条
件が成立すると、前記メインクロック生成手段の動作を
再開させて前記ＣＰＵを停止状態から動作状態へと起床
させる低消費動作制御手段と、 を備えていることを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095823A JP2003296293A (ja) | 2002-03-29 | 2002-03-29 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095823A JP2003296293A (ja) | 2002-03-29 | 2002-03-29 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003296293A true JP2003296293A (ja) | 2003-10-17 |
Family
ID=29387311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002095823A Pending JP2003296293A (ja) | 2002-03-29 | 2002-03-29 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003296293A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008052699A (ja) * | 2006-07-28 | 2008-03-06 | Denso Corp | マイクロコンピュータ及び制御システム |
-
2002
- 2002-03-29 JP JP2002095823A patent/JP2003296293A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008052699A (ja) * | 2006-07-28 | 2008-03-06 | Denso Corp | マイクロコンピュータ及び制御システム |
| JP4715760B2 (ja) * | 2006-07-28 | 2011-07-06 | 株式会社デンソー | マイクロコンピュータ及び制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6467042B1 (en) | Method and/or apparatus for lowering power consumption in a peripheral device | |
| KR101429674B1 (ko) | 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법 | |
| US9261937B2 (en) | Information processing apparatus and power supply control circuit | |
| US9444456B2 (en) | Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels | |
| JP5231047B2 (ja) | 制御装置 | |
| TW200528970A (en) | Wake-up reset circuit | |
| CN107231386B (zh) | 应用状态转换方法、装置及移动终端 | |
| KR100433532B1 (ko) | 전원 관리 장치 및 방법 | |
| US6996732B2 (en) | Method of and apparatus for achieving “watch dog” functions in microcontrollers and microcomputers and the like, required to shut down for extended periods of time for energy-conservation purposes | |
| CN115220557A (zh) | 电源开启系统、电源开启方法、可读存储介质及电子设备 | |
| JP2003296293A (ja) | マイクロコンピュータ | |
| KR100726595B1 (ko) | 엔진제어유닛의 재가동 장치 및 방법 | |
| US20060232397A1 (en) | Apparatus, system and method capable of very low power operation in a sensor network | |
| JP2011008698A (ja) | マイクロコンピュータ及びマイクロコンピュータシステム | |
| JP3711849B2 (ja) | マイクロコンピュータ | |
| JP2002202830A (ja) | マイクロコンピュータ | |
| KR100619845B1 (ko) | 이동통신 단말기 제어기의 클럭 장치 | |
| JP3879523B2 (ja) | マイクロコンピュータ | |
| JP2004274336A (ja) | ネットワークシステム | |
| JP3903716B2 (ja) | マイクロコンピュータ | |
| CN116414467A (zh) | 一种低功耗快速唤醒的方法 | |
| JP2006505849A (ja) | マイクロコントローラの回路構成およびリモートコントロールレシーバの動作方法 | |
| JPH06161617A (ja) | 情報処理装置のための電力供給制御装置 | |
| CN116009678A (zh) | 一种时钟切换方法及切换电路 | |
| JP2006023803A (ja) | Ｃｐｕの消費電力削減方法およびコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |