JP4151566B2

JP4151566B2 - マイクロコンピュータ

Info

Publication number: JP4151566B2
Application number: JP2003389444A
Authority: JP
Inventors: 俊彦松岡; 由香里石黒; 秀昭石原
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-02-25
Filing date: 2003-11-19
Publication date: 2008-09-17
Anticipated expiration: 2023-11-19
Also published as: JP2004280783A; US20040168098A1; US7149915B2

Description

本発明は、ウォッチドッグタイマとスリープ制御タイマとを備えたマイクロコンピュータに関する。

特許文献１には、主発振源からの動作クロックに基づいて動作するＣＰＵを監視するウォッチドッグタイマが記載されている。また、特許文献２には、コントローラをスリープモードから通常動作モードへ遷移させる時間間隔をカウントするタイマを備えた情報処理装置が記載されている。
特開２００１−５６９５号公報特開平９−６４８９号公報

図４は、従来から用いられているウォッチドッグタイマとスリープ制御タイマの構成を示している。ＣＰＵ（図示せず）の暴走検出回路として用いられているウォッチドッグタイマ１は、サブクロック発振回路２からのサブクロックＣＫをカウントするカウンタ３を備えている。比較器５は、カウンタ３のカウント値がレジスタ４の設定値を超えるとリセット信号ＲＳＴを発生するようになっている。ＣＰＵは、所定の監視時間内にカウンタ３に対しクリア信号ＣＬＲを与える必要がある。従って、リセット信号ＲＳＴが出力されないということは、すなわちＣＰＵがクリア信号出力ルーチンを正常に実行していることを意味する。

一方、マイクロコンピュータの消費電流を低減するため、ＣＰＵが動作する必要がない期間ではメインクロックを停止させ、ＣＰＵを低消費電力モード（スリープモード）に移行させる。一旦スリープモードに移行したＣＰＵは、外部からの割り込み信号が入力された時およびスリープ時間が経過した時に、通常動作モードに復帰するように動作する。スリープ制御タイマ６は、サブクロックＣＫをカウントするカウンタ７を備えており、比較器９は、カウンタ７のカウント値がレジスタ８の設定値を超えるとウェイクアップ信号ＷＫＵＰを発生するようになっている。

これらウォッチドッグタイマ１とスリープ制御タイマ６は、マイクロコンピュータにおいて多用されているにもかかわらず、機能が全く異なっていることから従来は別個独立の構成とされており、サブクロックＣＫを共用すること以外には回路の統合について検討されていなかった。しかしながら、近年、マイクロコンピュータは一段と高機能化が図られてきており、チップ面積の増大によるコスト上昇が問題となっている。

そこで、本発明の目的は、ウォッチドッグタイマとスリープ制御タイマとを備えたものにおいて、回路規模の縮小を図ったマイクロコンピュータを提供することにある。

請求項１に記載した手段によれば、ウォッチドッグタイマを実現するための監視用比較手段と、スリープ制御タイマを実現するための復帰用比較手段とにおいて、１つの共用カウンタを共用化する。ウォッチドッグタイマは、ＣＰＵが暴走して所定の監視時間内にクリア信号出力ルーチンを実行できなくなったことを検出するものであるため、ＣＰＵの動作が停止する低消費電力動作モードでは用いる必要がない。一方、スリープ制御タイマは、低消費電力動作モードへの移行後所定の復帰時間が経過したときに通常動作モードへの復帰指令信号を発生するものであるため、通常動作モードでは用いる必要がない。

本手段は、こうしたウォッチドッグタイマとスリープ制御タイマの特性、つまり両者が共用カウンタを同時に使用することがないという点に着目したものである。カウンタを共用すると、監視用比較手段と復帰用比較手段には共用カウンタのカウント値が比較対象として入力されることになる。そこで、監視用比較手段は、通常動作モード時に共用カウンタのカウント値が監視時間レジスタの上限カウント設定値に達したときに異常検知信号を生成し、復帰用比較手段は、低消費電力動作モード時に共用カウンタのカウント値が復帰時間レジスタのカウント設定値に達したときに復帰指令信号を生成する。これにより、両者間での調停動作が行われ、動作モードに応じて異常検知信号または復帰指令信号が出力されるようになる。

本手段によれば、従来構成に比べてカウンタの数を減らすことができるので、その分回路規模を縮小でき、半導体集積回路装置（ＩＣ）としてのチップ面積を低減することができる。また、消費電流も低減することができる。なお、本発明でいう共用カウンタは、監視時間または復帰時間を計時する計時手段（タイマ）として用いられるもので、カウント設定値は監視時間または復帰時間と実質的に等価なものである。

請求項２に記載した手段によれば、監視用比較手段の比較器は、共用カウンタのカウント値と監視時間レジスタのカウント設定値とを常時比較するが、その比較器の出力信号は通常動作モードにおいてゲート手段を通して出力される。一方、復帰用比較手段の比較器は、共用カウンタのカウント値と復帰時間レジスタのカウント設定値とを常時比較するが、その比較器の出力信号は低消費電力動作モードにおいてゲート手段を通して出力される。これにより、監視用比較手段と復帰用比較手段は、互いに相手側機能による共用カウンタの操作によっても誤信号を出力することがなくなる。

請求項３に記載した手段によれば、監視用比較手段の比較回路は、通常動作モードにおいてゲート手段を通過した共用カウンタのカウント値と監視時間レジスタのカウント設定値とを比較した信号を出力する。一方、復帰用比較手段の比較回路は、低消費電力動作モードにおいてゲート手段を通過した共用カウンタのカウント値と復帰時間レジスタのカウント設定値とを比較した信号を出力する。これにより、監視用比較手段と復帰用比較手段は、互いに相手側機能による共用カウンタの操作によっても誤信号を出力することがなくなる。

請求項４に記載した手段によれば、通常動作モードから低消費電力動作モードへ移行するときに、復帰時間レジスタには、そのときの共用カウンタのカウント値に、復帰時間に相当する動作クロックのカウント値を加えたカウント設定値が保持される。これにより、共用カウンタは、低消費電力動作モードへ移行した後も、引き続きそのカウント値からカウントを続行することができる。

請求項５に記載した手段によれば、通常動作モードから低消費電力動作モードへ移行するときに、共用カウンタがクリアされるとともに、復帰時間レジスタに所定の復帰時間に相当する動作クロックのカウント値が保持される。これにより、共用カウンタのカウント値が復帰時間レジスタの値に等しくなると復帰指令信号が発生する。

請求項６に記載した手段によれば、復帰時間が経過したとき以外に、外部割り込みなどの復帰要因が発生したときにも、低消費電力動作モードから通常動作モードに復帰することができる。

請求項７に記載した手段によれば、外部（例えばワンチップ化されたマイクロコンピュータの当該チップ外）から復帰指令信号が入力された場合にも、低消費電力動作モードから通常動作モードへ復帰できるようになる。

請求項８に記載した手段によれば、復帰指令信号の発生時における共用カウンタのカウント値がバッファレジスタに格納されるので、低消費電力動作モードの途中で復帰時間が経過する前に外部割り込みなどの復帰要因の発生により通常動作モードに復帰した場合でも、バッファレジスタの値を参照することにより低消費電力動作モードにあった時間を確認することができる。

請求項９に記載した手段によれば、共用カウンタに入力される動作クロックは、ＣＰＵを動作させるメインクロックとは別系統のサブクロックとされる。この構成によれば、ＣＰＵの動作中における誤動作の監視、誤動作の早期検出と正常動作への復帰、誤動作の拡大防止すなわちフェイルセーフ機能を一層高められ、マイクロコンピュータの信頼性をより高めることができる。

請求項１０に記載した手段によれば、サブクロックは、ＩＣに内蔵されたＣＲ発振回路により生成される。この構成によれば、サブクロックの生成に外付け素子を必要としないことから、クロックの発振動作に関しての信頼性が高くなり、ひいてはマイコンの信頼性を高めることになる。
請求項１１に記載した手段によれば、通常動作モード時に、共用カウンタのカウント値が監視時間レジスタの上限カウント設定値に達したときに加え、共用カウンタのカウント値が監視時間レジスタの下限カウント設定値よりも小さい時にクリア信号が入力されたときにも異常検知信号を生成する。

（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、ワンチップマイクロコンピュータの内部構成、特にはウォッチドッグタイマとスリープ制御タイマの構成を示すもので、図４と同一構成部分には同一符号を付している。このワンチップマイクロコンピュータ１１（以下マイコン１１と称す）は、例えば車両のボディ制御用ＥＣＵ(Electronic Control Unit) に設けられた制御基板に搭載されており、バッテリ電圧を降圧して生成された制御用電源電圧の供給を受けて動作するようになっている。

ＣＰＵ１２は、アドレスバス１３とデータバス１４を介して、メモリ、入出力ポート、タイマ、カウンタ、通信回路、Ａ／Ｄ変換器、Ｄ／Ａ変換器など各種の機能回路（何れも図示せず）と接続されている。ＣＰＵ１２および各機能回路には、通常動作モードにおいて水晶発振回路１５からメインクロック（システムクロック）が供給されるようになっている。ＩＣに内蔵された水晶発振回路１５には、ＩＣの外付け素子である水晶発振子１６とコンデンサＣ１、Ｃ２とが接続されるようになっている。

このマイコン１１は、例えば車両放置時などイグニッションスイッチがオフとされた場合に消費電流を極力低減できるように、スリープモード（低消費電力動作モードに相当）での動作が可能となっている。このスリープモードでは、水晶発振回路１５の発振は停止してメインクロックが停止し、ＣＰＵ１２はプログラムの逐次実行動作を停止する。

しかし、スリープモードに移行した後であっても、操作入力の有無を監視して車両のドアロック制御などを行ったり、誤動作の未然防止や誤動作からの早期回復のためのリフレッシュ動作（ポートのオフ設定、状態保持動作等）を行う必要があるため、後述するサブクロックＣＫのカウント値に基づいて一定の（または車両の状態により定められる）スリープ時間（一例として２００ｍｓｅｃ）が経過するごとに、一時的にＣＰＵ１２を通常動作モードに復帰（ウェイクアップ）させるようになっている。スリープ信号ＳＬＰはマイコン１１の動作モードを表す信号であり、Ｈレベルの場合にはスリープモード、Ｌレベルの場合には通常動作モードにあることを示している。

ウォッチドッグタイマ１７は、ＣＰＵ１２からのクリア信号ＣＬＲの入力が所定の上限監視時間以上途絶えたとき、またはクリア信号ＣＬＲが所定の下限監視時間よりも早いタイミングで入力されたときにリセット信号ＲＳＴ（異常検知信号に相当）を発生するもので、レジスタ４、カウンタ１８および信号生成回路１９から構成されている。

スリープ制御タイマ２０は、スリープモードへの移行後所定の復帰時間が経過したときに通常動作モードへの移行を指示するウェイクアップ信号ＷＫＵＰ（復帰指令信号に相当）を発生するもので、レジスタ８、カウンタ１８、信号生成回路２１およびバッファレジスタ２２から構成されている。カウンタ１８とレジスタ４、８、２２は、アドレスバス１３とデータバス１４に接続されている。

カウンタ１８は、ウォッチドッグタイマ１７とスリープ制御タイマ２０とで用いられる共用カウンタであって、マイコン１１に制御用電源電圧が供給されている限り発振し続けるサブクロック発振回路２からのサブクロックＣＫ（動作クロックに相当）をカウントアップするようになっている。このカウンタ１８にクリア信号ＣＬＲが入力されると、カウント値Ｎは０にクリアされる。サブクロック発振回路２は、ＩＣに内蔵されたＣＲ発振回路により構成されている。

レジスタ４（監視時間レジスタに相当）には、上限監視時間および下限監視時間に相当するサブクロックＣＫのカウント設定値ＷＤmax およびＷＤmin が設定されている。また、後述するように、レジスタ８（復帰時間レジスタに相当）には、通常動作モードからスリープモードへの移行時に、上記復帰時間に応じたサブクロックＣＫのカウント設定値ＳＬが設定されるようになっている。

信号生成回路１９（監視用比較手段に相当）は、カウンタ１８のカウント値Ｎとレジスタ４のカウント設定値ＷＤmax 、ＷＤmin とを比較する比較器５と、通常動作モードにおいて当該比較器５の出力信号を通過させるＡＮＤゲート２３（ゲート手段に相当）を有している。比較器５は、カウンタ１８のカウント値Ｎがカウント設定値ＷＤmax を超えた場合およびカウント値Ｎがカウント設定値ＷＤmin に達する前にクリアされた場合に、ＣＰＵ１２の割り込み端子に対しリセット信号ＲＳＴを出力するようになっている。また、ＡＮＤゲート２３の一方の入力端子には比較器５の出力信号が入力され、他方の入力端子にはスリープ信号ＳＬＰがインバータ２４を介して入力されている。これにより、信号生成回路１９は、通常動作モードにおいてのみリセット信号ＲＳＴを出力可能となる。

信号生成回路２１（復帰用比較手段に相当）は、カウンタ１８のカウント値Ｎとレジスタ８のカウント設定値ＳＬとを比較する比較器９と、スリープモードにおいて当該比較器９の出力信号を通過させるＡＮＤゲート２５（ゲート手段に相当）を有している。比較器９は、カウンタ１８のカウント値Ｎがカウント設定値ＳＬを超えた場合にウェイクアップ信号ＷＫＵＰを出力するようになっている。また、ＡＮＤゲート２５の一方の入力端子には比較器９の出力信号が入力され、他方の入力端子にはスリープ信号ＳＬＰが入力されている。これにより、信号生成回路２１は、スリープモードにおいてのみウェイクアップ信号ＷＫＵＰを出力可能となる。

バッファレジスタ２２には、マイコン１１がスリープモードにある期間、カウンタ１８のカウント値Ｎが格納されるようになっている。スリープモードにあるマイコン１１は、上記復帰時間が経過する前であっても、外部割り込みの発生などの要因により通常動作モードに移行する場合があり、ＣＰＵ１２は、ウェイクアップした後でこのバッファレジスタ２２に格納されたカウント値Ｎを参照することにより、スリープ状態にあった時間を認識することができるようになっている。

次に、図２に示すタイミングチャートを参照しながら本実施形態の作用について説明する。
図２は、上から順にカウンタ１８のカウント値Ｎ、ＣＰＵ１２からのクリア信号ＣＬＲ、信号生成回路１９から出力されるリセット信号ＲＳＴ、スリープ信号ＳＬＰを示している。

スリープ信号ＳＬＰがＬレベルにある通常動作モードにおいて、信号生成回路１９のＡＮＤゲート２３は信号通過状態となり、信号生成回路２１のＡＮＤゲート２５は信号遮断状態となる。これにより、信号生成回路１９が有効化され、信号生成回路２１が無効化される。

カウント値Ｎがカウント設定値ＷＤmin とＷＤmax との間にある期間にクリア信号ＣＬＲが入力されていれば、信号生成回路１９はリセット信号ＲＳＴを出力しない（時刻ｔ１）。これに対し、カウント値Ｎがカウント設定値ＷＤmin よりも小さい時にクリア信号ＣＬＲが入力されると、信号生成回路１９はリセット信号ＲＳＴを出力する（例えば時刻ｔ２に示すタイミング）。また、クリア信号ＣＬＲが入力されずカウント値Ｎがカウント設定値ＷＤmax に達したときも、信号生成回路１９はリセット信号ＲＳＴを出力する（時刻ｔ３）。

一方、スリープ信号ＳＬＰがＬレベルからＨレベルになり、マイコン１１が通常動作モードからスリープモードに移行すると、信号生成回路１９のＡＮＤゲート２３は信号遮断状態となり、信号生成回路２１のＡＮＤゲート２５は信号通過状態となる。これにより、信号生成回路１９が無効化され、信号生成回路２１が有効化される。この動作モードの移行時において、レジスタ８には、その時のカウント値ＮＡにスリープ信号ＳＬＰに相当するカウント値ＮＳＬが加算されたカウント設定値ＳＬが設定される（時刻ｔ４）。この設定は、スリープモードに移行する前にＣＰＵ１２が実行してもよいし、専用のハードウェアにより実行してもよい。

ＣＰＵ１２がスリープモードに移行すると、カウンタ１８へのクリア信号ＣＬＲは与えられず、カウンタ１８はクリアされることなくアップカウントし続ける。やがて、カウント値Ｎが上記カウント設定値ＳＬに達すると、信号生成回路２１からウェイクアップ信号ＷＫＵＰが出力され、ＣＰＵ１２が通常動作モードに復帰する（時刻ｔ５）。

このように本実施形態のマイコン１１は、ウォッチドッグタイマ１７とスリープ制御タイマ２０を備え、それぞれの信号生成回路１９と２１でカウンタ１８を共用している。ウォッチドッグタイマ１７は、ＣＰＵ１２が暴走して所定の監視時間内にクリア信号出力ルーチンを実行できなくなったことを検出するものであるため、ＣＰＵ１２の動作が停止するスリープモードでは用いる必要がない。一方、スリープ制御タイマ２０は、スリープモードへの移行後復帰時間が経過したときに通常動作モードへのウェイクアップ信号ＷＫＵＰを発生するものであるため、通常動作モードでは用いる必要がない。

マイコン１１は、こうしたウォッチドッグタイマ１７とスリープ制御タイマ２０の特性、つまり両者がカウンタ１８を同時に使用することがないという点に着目し、従来それぞれが有していたカウンタを減らした構成となっている。これにより、従来構成に比べてマイコン１１の回路規模を縮小でき、チップ面積の縮小ひいてはコストの低減が図られる。また、マイコン１１の消費電流も低減することができる。

この場合、信号生成回路１９と２１は、スリープ信号ＳＬＰをゲート信号とするＡＮＤゲート２３、２５を用いることにより、互いに相補的な動作をするようになっているため、互いに相手側機能によるカウンタ１８の操作によっても誤信号を出力することがない。また、バッファレジスタ２２を設けたので、ＣＰＵ１２は、外部割り込みの発生などの要因によりウェイクアップした後でも、スリープ状態にあった時間を認識することができる。

ところで、ＣＰＵ１２の動作中における誤動作の監視、誤動作の早期検出と正常動作への復帰、誤動作の拡大防止すなわちフェイルセーフ機能を高めるためには、スリープ制御タイマ２０により間欠的に通常動作モードに復帰させ、ＣＰＵ１２によりマイコン１１の内部状態をリフレッシュすることが有効である。また、通常動作モードにおいて、水晶発振子１６やコンデンサＣ１、Ｃ２の接続不良などによりメインクロックが停止した場合であっても、ウォッチドッグタイマ１７を動作させることが必要である。

仮にメインクロックを用いてウォッチドッグタイマ１７を動作させた場合には、プログラムの暴走は検知できるが、メインクロックの停止による誤動作は検出できない。本実施形態では、ウォッチドッグタイマ１７とスリープ制御タイマ２０との共用カウンタ１８が、ＣＰＵ１２を動作させるメインクロックとは別系統のサブクロックＣＫを入力としているので、上記フェイルセーフ機能を一層向上させることができる。

なお、ウォッチドッグタイマ１７はＣＰＵ１２により定期的にリセットされるため、通常動作モード中にメインクロックが一時的に停止した場合であっても、メインクロックが再び生成されれば正常動作に復帰できる。また、通常動作モード中にメインクロックが停止し続けた場合でも、マイコン１１はリセット状態のまま保持されるため、マイコン１１の端子状態は一定の初期状態（例えば入力状態）となり、当該マイコン１１に接続された外部機器に対し誤信号を出力することはない。

メインクロックには高い発振周期精度を要求される場合が多く、従って、本実施形態においても水晶発振子１６（セラミック発振子でもよい）を用いている。しかし、こうした発振子はＩＣに対し外付けとなり、コンデンサＣ１、Ｃ２（容量素子）を必要とする場合が多い。これらの外付け素子は、外れや故障の虞があり、それだけメインクロックの信頼性を低下させる原因となる。これに対し、本実施形態のようにサブクロック発振回路２として内蔵のＣＲ発振回路を用いると、外付け素子を必要としないことからサブクロックＣＫの発振動作に関しての信頼性が高くなる。

（第２の実施形態）
次に、本発明の第２の実施形態について図３を参照しながら説明する。
図３は、ワンチップマイクロコンピュータの内部構成、特にはウォッチドッグタイマとスリープ制御タイマの構成を示すもので、図１と同一構成部分には同一符号を付している。この図３に示すマイコン２６は、図１に示すマイコン１１に対してＯＲゲート２７が追加されている。

このＯＲゲート２７は、ＡＮＤゲート２５からのウェイクアップ信号ＷＫＵＰ１と、ＩＣの外部から入力されるウェイクアップ信号ＷＫＵＰ２（復帰指令信号に相当）とを入力とし、ＣＰＵ１２の割り込み端子に対してウェイクアップ信号ＷＫＵＰを出力するようになっている。外部から入力されるウェイクアップ信号ＷＫＵＰ２は、車内ＬＡＮの通信が開始されたことを示す通信開始信号、種々の操作入力があったことを示す操作入力信号などである。

本実施形態によれば、第１の実施形態と同様の作用、効果が得られる他、マイコン２６の外部からのウェイクアップ信号ＷＫＵＰ２によってもスリープモードから通常動作モードへ復帰できるようになる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
マイコン１１が通常動作モードからスリープモードに移行するときに、カウンタ１８を一旦クリアし、レジスタ８に、カウント設定値ＳＬとしてスリープ信号ＳＬＰに相当するカウント値ＮＳＬを設定してもよい。
ウォッチドッグタイマ１７は、カウンタ１８のカウント値Ｎがカウント設定値ＷＤmax を超えた場合にのみリセット信号ＲＳＴを出力する構成としてもよい。

信号生成回路１９、２１において、それぞれカウンタ１８と比較器５との間、カウンタ１８と比較器９との間にＡＮＤゲート２３、２５を設けてもよい。
バッファレジスタ２２は必要に応じて設ければよい。
水晶発振子１８に替えてセラミック発振子を用いてもよい。
サブクロック発振回路２には、リング発振回路を用いてもよい。

本発明の第１の実施形態であるマイコンの内部構成、特にウォッチドッグタイマとスリープ制御タイマの構成を示すブロック図タイミングチャート本発明の第２の実施形態を示す図１相当図従来構成を示すウォッチドッグタイマとスリープ制御タイマのブロック図

符号の説明

１１、２６はマイクロコンピュータ、４はレジスタ（監視時間レジスタ）、５、９は比較器、８はレジスタ（復帰時間レジスタ）、１７はウォッチドッグタイマ、１８はカウンタ（共用カウンタ）、１９は信号生成回路（監視用比較手段）、２０はスリープ制御タイマ、２１は信号生成回路（復帰用比較手段）、２２はバッファレジスタ、２３、２５はＡＮＤゲート（ゲート手段）である。

Claims

通常動作モード時にクリア信号の入力が所定の監視時間以上途絶えたときに異常検知信号を発生するウォッチドッグタイマと、低消費電力動作モードへの移行後所定の復帰時間が経過したときに通常動作モードへの復帰指令信号を発生するスリープ制御タイマとを備えたマイクロコンピュータにおいて、
前記低消費電力動作モードと前記通常動作モードとにおいて入力される動作クロックをカウントするとともに前記クリア信号の入力によりカウント値がクリアされる共用カウンタと、
前記所定の監視時間に応じた前記動作クロックのカウント設定値を保持する監視時間レジスタと、
前記所定の復帰時間に応じた前記動作クロックのカウント設定値を保持する復帰時間レジスタと、
前記共用カウンタのカウント値と前記監視時間レジスタのカウント設定値とを比較し、前記通常動作モード時に前記共用カウンタのカウント値が前記監視時間レジスタの上限カウント設定値に達したときに前記異常検知信号を生成する監視用比較手段と、
前記共用カウンタのカウント値と前記復帰時間レジスタのカウント設定値とを比較し、前記低消費電力動作モード時に前記共用カウンタのカウント値が前記復帰時間レジスタのカウント設定値に達したときに前記復帰指令信号を生成する復帰用比較手段とを備えて構成されていることを特徴とするマイクロコンピュータ。
前記監視用比較手段は、前記共用カウンタのカウント値と前記監視時間レジスタのカウント設定値とを比較する比較器と、前記通常動作モードにおいて当該比較器の出力信号を通過させるゲート手段とから構成され、
前記復帰用比較手段は、前記共用カウンタのカウント値と前記復帰時間レジスタのカウント設定値とを比較する比較器と、前記低消費電力動作モードにおいて当該比較器の出力信号を通過させるゲート手段とから構成されていることを特徴とする請求項１記載のマイクロコンピュータ。
前記監視用比較手段は、前記通常動作モードにおいて前記共用カウンタのカウント値を通過させるゲート手段と、このゲート手段の出力値と前記監視時間レジスタのカウント設定値とを比較する比較器とから構成され、
前記復帰用比較手段は、前記低消費電力動作モードにおいて前記共用カウンタのカウント値を通過させるゲート手段と、このゲート手段の出力値と前記復帰時間レジスタのカウント設定値とを比較する比較器とから構成されていることを特徴とする請求項１記載のマイクロコンピュータ。
前記復帰時間レジスタには、前記通常動作モードから前記低消費電力動作モードへ移行するときの前記共用カウンタのカウント値に、前記所定の復帰時間に相当する前記動作クロックのカウント値を加えたカウント設定値が保持されることを特徴とする請求項１ないし３の何れかに記載のマイクロコンピュータ。
前記通常動作モードから前記低消費電力動作モードへ移行するときに、前記共用カウンタがクリアされるとともに、前記復帰時間レジスタに前記所定の復帰時間に相当する前記動作クロックのカウント値が保持されることを特徴とする請求項１ないし３の何れかに記載のマイクロコンピュータ。
前記復帰時間が経過したとき以外に、所定の復帰要因が発生したときにも、前記低消費電力動作モードから通常動作モードへの復帰指令信号が発生することを特徴とする請求項１ないし５の何れかに記載のマイクロコンピュータ。
前記復帰時間が経過したとき以外の所定の復帰要因は、外部から復帰指令信号が入力された場合であることを特徴とする請求項６記載のマイクロコンピュータ。
前記復帰指令信号の発生時における前記共用カウンタのカウント値が格納されるバッファレジスタを設けたことを特徴とする請求項１ないし７の何れかに記載のマイクロコンピュータ。
前記共用カウンタに入力される動作クロックは、ＣＰＵを動作させるメインクロックとは別系統のサブクロックであることを特徴とする請求項１ないし８の何れかに記載のマイクロコンピュータ。
ＩＣとして構成され、前記サブクロックは、当該ＩＣに内蔵されたＣＲ発振回路により生成されることを特徴とする請求項９記載のマイクロコンピュータ。
前記監視用比較手段は、前記通常動作モード時に、前記共用カウンタのカウント値が前記監視時間レジスタの上限カウント設定値に達したときに加え、前記共用カウンタのカウント値が前記監視時間レジスタの下限カウント設定値よりも小さい時に前記クリア信号が入力されたときにも前記異常検知信号を生成することを特徴とする請求項１ないし１０の何れかに記載のマイクロコンピュータ。