JP4665846B2 - マイクロコンピュータ及び電子制御装置 - Google Patents

Description

本発明は、リセット端子を備えたマイクロコンピュータ及びそのマイクロコンピュータを備えた電子制御装置に関する。

従来より、マイクロコンピュータには、初期化のためのリセット信号が入力されるリセット端子が備えられている。そして、マイクロコンピュータは、リセット信号がアクティブレベルとなっている間は動作を停止し、そのリセット信号がアクティブレベルから非アクティブレベルになると、再起動する。

一方、制御対象を制御する必要がない場合には、消費電流の少ない動作モードである低電流モードで動作するマイクロコンピュータが知られている（例えば、特許文献１参照）。
特開平９−１４６９１３号公報

ところで、マイクロコンピュータを備えたものとしては、車両用の電子制御装置（以下、ＥＣＵと言う）がある。
そして、この種のＥＣＵでは、マイクロコンピュータに異常が生じると、そのマイクロコンピュータが初期化されると共に、マイクロコンピュータが制御対象を制御する必要がない場合には、そのマイクロコンピュータの動作モードが、低電流モードになるように構成されている。

具体的に、ＥＣＵでは、マイクロコンピュータに、車両に搭載されるバッテリ電圧を降圧してそのマイクロコンピュータが動作するための動作電圧を供給する電源回路が備えられており、その電源回路は、マイクロコンピュータの異常を検出すると、マイクロコンピュータへ、アクティブレベルのリセット信号を出力する。また、電源回路は、例えば車両のイグニションスイッチのオンオフ状態に基づき、マイクロコンピュータが制御対象を制御する必要があるか否かを表す制御要否信号をマイクロコンピュータに出力する。

そして、マイクロコンピュータは、リセット信号の出力レベルがアクティブレベルになると動作を停止し、一方、制御要否信号の出力レベルが、マイクロコンピュータが制御対象を制御する必要がないことを表す出力レベル（例えばローレベル）になると、低電流モードへ移行する。

ところでこの場合、マイクロコンピュータには、リセット信号が入力されるためのリセット端子と、そのリセット端子とは別に、制御要否信号が入力されるための電流低減用端子とを設ける必要がある。

しかし、電子制御装置に搭載されるようなマイクロコンピュータにおいて、端子の数が多くなると、そのマイクロコンピュータのパッケージが大きくなり実装に不利となってしまうため、なるべく端子の数を減らしたいという要望がある。一方、ただ単に電流低減用端子が省かれると、マイクロコンピュータが低電流モードに移行できなくなり、バッテリ上がり等の問題が生じる。

本発明は、こうした問題に鑑みなされたもので、端子数を抑えつつ、消費電流の低減を図ることのできるマイクロコンピュータ、及びそのマイクロコンピュータを備えた電子制御装置を提供することを目的とする。

かかる問題を解決するためになされた本願発明のマイクロコンピュータは、リセット端子を有するマイクロコンピュータであって、リセット端子にアクティブレベルの信号が入力されると、当該マイクロコンピュータが動作クロックとするメインクロックを生成するメインクロック生成回路の動作を停止させる停止手段を備えている。

ところで、リセット端子にアクティブレベルの信号が入力されている間は、マイクロコンピュータのＣＰＵ等は動作を停止し、リセット端子に入力される信号がアクティブレベルから非アクティブレベルになると、ＣＰＵ等は動作を開始して、マイクロコンピュータが再起動する。

そして、本願発明のマイクロコンピュータによれば、リセット端子にアクティブレベルの信号が入力されている間、つまり、マイコンのＣＰＵ等が動作を停止している間はメインクロック生成回路が動作しないように構成できるため、消費電流を低減することができる。

また、消費電流を低減するために、例えばメインクロック生成回路の動作を停止させるための信号が入力される端子を専用に設けなくてもよいため、端子数を抑えることができ有利である。

ところで、リセット端子に入力される信号がアクティブレベルから非アクティブレベルになりＣＰＵ等が動作を開始するためには、メインクロック生成回路が動作する必要があるが、メインクロック生成回路が動作を開始した直後は、そのメインクロック生成回路の動作が安定せず、例えばメインクロックの周波数や振幅が一定にならないことが考えられる。そうすると、ＣＰＵがプログラムを実行することによって起こる事象のタイミングが保証できなくなり、制御に支障をきたすこととなる。

そこで、本願発明のマイクロコンピュータは、メインクロック生成回路が生成するメインクロックよりも低周波のサブクロックを常時生成するサブクロック生成回路を備えており、リセット端子に入力される信号がアクティブレベルから非アクティブレベルになると、サブクロックを動作クロックとして動作を開始するようになっていると共に、リセット端子に入力される信号がアクティブレベルから非アクティブレベルになると、停止手段の停止動作を解除させる解除動作をする停止解除手段と、停止解除手段が解除動作をしてメインクロック生成回路が動作を開始すると、当該マイクロコンピュータの動作クロックを、サブクロックからメインクロックに切り換える切換手段とを備えている。

本願発明のマイクロコンピュータによれば、リセット端子に入力される信号がアクティブレベルから非アクティブレベルになって動作を開始する際は、まず、サブクロックを動作クロックとして動作する。また、停止解除手段がメインクロック生成回路の動作を開始させると共に、そのメインクロック生成回路の動作が安定してから、切換手段が動作クロックをサブクロックからメインクロックに切り換えるように構成することができる。このため、制御に支障をきたすことがない。そしてこの場合、さらに、次のように構成するとよい。

つまり、本願発明のマイクロコンピュータは、メインクロックの一定周期毎にカウント動作するメインクロックカウント手段を備えている。そして、切換手段は、停止解除手段が解除動作をしてから、メインクロックカウント手段のカウント値が所定値以上になると、当該マイクロコンピュータの動作クロックを、サブクロックからメインクロックに切り換えるようになっている。

具体的に、このような本願発明のマイクロコンピュータでは、例えば、予め、メインクロック生成回路が動作を開始してからその動作が安定するまで（メインクロックの周波数や振幅が一定となるまで）に、メインクロックの振動が何回生じるかというデータを実験等により算出し、その算出値を所定値として、マイクロコンピュータのＲＯＭ等に記憶しておくようにすればよい。そして、メインクロック生成回路が動作を開始してから、メインクロックカウンタ手段によりカウントされるメインクロックの振動の発生回数が、ＲＯＭに記憶した所定値以上になると、メインクロック生成回路の動作が安定したとみなして、切換手段により、動作クロックがサブクロックからメインクロックに切り換えられるようにすればよい。

これにより、メインクロック生成回路の動作が安定してから、ＣＰＵの動作クロックを、サブクロックからメインクロックに切り換えるようにすることができる。
一方、メインクロック生成回路の動作状態について、メインクロックの周波数が正常な周波数よりも大きいという不安定な状態も考えられる。そしてこの場合、メインクロックの振動の発生回数は多くなるため、メインクロック生成回路の動作が不安定な状態であるにもかかわらず、メインクロックカウント手段のカウント値が所定値に達して、動作クロックがサブクロックからメインクロックに切り換えられるおそれがある。そこで、この場合、請求項４のように構成するとよい。

つまり、本願発明のマイクロコンピュータは、サブクロックの一定周期毎にカウント動作するサブクロックカウント手段を備えており、メインクロックカウント手段及びサブクロックカウント手段は、停止解除手段が解除動作をすると、カウント動作を開始する。そして、切換手段は、停止解除手段が解除動作をしてから一定時間経過した際に、メインクロックカウント手段のカウント値とサブクロックカウント手段のカウント値との比が、予め定められた許容範囲内にあると判定すると、当該マイクロコンピュータの動作クロックを、サブクロックからメインクロックに切り換えるようになっている。

ここで、メインクロック及びサブクロックの周波数はそれぞれ、予め設定される。つまり、メインクロック生成回路は周波数ｆ１（Ｈｚ）のメインクロックを出力し、サブクロック生成回路は、周波数ｆ２（Ｈｚ）のサブクロックを出力するように構成される（ｆ１＞ｆ２）。そして、サブクロック生成回路は常時動作しており、動作が停止されたり再開されたりすることがないため、その動作は安定している。そこで、このような本願発明のマイクロコンピュータでは、サブクロックの周波数ｆ２を基準にして、メインクロック生成回路の動作が安定しているか否か（メインクロックが周波数ｆ１で出力されているか否か）を判断するようにしている。つまり、メインクロック生成回路の動作が安定していれば、ある期間において、ｆ１とｆ２との比は一定となるはずである。言い換えると、メインクロックカウント手段のカウント値とサブクロックカウント手段のカウント値との比（以下、カウント比とも記載する）は一定となるはずであり、そのカウント比が、予め定められた許容範囲内にあれば、メインクロック生成回路の動作が安定しているとみなすようにしている。

これにより、メインクロック生成回路の動作が安定してから、ＣＰＵの動作クロックを、サブクロックからメインクロックに切り換えるようにすることができる。
次に、本願発明に係る電子制御装置は、上記の本願発明のマイクロコンピュータと、マイクロコンピュータが異常であるか否かと、マイクロコンピュータが制御対象を制御する必要があるか否かとを判定すると共に、マイクロコンピュータが異常であると判定するか、或いはマイクロコンピュータが制御対象を制御する必要がないと判定すると、マイクロコンピュータへアクティブレベルの信号を出力する信号出力手段と、を備えていることを特徴とする電子制御装置である。

この電子制御装置によれば、マイクロコンピュータに異常が生じた場合、或いはマイクロコンピュータが制御対象を制御しなくてもよい場合に、マイクロコンピュータのリセット端子へアクティブレベルの信号を入力してメインクロックの動作を停止させ、消費電流を低減することができるようになる。また、マイクロコンピュータについて上述したような効果を得ることができる。

次に、本願発明のマイクロコンピュータは、当該マイクロコンピュータがメインクロックを動作クロックとして動作している際に、当該マイクロコンピュータが消費電流を抑えるための動作モードである低電流モードで動作する必要があるか否かを判定する動作モード判定手段と、この動作モード判定手段により低電流モードで動作する必要があると判定されると、当該マイクロコンピュータを低電流モードへ移行させる移行手段とを備えている。

このような本願発明のマイクロコンピュータによれば、外部から、リセット端子にアクティブレベルの信号が入力されなくても、動作モード判定手段が低電流モードで動作する必要があると判定すれば、移行手段により、低電流モードへ移行することとなる。この場合、具体的に、移行手段がメインクロック生成回路の動作を停止させるようにすればよい。これによれば、例えば、アクティブレベルの信号がリセット端子に入力されるべきところ、その信号を出力する側の異常等により入力されない場合でも、メインクロック生成回路の動作を停止させ、より確実に、消費電流を低減することができるようになる。

次に、本願発明に係る電子制御装置は、上述したマイクロコンピュータと、マイクロコンピュータが異常であるか否かと、マイクロコンピュータが制御対象を制御する必要があるか否かとを判定すると共に、マイクロコンピュータが異常であると判定するか、或いはマイクロコンピュータが制御対象を制御する必要がないと判定すると、マイクロコンピュータへアクティブレベルの信号を出力する信号出力手段と、を備えた電子制御装置である。そして、マイクロコンピュータは、さらに、信号出力手段の異常を検出する異常検出手段を備え、動作モード判定手段は、異常検出手段により信号出力手段の異常が検出されると、低電流モードで動作する必要があると判定するようになっている。

この電子制御装置によれば、前述したように、マイクロコンピュータに異常が生じた場合、或いはマイクロコンピュータが制御対象を制御しなくてもよい場合に、マイクロコンピュータへアクティブレベルの信号を入力してメインクロックの動作を停止させ、消費電流を低減することができるようになる。またさらに、マイクロコンピュータへアクティブレベルの信号を出力する信号出力手段に異常が生じた場合には、マイクロコンピュータが低電流モードへ移行するため、より確実に、消費電流を低減することができるようになる。

ところで、本願発明の電子制御装置においては、さらに、次のように構成することが好ましい。
つまり、本願発明の電子制御装置は、異常検出手段により異常が検出されると、当該電子制御装置の外部へ異常を通知する異常通知手段を備えている。これによれば、信号出力手段に異常が生じた場合に、例えばメンテナンス者等は異常が生じたことがすぐ分かるようになる。よって、修理等の措置をすぐにとれるようになるため、異常等で消費電流が増加してバッテリが上がってしまう、というような問題が生じることを未然に防止することができる。

また、本願発明の電子制御装置は、異常検出手段により異常が検出されると、異常が生じたことを表す異常情報を記憶する異常記憶手段を備えている。これにより、例えばバッテリ上がり等の問題が生じた際、原因を容易に特定できるようになる。なぜなら、異常情報が記憶されていれば、その異常情報を読み出すことで、信号出力手段に異常が生じたことが容易に分かるようになるためである。

以下に、本発明の実施形態を図面に基づき説明する。
図１は、本発明が適用された車両用の電子制御装置（以下、ＥＣＵと言う）を表す構成図である。図１のＥＣＵ１は、例えば車両のエンジンや電子スロットルを制御するためのものであり、マイコン２と電源回路３とを備えている。

まず、マイコン２は、動作クロックとしてのメインクロックを出力するための発振部２０と、メインクロックよりも低周波のサブクロックを出力するオンチップオシレータ３０と、各種プログラムに従い動作するＣＰＵ４０と、このＣＰＵ４０に各種処理を実行させるためのプログラム等が予め格納されるＲＯＭ４２と、ＣＰＵ４０による演算結果等を一時記憶するためのＲＡＭ４４と、外部の機器と信号の入出力を行うための入出力インタフェース（以下、Ｉ／Ｏと言う）４６と、ＣＰＵ４０，ＲＯＭ４２，ＲＡＭ４４及びＩ／Ｏ４６を相互に接続するバス６０と、ＣＰＵ４０からの指令に従い、周知のウオッチドッククリア信号（以下、ＷＤＣと言う）を定期的に出力するＷＤＣ出力部４８とを備えている。

また、メインクロックの１周期毎に１づつカウント動作するカウンタ５０と、サブクロックの１周期毎に１づつカウント動作するカウンタ５２とを備えている。さらに、後述する電源回路３からのリセット信号が入力されるリセット端子１０を備えている。また、符号１４で表す部分は、マイコン２が通常備える入出力ポートである。

ここで、発振部２０は、インバータ２２と抵抗２４とを備えており、マイコン２の外部に設けられた振動子（水晶振動子やセラミック振動子等がある）２６と、スイッチＳＷ１を介して接続される。具体的に、振動子２６の一端が、インバータ２２の出力端子側とスイッチＳＷ１を介して接続される。一方、振動子２６のスイッチＳＷ１と接続される一端と反対側の他端は、インバータ２２の入力端子側と常時接続されている。また、振動子２６の両端とグランドラインとの間には、コンデンサＣ１，Ｃ２が接続されている。尚、インバータ２２，抵抗２４，振動子２６，コンデンサＣ１，Ｃ２からなる回路（発振回路２８）は周知の発振回路である。そして、発振部２０と振動子２６とがスイッチＳＷ１を介して接続された状態（以下、この状態をスイッチＳＷ１のオン状態とする）では、発振部２０から、前述のメインクロックが出力される。また、スイッチＳＷ１のオン状態に対し、スイッチＳＷ１のオフ状態では、スイッチＳＷ１の振動子２６側の一端は、動作電圧Ｖｏが供給される電源ラインに接続され、この場合、クロックは出力されない。

一方、オンチップオシレータ３０は、コンデンサと抵抗とからなる周知のＣＲ回路（図示せず）を有しており、前述のサブクロックを出力する。
そして、メインクロックとサブクロックとの何れか一方が、スイッチＳＷ２を介して、ＣＰＵ４０の動作クロックとしてそのＣＰＵ４０に供給される。尚、以下、メインクロックがＣＰＵ４０に供給されるようなスイッチＳＷ２の状態を、スイッチＳＷ２のオン状態とし、サブクロックがＣＰＵ４０に供給されるようなスイッチＳＷ２の状態を、スイッチＳＷ２のオフ状態とする。

次に、電源回路３は、電源供給部８０と、監視部８２と、リセット信号出力部８４と、を備えている。
電源供給部８０は、外部電源としてのバッテリ４から常時供給されるバッテリ電圧（例えば１２Ｖ）ＶＢを降圧して、マイコン２が動作するための動作電圧（例えば５Ｖ）Ｖｏをマイコン２に供給する。

監視部８２は、マイコン２のＷＤＣ出力部４８から出力されるＷＤＣ信号を監視し、そのＷＤＣ信号が定期的に出力されなければ、その旨を表す信号（例えばハイレベルの異常信号）をリセット信号出力部８４に出力する。

リセット信号出力部８４は、マイコン２のリセット端子１０に、ローアクティブのリセット信号を出力する。そして、リセット信号出力部８４は、監視部８２から異常信号が出力されると、リセット信号を一定時間アクティブレベル（ローレベル）にして、マイコン２に対してリセットを指示する。また、本実施形態では、リセット信号出力部８４は、車両のイグニションスイッチ（以下、ＩＧＳＷと言う）５のオンオフ状態に基づき、マイコン２が制御対象を制御する必要があるか否かを判定して、その判定結果に基づき、リセット信号の出力レベルを変更する。例えば、ＩＧＳＷ５がオンされたなら、マイコン２が制御対象を制御する必要があると判定して、リセット信号の出力レベルを非アクティブレベルにし、一方、ＩＧＳＷ５がオフされたなら、マイコン２が制御対象を制御する必要がないと判定して、リセット信号の出力レベルをアクティブレベルにする。尚、リセット信号出力部８４は、ＩＧＳＷ５からの信号（以下、ＩＧＳＷ信号と言う）に基づき、ＩＧＳＷ５のオンオフ状態を判断する。具体的に、ＩＧＳＷ信号がハイレベルならＩＧＳＷ５はオン状態であると判断し、ＩＧＳＷ信号がローレベルならＩＧＳＷ５はオフ状態であると判断する。そして、リセット信号がアクティブレベルとなっている間は、マイコン２のＣＰＵ４０は、その動作を停止する。

また、リセット端子１０からは、スイッチＳＷ１，ＳＷ２に、そのスイッチＳＷ１，ＳＷ２のオフを指令するローアクティブの信号（以下、オフ指令信号と言う）が出力されるようになっており、リセット信号の出力レベルがアクティブレベルになると、オフ指令信号の出力レベルがアクティブレベル（ローレベル）になる。つまり、この場合、スイッチＳＷ１，ＳＷ２はオフ状態となる。

一方、本実施形態のＥＣＵ１においては、ＣＰＵ４０は、スイッチＳＷ１，ＳＷ２に、そのスイッチＳＷ１，ＳＷ２のオンを指令するハイアクティブの信号（以下、オン指令信号と言う）を出力するようになっている。このオン指令信号は、ＣＰＵ４０が所定のプログラムに従い動作することで出力される。

次に、このような本実施形態のＥＣＵ１の作用について、図２を用いて説明する。
図２において、１段目はＩＧＳＷ信号を表し、２段目は監視部８２から出力される異常信号を表し、３段目はリセット信号出力部８４から出力されるリセット信号を表している。また、４段目はメインクロックを表し、５段目はサブクロックを表し、６段目はオフ指令信号を表し、７段目はオン指令信号を表している。さらに、８段目はスイッチＳＷ１のオンオフ状態を表し、９段目はスイッチＳＷ２のオンオフ状態を表し、１０段目はマイコン２の動作状態を表している。

まず、時刻ｔ０において、車両のＩＧＳＷ５はオン状態であるとする。また、マイコン２に異常も生じていないとする。この場合には、スイッチＳＷ１がオン状態で発振回路２８が動作し、メインクロックが出力されると共に、スイッチＳＷ２がオン状態でメインクロックがＣＰＵ４０に供給され、マイコン２はメインクロックを動作クロックとして動作する。そして、マイコン２は、制御対象を制御するための通常の動作をする。

一方、時刻ｔ１において、マイコン２に異常が生じたとする。すると、マイコン２のＷＤＣ出力部４８からＷＤＣ信号が定期的に出力されなくなる。この場合、電源回路３の監視部８２から、異常を表す異常信号が出力され、さらに、リセット信号出力部８４は、異常信号が出力されると、リセット信号を一定時間アクティブレベルにする。

そして、リセット信号がアクティブレベルになると、ＣＰＵ４０が動作を停止する。また、リセット端子１０からアクティブレベルのオフ指令信号がスイッチＳＷ１，ＳＷ２に出力され、スイッチＳＷ１が切り換えられてオフ状態となり、発振回路２８が動作を停止すると共に、スイッチＳＷ２が切り換えられてオフ状態となり、オンチップオシレータ３０とＣＰＵ４０とが接続された状態となる。

その後、時刻ｔ２において、リセット信号が非アクティブレベル（ハイレベル）になると、ＣＰＵ４０が動作を開始することとなるが、この際、ＣＰＵ４０は、サブクロックを動作クロックとして動作を開始する。そして、ＣＰＵ４０は、時刻ｔ２にて動作を開始すると、その後、時刻ｔ３にて、発振回路２８の動作を開始させる。具体的には、アクティブレベルのオン指令信号をスイッチＳＷ１に出力してスイッチＳＷ１をオン状態にし、発振回路２８の動作を開始させる。尚、発振回路２８を動作させるタイミング、言い換えると、ＣＰＵ４０が時刻ｔ２で動作を開始してから発振回路２８を動作させるまでの時間ｔａは、発振回路２８を動作させるまでに実施する初期設定にかかる時間であり、ＣＰＵ４０は、所定のプログラムに従い動作することで、時刻ｔ３で発振回路２８を動作させるようになっている。尚、ＣＰＵ４０が時刻ｔ２で動作を開始すると、発振回路２８も動作を開始するように構成してもよい。

そしてその後、後述するように発振回路２８の動作が安定すると、時刻ｔ４において、ＣＰＵ４０は、動作クロックを、サブクロックからメインクロックに切り換える。具体的には、ＣＰＵ４０は、スイッチＳＷ２へ、アクティブレベルのオン指令信号を出力しスイッチＳＷ２をオン状態にして、ＣＰＵ４０とオンチップオシレータ３０とが接続された状態から、ＣＰＵ４０と発振回路２８とが接続された状態に切り換える。

また、その後、時刻ｔ５において、ＩＧＳＷ５がオフされると、リセット信号出力部８４からのリセット信号がアクティブレベルになり、前述したように、ＣＰＵ４０が動作を停止すると共に、スイッチＳＷ１，ＳＷ２がオフされる。

次に、図２で表す作用がどのように実現されるかについて説明する。
図３は、電源回路３のリセット信号出力部８４の構成を表す構成図である。
図３に示すように、リセット信号出力部８４は、監視部８２からアクティブレベルの異常信号が出力されると、ローレベルの信号を一定時間出力するワンショットパルス回路８４ａと、入力部にＩＧＳＷ信号とワンショットパルス回路８４ａからの信号が入力されるように構成されたＡＮＤ回路８４ｂとを備えている。

そして、ＡＮＤ回路８４ｂは、ＩＧＳＷ信号がハイレベル（ＩＧＳＷ５がオン状態）であり、かつ、ワンショットパルス回路８４ａからの信号がハイレベル（マイコン２が正常）であれば、ハイレベルの信号（つまり、非アクティブレベルのリセット信号）を出力する。

一方、ＡＮＤ回路８４ｂは、ＩＧＳＷ信号がローレベル（ＩＧＳＷ５がオフ状態）であるか、或いはワンショットパルス回路８４ａからローレベルの信号が出力されると（マイコン２に異常が生じた場合）、ローレベルの信号（アクティブレベルのリセット信号）を出力する。つまり、ＩＧＳＷ信号がローレベルの間、ローレベルの信号を出力する。また、ＩＧＳＷ信号がハイレベルであっても、ワンショットパルス回路８４ａからローレベルの信号が出力されると、そのローレベルの信号が出力される一定時間の間、ローレベルの信号を出力する。

次に、図４は、マイコン２のＣＰＵ４０が実行する処理の流れを表すフローチャートである。この図４の処理は、スイッチＳＷ１，ＳＷ２をオンするための処理であり、リセット信号が非アクティブレベルになると開始される。尚、前述のように、リセット信号がアクティブレベルになってＣＰＵ４０が動作を停止する際は、ＳＷ２の接続状態は、ＣＰＵ４０とオンチップオシレータ３０とが接続される状態に切り換えられる。そして、リセット信号が非アクティブレベルになると、ＣＰＵ４０は、オンチップオシレータ３０からのサブクロックを動作クロックとして動作する。

まず、Ｓ２１０では、発振回路２８の動作を所定のタイミングで開始させる（図２の時刻ｔ３）。具体的に、スイッチＳＷ１へアクティブレベルのオン指令信号を出力して、スイッチＳＷ１をオン状態にする。つまり、発振部２０と振動子２６とが接続された状態とする。

次に、Ｓ２２０へ進み、発振回路２８が動作を開始してから、予め定められた安定時間が経過したか否かを判定する。この安定時間は、発振回路２８が動作を開始してからその動作が安定するまでの時間についての予測時間であり、マイコン２のＲＯＭ４２に予め記憶される。尚、安定時間は、振動子２６の特性等を考慮して決定する。そして、Ｓ２２０では、安定時間が経過するまでこの判定処理を繰り返し、安定時間が経過したと判定すると（Ｓ２２０：ＹＥＳ）、次に、Ｓ２３０へ進む。

Ｓ２３０では、さらに、発振回路２８の動作が安定しているか否かを、Ｓ２２０とは異なる方法で判定する。具体的には、発振回路２８が動作を開始してから、その発振回路２８が出力するメインクロックの振動の発生回数がカウンタ５０により計測されており（図１参照）、ＣＰＵ４０は、カウンタ５０のカウンタ値を読み出して、そのカウンタ値が所定値以上であるか否かを判定する。尚、前述のように、カウンタ５０は、メインクロックの１周期毎にカウント動作するようになっているが、例えば２周期毎や３周期毎にカウント動作するようにしてもよく、その態様はどのようにしてもよい。また、カウンタ５０のカウント動作としては、カウントアップでもよいし、カウントダウンでもよい。後述するサブクロックのカウントについても同様である。

また、所定値は、次のように定めることが考えられる。まず、発振回路２８が動作を開始してからその動作が安定するまで（周波数や振幅が一定となるまで）のメインクロックの振動の発生回数を、前述の安定時間の場合のように、予め、振動子２６の特性に基づき算出する。或いは、実際の実験等により算出するようにしてもよい。そして、その算出した算出値を、所定値として、マイコン２のＲＯＭ４２に記憶させる。

そして、Ｓ２３０では、ＲＯＭ４２に記憶された所定値を読み出すと共に、カウンタ５０のカウンタ値を読み出し、読み出したカウンタ値が所定値に達すれば（Ｓ２３０：ＹＥＳ）、発振回路２８の動作が安定したものと判断し、Ｓ２４０へ進む。

Ｓ２４０では、このＣＰＵ４０の動作クロックを、サブクロックからメインクロックに切り換える。具体的に、スイッチＳＷ２へアクティブレベルのオン指令信号を出力してスイッチＳＷ２をオン状態にし、接続状態を、オンチップオシレータ３０とＣＰＵ４０とが接続された状態から、発振回路２８とＣＰＵ４０とが接続された状態に切り換える。そしてその後、当該処理を終了する。

尚、本実施形態において、発振回路２８がメインクロック生成回路に相当し、スイッチＳＷ１が停止手段に相当し、スイッチＳＷ１及びＳ２１０の処理が停止解除手段に相当し、オンチップオシレータ３０がサブクロック生成回路に相当し、スイッチＳＷ１，ＳＷ２及び図４のＳ２４０の処理が切換手段に相当し、カウンタ５０がメインクロックカウント手段に相当し、カウンタ５２がサブクロックカウント手段に相当し、リセット信号出力部８４が信号出力手段に相当している。

このように、本実施形態においては、リセット端子１０にアクティブレベルのリセット信号が入力されている間、つまり、マイコン２のＣＰＵ４０等が動作を停止している間は発振回路２８が動作しないようになっているため、消費電流を低減することができる。

また、発振回路２８の動作を停止させるための信号が入力される端子を専用に設けることなく、消費電流を低減することを実現している。つまり、マイコン２の端子数を抑えることができるという点でも有利である。

また、本実施形態においては、リセット端子１０に入力されるリセット信号がアクティブレベルから非アクティブレベルになってＣＰＵ４０等が動作を開始する際は、まず、ＣＰＵ４０は、出力の安定しているサブクロックを動作クロックとして動作し、その後、動作クロックをサブクロックからメインクロックに切り換えるようになっている。しかも、ＣＰＵ４０は、図４の処理を実行することにより、発振回路２８の動作が安定してから、動作クロックをサブクロックからメインクロックに切り換えるようにしている。よって、ＣＰＵ４０がプログラムを実行することによって起こる事象のタイミングが保証されることとなり、制御に支障をきたすことがない。
〈変形例〉
次に、本実施形態の変形例について説明する。この例では、図４の処理に代えて、図５の処理を行うようになっている。

そして、図５の処理は、前述のＳ２３０の処理に代えて、Ｓ３３０の処理を行う点が図４の処理と異なっている。以下、その内容について、具体的に説明する。
まず、発振回路２８から出力されるメインクロックの振動の発生回数がカウンタ５０により計測され（図１参照）、オンチップオシレータ３０からのサブクロックの振動の発生回数がカウンタ５２により計測されることは（図１参照）、前述の通りである。

また、メインクロックの周波数及びサブクロックの周波数はそれぞれ、予め設定される。尚、メインクロックの周波数の設定値をｆ１（Ｈｚ）、サブクロックの周波数の設定値をｆ２（Ｈｚ）とする。そして、オンチップオシレータ３０は、発振回路２８が動作を停止している間も常時動作しており、動作が停止されたり再開されたりすることがないため、動作は安定している（サブクロックの周波数はｆ２で一定である）。

そこで、Ｓ３３０では、サブクロックの周波数ｆ２を基準にして、発振回路２８の動作が安定しているか否か（メインクロックが周波数ｆ１で出力されているか否か）を判断するようにしている。つまり、発振回路２８の動作が安定していれば、ある期間において、ｆ１とｆ２との比は一定となるはずである。言い換えると、カウンタ５０のカウント値とカウンタ５２のカウント値との比（以下、カウント比とも記載する）は一定となるはずであり、そのカウント比が、予め定められた許容範囲内にあれば、発振回路２８の動作が安定しているとみなすようにしている。

例えば、ｆ１（Ｈｚ）が１Ｍ（Ｈｚ）と設定され、ｆ２（Ｈｚ）が１０Ｋ（Ｈｚ）と設定されているような場合、つまり、ｆ１＝１００×ｆ２である場合、次のようにする。カウンタ５０のカウンタ値をＡとし、カウンタ５２のカウンタ値をＢとすると、Ａの許容範囲として、例えば９０×Ｂ＜Ａ＜１１０×Ｂと設定し、Ｓ３３０では、この条件を満たすか否かを判定する。尚、許容範囲を定める際に、Ｂに乗算する数値（９０や１１０といった数値）は、予め定めてＲＯＭ４２に記憶させておく。

そして、条件を満たすと判定すれば（Ｓ３３０：ＹＥＳ）、発振回路２８の動作が安定していると判断して、Ｓ２４０へ移行する。
そして、このような本変形例によっても、発振回路２８の動作が安定してから、ＣＰＵ４０の動作クロックをサブクロックからメインクロックに切り換えるようにすることができるため、制御に支障をきたすことがない。また、本変形例によれば、以下の点で有利である。

例えば、発振回路２８の動作状態が、その発振回路２８の出力するメインクロックの周波数が設定された周波数ｆ１よりも大きくなってしまうというような不安定な状態になることも考えられる。万が一、そのような状態になると、メインクロックの振動の発生回数が多くなってしまい、図４の処理の場合には、発振回路２８の動作が安定する前に、カウンタ５０のカウント値が所定値に達して、発振回路２８の動作が安定したと誤判定されるおそれがある。

この点、本変形例によれば、出力が安定しているサブクロックの周波数ｆ２を基準にして、本当に発振回路２８の動作が安定しているか否かが判定されるようになっており、前述のように誤判定されることがない。

尚、他の変形例として、図５の処理に代えて、図４のＳ２３０とＳ２４０との間にＳ３３０が実行されるような処理が実施されてもよいし、Ｓ２２０とＳ２３０との間にＳ３３０が実行されるような処理が実施されてもよい。

また、さらに、上記図４又は図５の処理を実施する本実施形態によれば、以下に述べるような有利な点がある。
既に説明したように、本実施形態においては、ハード構成により発振回路２８の動作を停止させる一方、発振回路２８の動作開始はソフトウエアにより制御する。この点について、発振回路２８の動作開始をハード構成により制御すること、例えば、リセット信号が非アクティブレベルになると、スイッチＳＷ１，ＳＷ２がオンされるようにすることも考えられるが、発振回路２８の動作開始をソフトウエアで実現すると、以下に説明するように、より消費電流を低減することができる。

ここで、図６は、発振回路２８の動作開始をハード構成で実現した場合、ソフトウエアで実現した場合のそれぞれにおけるＥＣＵ１の消費電流を表す図である。ハード構成で実現した場合とは、前述のように、リセット信号が非アクティブレベルになると、例えばリセット端子１０からアクティブレベルのオン指令信号が出力されてスイッチＳＷ１，ＳＷ２がオン状態となり、発振回路２８が動作を開始する、というように構成した場合である。また、ソフトウエアで実現した場合とは、本実施形態のＥＣＵ１のように構成した場合である。

図６において、まず時刻ｔ１０で、マイコン２に異常が生じたとする。そして、ここでは、マイコン２を初期化しても正常状態に復帰させることができない場合について説明する。

マイコン２に異常が生じると、リセット信号がアクティブレベルになり、マイコン２が初期化される（時刻ｔ１０）。
そして、時刻ｔ１１で、リセット信号が非アクティブレベルになると、ハード構成の例では、発振回路２８が動作を開始して、マイコン２がメインクロックを動作クロックとして動作するようになるため、消費電流も増加する。一方、マイコン２の異常は解消されず、再び時刻ｔ１２にてマイコン２の異常が検出され、マイコン２の初期化動作が繰り返される（時刻ｔ１２，１３）。

一方、ソフトウエアの例では、ｔ１１でリセット信号が非アクティブレベルになり、マイコン２がサブクロックを動作クロックとして動作を開始するが、そもそもマイコン２に異常が生じているため、そのマイコン２からスイッチＳＷ１へアクティブレベルのオン指令信号が出力されないことが考えられる。言い換えると、マイコン２からスイッチＳＷ１へアクティブレベルのオン指令信号が必ず出力される、ということは考えにくい。尚、マイコン２から出力されるオン指令信号の初期値（初期レベル）は、非アクティブレベルである。

そして、マイコン２からアクティブレベルのオン指令信号が出力されなければ、スイッチＳＷ１がオンされないため、発振回路２８の動作が開始されることがない。このため、消費電流を低減させることができる可能性が高くなる。よって、スイッチＳＷ１がオンされることとなるハード構成の例と比較して、消費電流が低減する可能性が高くなる。

以上のように、本実施形態によれば、より消費電流を低減することができるようになる。
［実施形態２］
次に、本発明が適用された第２実施形態のＥＣＵについて、図７〜図９を用いて説明する。

まず、図７は、本第２実施形態のＥＣＵ１を表す構成図であり、第１実施形態のＥＣＵ１と比較して、以下の点が異なっている。
まず、ＩＧＳＷ信号が、マイコン２が備える入出力ポート１４にも入力されるようになっている点が異なっている。

また、情報を記憶するためのＥＥＰＲＯＭ（不揮発性のメモリ）が設けられている点が異なっている。
また、ＥＣＵ１の外部に設けられる異常を通知するための警告ランプと接続されている点が異なっている。

一方、電源回路３のリセット信号出力部８４において図３で説明した作用が実現され、ＣＰＵ４０が図４の処理を実行する点は同じである。尚、図４の処理に代えて、図５の処理が実行されてもよい。そしてさらに、本第２実施形態では、例えばリセット信号出力部８４に異常が生じ、図３の作用が実現されない場合でも、消費電流を低減することができるようになっている。

以下、本第２実施形態のＥＣＵ１の作用について、図８を用いて説明する。
図８において、１段目から１０段目が表す内容は、図２と同じである。
まず、時刻Ｔ０において、車両のＩＧＳＷ５がオン状態であるとする。また、マイコン２に異常も生じていないとする。この場合には、スイッチＳＷ１がオン状態で発振回路２８からメインクロックが出力されると共に、スイッチＳＷ２がオン状態でメインクロックがＣＰＵ４０に供給され、マイコン２はメインクロックを動作クロックとして動作する。そして、マイコン２は、制御対象を制御するための通常の動作をする。

一方、時刻Ｔ１において、ＩＧＳＷ５がオフされたとする。この場合において、例えばリセット信号出力部８４に異常が生じていると、３段目に示すように、アクティブレベルのリセット信号が出力されないことが考えられる。

このような場合、本第２実施形態のＥＣＵ１では、時刻Ｔ２に示すように、ＣＰＵ４０がアクティブレベルのオフ指令信号をスイッチＳＷ１，ＳＷ２へ出力するようになっている。より詳しくは、入出力ポート１４に入力されるＩＧＳＷ信号に基づき、ＩＧＳＷ５がオフされたと判断すると共に、スイッチＳＷ２へアクティブレベルのオフ指令信号を出力して、スイッチＳＷ２の接続状態を、ＣＰＵ４０と発振回路２８とが接続された状態から、ＣＰＵ４０とオンチップオシレータ３０とが接続された状態に切り換える。その後、スイッチＳＷ１へアクティブレベルのオフ指令信号を出力し、スイッチＳＷ１をオフ状態にして、発振回路２８の動作を停止させる。これにより、ＥＣＵ１の消費電流が低減される。つまり、マイコン２は、その動作モードが、消費電流の少ない動作モード（以下、低電流モードと言う）に移行する。

その後、例えば時刻Ｔ３でＩＧＳＷ５がオンされると、ＣＰＵ４０がその旨を検出すると共に、図４或いは図５の処理を実行する。そして、図４或いは図５の処理により、例えば時刻Ｔ４で、スイッチＳＷ１へアクティブレベルのオン指令信号が出力されて発振回路２８の動作が開始され、また、例えば時刻Ｔ５で、スイッチＳＷ２へアクティブレベルのオン指令信号が出力されてＣＰＵ４０の動作クロックがサブクロックからメインクロックに切り換えられる。

次に、本第２実施形態のＣＰＵ４０が実行する処理について、図９を用いて説明する。
図９の異常検出処理は、アクティブレベルのリセット信号が出力されないというような異常を検出すると共に、低電流モードへ移行するための処理であり、ＩＧＳＷ５がオン状態で、ＣＰＵ４０がメインクロックを動作クロックとして動作している際に定期的に実行される。

この処理では、まず、Ｓ４１０にて、ＩＧＳＷ５がオン状態であるか否かを判定する。そして、オン状態であると判定すれば（Ｓ４１０：ＹＥＳ）、そのまま当該処理を終了する。一方、ＩＧＳＷ５がオフ状態であると判定すると（Ｓ４１０：ＮＯ）、Ｓ４２０へ移行する。

Ｓ４２０では、リセット信号出力部８４の異常の有無を判定する。具体的には、アクティブレベルのリセット信号が入力されない場合には、リセット信号出力部８４に異常が生じていると判定する。そしてこの場合、低電流モードへ移行する必要があると判断する。尚、Ｓ４２０で、アクティブレベルのリセット信号が入力されると、このＣＰＵ４０は初期化されることとなる。

そして、Ｓ４２０で異常が生じたと判定すると（Ｓ４２０：ＹＥＳ）、Ｓ４３０へ移行し、リセット信号出力部８４に異常が生じたことを外部に通知するための異常通知処理を実行する。具体的には、図７の警告ランプ７２を点灯させる。

次に、Ｓ４４０へ進み、リセット信号出力部８４に異常が生じたことを表す異常情報を、図７のＥＥＰＲＯＭ７０に記憶させる。
また、続くＳ４５０では、スイッチＳＷ２へアクティブレベルのオフ指令信号を出力し、スイッチＳＷ２をオフ状態にすると共に、その後、Ｓ４６０へ進み、スイッチＳＷ１へアクティブレベルのオフ指令信号を出力して、発振回路２８の動作を停止させる。即ち、低電流モードへ移行する。そしてその後、当該処理を終了する。

次に、図１０は、ＣＰＵ４０が、低電流モードで動作中に定期的に実行するＩＧＳＷ監視処理の流れを表すフローチャートである。
この処理では、まず、Ｓ５１０にて、ＩＧＳＷ５がオンされたか否かを判定し、オンされていないと判定すると（Ｓ５１０：ＮＯ）、そのまま当該処理を終了する。

一方、ＩＧＳＷ５がオンされたと判定すると（Ｓ５１０：ＹＥＳ）、次に、Ｓ５２０へ移行する。Ｓ５２０では、前述した図４の処理或いは図５の処理を実行する。尚、図４の処理を実行するようにしてもよいし、図５の処理を実行するようにしてもよい。さらに、図４のＳ２３０とＳ２４０との間に図５のＳ３３０が実行されるような処理を実行するようにしてもよいし、図４のＳ２２０とＳ２３０との間に図５のＳ３３０が実行されるような処理を実行するようにしてもよいことは前述の通りである。

尚、本実施形態においては、Ｓ４１０及びＳ４２０の処理が動作モード判定手段及び異常検出手段に相当し、Ｓ４５０及びＳ４６０の処理が移行手段に相当し、警告ランプ７２及びＳ４３０の処理が異常通知手段に相当し、ＥＥＰＲＯＭ７０及びＳ４４０の処理が異常記憶手段に相当している。

以上説明したように、本第２実施形態のＥＣＵ１によれば、リセット信号出力部８４からアクティブレベルのリセット信号が出力されないような異常が生じても、ＣＰＵ４０が、その異常を検出し、その場合には低電流モードで動作する必要があると判断し、低電流モードへ移行する。このため、より確実に、消費電流を低減することができるようになる。

また、本第２実施形態のＥＣＵ１によれば、アクティブレベルのリセット信号が出力されないような異常が生じると、警告ランプ７２を点灯させて周囲に通知するようになっているため、例えばメンテナンス者等は異常を容易に知ることができるようになる。よって、メンテナンス者等は、すぐに修理等の措置をとることができるようになり、バッテリ上がり等の問題が生じることを未然に防止することができる。また、異常が生じたことを表す異常情報がＥＥＰＲＯＭ７０に記憶されるようになっているため、バッテリ上がり等の問題が生じた際に、その異常情報を読み出すようにすることで、容易に原因を特定できるようになる。

以上、本発明の一実施形態について説明したが、本発明は、上記実施形態に限定されるものではなく、本発明の技術範囲内において種々の形態をとることができる。
例えば、上記実施形態では、ＥＣＵに備えられるマイコンが１個の場合について説明したが、ＥＣＵに備えられるマイコンが複数の場合でも、本発明を適用することができる。

本実施形態のＥＣＵ１の構成図である。 本実施形態のＥＣＵ１の作用を表すタイムチャートである。 リセット信号出力部８４の構成を表す構成図である。 ＣＰＵ４０が実行する処理の流れを表すフローチャートである（その１）。 ＣＰＵ４０が実行する処理の流れを表すフローチャートである（その２）。 ＥＣＵ１の消費電流を表す説明図である。 第２実施形態のＥＣＵ１の構成図である。 第２実施形態のＥＣＵ１の作用を表すタイムチャートである。 第２実施形態のＣＰＵ４０が実行する異常検出処理の流れを表すフローチャートである。 第２実施形態のＣＰＵ４０が実行するＩＧＳＷ監視処理の流れを表すフローチャートである。

符号の説明

１…ＥＣＵ、２…マイコン、３…電源回路、４…バッテリ、１０…リセット端子、１４…入出力ポート、２０…発振部、２２…インバータ、２４…抵抗、２６…振動子、２８…発振回路、３０…オンチップオシレータ、４０…ＣＰＵ、４２…ＲＯＭ、４４…ＲＡＭ、４６…Ｉ／Ｏ、４８…ＷＤＣ出力部、５０，５２…カウンタ、６０…バス、７０…ＥＥＰＲＯＭ、７２…警告ランプ、８０…電源供給部、８２…監視部、８４…リセット信号出力部、Ｃ１，Ｃ２…コンデンサ。

Claims (8)

1. リセット端子を有するマイクロコンピュータであって、
   前記リセット端子にアクティブレベルの信号が入力されると、当該マイクロコンピュータが動作クロックとするメインクロックを生成するメインクロック生成回路の動作を停止させる停止手段と、
   前記メインクロック生成回路が生成するメインクロックよりも低周波のサブクロックを常時生成するサブクロック生成回路とを備え、
   前記リセット端子に入力される信号がアクティブレベルから非アクティブレベルになると、前記サブクロックを動作クロックとして動作を開始すると共に、さらに、
   前記リセット端子に入力される信号がアクティブレベルから非アクティブレベルになると、前記停止手段の停止動作を解除させる解除動作をする停止解除手段と、
   前記停止解除手段が前記解除動作をして前記メインクロック生成回路が動作を開始すると、当該マイクロコンピュータの動作クロックを、前記サブクロックから前記メインクロックに切り換える切換手段と、
   を備えていることを特徴とするマイクロコンピュータ。
2. 請求項１に記載のマイクロコンピュータにおいて、
   前記メインクロックの一定周期毎にカウント動作するメインクロックカウント手段を備え、
   前記切換手段は、前記停止解除手段が前記解除動作をしてから、前記メインクロックカウント手段のカウント値が所定値以上になると、当該マイクロコンピュータの動作クロックを、前記サブクロックから前記メインクロックに切り換えるようになっていることを特徴とするマイクロコンピュータ。
3. 請求項２に記載のマイクロコンピュータにおいて、
   前記サブクロックの一定周期毎にカウント動作するサブクロックカウント手段を備え、
   前記メインクロックカウント手段及び前記サブクロックカウント手段は、前記停止解除手段が前記解除動作をするとカウント動作を開始するようになっており、
   前記切換手段は、前記停止解除手段が前記解除動作をしてから一定時間経過した際に、前記メインクロックカウント手段のカウント値と前記サブクロックカウント手段のカウント値との比が、予め定められた許容範囲内にあると判定すると、当該マイクロコンピュータの動作クロックを、前記サブクロックから前記メインクロックに切り換えるようになっていることを特徴とするマイクロコンピュータ。
4. 請求項１ないし請求項３の何れか１項に記載のマイクロコンピュータと、
   前記マイクロコンピュータが異常であるか否かと、前記マイクロコンピュータが制御対象を制御する必要があるか否かとを判定すると共に、前記マイクロコンピュータが異常であると判定するか、或いは前記マイクロコンピュータが制御対象を制御する必要がないと判定すると、前記マイクロコンピュータへアクティブレベルの信号を出力する信号出力手段と、
   を備えていることを特徴とする電子制御装置。
5. 請求項１ないし請求項３の何れか１項に記載のマイクロコンピュータにおいて、
   当該マイクロコンピュータが前記メインクロックを動作クロックとして動作している際に、当該マイクロコンピュータが消費電流を抑えるための動作モードである低電流モードで動作する必要があるか否かを判定する動作モード判定手段と、
   前記動作モード判定手段により低電流モードで動作する必要があると判定されると、当該マイクロコンピュータを前記低電流モードへ移行させる移行手段と、
   を備えていることを特徴とするマイクロコンピュータ。
6. 請求項５に記載のマイクロコンピュータと、
   前記マイクロコンピュータが異常であるか否かと、前記マイクロコンピュータが制御対象を制御する必要があるか否かとを判定すると共に、前記マイクロコンピュータが異常であると判定するか、或いは前記マイクロコンピュータが制御対象を制御する必要がないと判定すると、前記マイクロコンピュータへアクティブレベルの信号を出力する信号出力手段と、を備え、
   前記マイクロコンピュータは、さらに、前記信号出力手段の異常を検出する異常検出手段を備え、
   前記動作モード判定手段は、前記異常検出手段により前記信号出力手段の異常が検出されると、低電流モードで動作する必要があると判定するようになっていることを特徴とする電子制御装置。
7. 請求項６に記載の電子制御装置において、
   前記異常検出手段により異常が検出されると、当該電子制御装置の外部へ異常を通知する異常通知手段を備えていることを特徴とする電子制御装置。
8. 請求項６又は請求項７に記載の電子制御装置において、
   前記異常検出手段により異常が検出されると、異常が生じたことを表す異常情報を記憶する異常記憶手段を備えていることを特徴とする電子制御装置。

Images