JPH01211013A - マイクロプロセッサのスタンバイ回路 - Google Patents
マイクロプロセッサのスタンバイ回路Info
- Publication number
- JPH01211013A JPH01211013A JP63036942A JP3694288A JPH01211013A JP H01211013 A JPH01211013 A JP H01211013A JP 63036942 A JP63036942 A JP 63036942A JP 3694288 A JP3694288 A JP 3694288A JP H01211013 A JPH01211013 A JP H01211013A
- Authority
- JP
- Japan
- Prior art keywords
- stand
- clock
- standby
- circuit
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、その消費電力を
低減させるためのスタンバイ機能に関する。
低減させるためのスタンバイ機能に関する。
マイクロコンピュータは自励発振を含み外部より入力さ
れる動作クロックを基準としてブ四グラムを実行してい
る。マイクロコンピュータの普及に伴い、特に電池で動
作するポータプル機器においては、消費電力の低減が重
要な課題となっている。このために、内部素子を０ＭＯ
８構造とする他非動作状態において消費電力を一挙に減
らすスタンバイ機能を有するマイクロコンピュータが普
及している。
れる動作クロックを基準としてブ四グラムを実行してい
る。マイクロコンピュータの普及に伴い、特に電池で動
作するポータプル機器においては、消費電力の低減が重
要な課題となっている。このために、内部素子を０ＭＯ
８構造とする他非動作状態において消費電力を一挙に減
らすスタンバイ機能を有するマイクロコンピュータが普
及している。
このスタンバイ機能は、マイクロコンピュータの消費電
力が一般のＣＭＯＳロジックＩＣと同じく動作周波数に
比例して減少する現象を利用し、通常この動作クロック
を停止することにより実現している。ところがディジタ
ル・シグナル・プロセッサで代表される高速演算プロセ
ッサ等においては、内部処理を高速化するためにダイナ
ミックなバス構造等が採用されており、動作クロックを
停止することができないかあるいは、内部データが破壊
されてしまうことが多い。
力が一般のＣＭＯＳロジックＩＣと同じく動作周波数に
比例して減少する現象を利用し、通常この動作クロック
を停止することにより実現している。ところがディジタ
ル・シグナル・プロセッサで代表される高速演算プロセ
ッサ等においては、内部処理を高速化するためにダイナ
ミックなバス構造等が採用されており、動作クロックを
停止することができないかあるいは、内部データが破壊
されてしまうことが多い。
このため、スタンバイ機能を実現するために、外部から
入力子るクロックを通常動作用の高速クロックとスタン
バイ用と低速クロックを切替える構造となっていた。
入力子るクロックを通常動作用の高速クロックとスタン
バイ用と低速クロックを切替える構造となっていた。
上述した従来のスタンバイ回路は入力動作クロックが２
系統必要なため、外部回路の複雑化、端子数の増加、部
品点数の増大を招くという欠点がある。
系統必要なため、外部回路の複雑化、端子数の増加、部
品点数の増大を招くという欠点がある。
上述した従来のスタンバイ回路に関し、本発明は、内部
に外部から入力する動作クロックの分周回路を持つこと
により、一系統の入力クロックだけを用いてスタンバイ
機能が実現できるという相異点を有する。
に外部から入力する動作クロックの分周回路を持つこと
により、一系統の入力クロックだけを用いてスタンバイ
機能が実現できるという相異点を有する。
本発明によるスタンバイ回路は、スタンバイの受付、状
態表示を行うスタンバイ制御回路１と内部動作クロック
切替回路２と外部から入力する動作クロックの分周回路
３とを備えている。
態表示を行うスタンバイ制御回路１と内部動作クロック
切替回路２と外部から入力する動作クロックの分周回路
３とを備えている。
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。本
実施例では、スタンバイ要求信号４の入力によりスタン
バイ制御回路１は、外部に対してスタンバイ状態である
ことを表示するスタンパイアクルジ信号５を出力すると
ともに内部動作クロック切替回路２に対して内部動作ク
ロック７を外部から入力する動作クロック６から外部動
作クロック６を分周回路３を用いて低速化した動作クロ
ックに切替えることにより、スタンバイ機能を実現して
いる。
実施例では、スタンバイ要求信号４の入力によりスタン
バイ制御回路１は、外部に対してスタンバイ状態である
ことを表示するスタンパイアクルジ信号５を出力すると
ともに内部動作クロック切替回路２に対して内部動作ク
ロック７を外部から入力する動作クロック６から外部動
作クロック６を分周回路３を用いて低速化した動作クロ
ックに切替えることにより、スタンバイ機能を実現して
いる。
尚スタンバイ要求信号４は、外部からの入力信号以外に
、プログラムからの内部信号でもかまわない。
、プログラムからの内部信号でもかまわない。
第２図は本発明の実施例２のブロック図で、リセット信
号８をスタンバイ要求信号として用いた例である。
号８をスタンバイ要求信号として用いた例である。
本例ではリセット信号とスタンバイ信号とを共有化する
ことにより外部端子を増さないでスタンバイ機能を実現
している。
ことにより外部端子を増さないでスタンバイ機能を実現
している。
尚、スタンバイのアクルジ信号はスタンバイ指示信号が
外部からの入力（リセット信号）のみのため詳略しであ
る。
外部からの入力（リセット信号）のみのため詳略しであ
る。
以上説明したように、本発明は、動作クロックの分周回
路を内蔵することにより、スタンバイ時には、その分周
結果である低速動作クロックを用いることができるため
、外部回路増加、端子数増加等が無く、消費電力が下げ
られ、その効果は大きい。
路を内蔵することにより、スタンバイ時には、その分周
結果である低速動作クロックを用いることができるため
、外部回路増加、端子数増加等が無く、消費電力が下げ
られ、その効果は大きい。
第１図は本発明の実施例を示すブロック図、第２図は実
施例２を示すブロック図である。 １・・・・・・スタンバイ制御回路、−２・・・・・・
内部動作クロック切替回路、３・・・・・・分周回路、
４・・・・・・スタンバイ要求信号、５・・・・・・ス
タンパイアクルジ信号、６・・・・・・動作クロック、
７・・・・・・内部動作クロック、８・・・・・・リセ
ット信号。 代理人 弁理士 内 原 音 卜 ド
施例２を示すブロック図である。 １・・・・・・スタンバイ制御回路、−２・・・・・・
内部動作クロック切替回路、３・・・・・・分周回路、
４・・・・・・スタンバイ要求信号、５・・・・・・ス
タンパイアクルジ信号、６・・・・・・動作クロック、
７・・・・・・内部動作クロック、８・・・・・・リセ
ット信号。 代理人 弁理士 内 原 音 卜 ド
Claims (1)
- 内部動作クロックを外部からの動作クロックとそのクロ
ックを分周したものとを切替て使用できることを特徴と
するマイクロプロセッサのスタンバイ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036942A JPH01211013A (ja) | 1988-02-18 | 1988-02-18 | マイクロプロセッサのスタンバイ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036942A JPH01211013A (ja) | 1988-02-18 | 1988-02-18 | マイクロプロセッサのスタンバイ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211013A true JPH01211013A (ja) | 1989-08-24 |
Family
ID=12483803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63036942A Pending JPH01211013A (ja) | 1988-02-18 | 1988-02-18 | マイクロプロセッサのスタンバイ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211013A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745072A (ja) * | 1993-07-24 | 1995-02-14 | Nec Corp | 自己リフレッシュ機能内蔵半導体集積回路装置 |
| JP2008003797A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | マイクロコンピュータ及び電子制御装置 |
-
1988
- 1988-02-18 JP JP63036942A patent/JPH01211013A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745072A (ja) * | 1993-07-24 | 1995-02-14 | Nec Corp | 自己リフレッシュ機能内蔵半導体集積回路装置 |
| JP2008003797A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | マイクロコンピュータ及び電子制御装置 |
| JP4665846B2 (ja) * | 2006-06-21 | 2011-04-06 | 株式会社デンソー | マイクロコンピュータ及び電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762670B2 (ja) | データ処理装置 | |
| US5025387A (en) | Power saving arrangement for a clocked digital circuit | |
| US7398406B2 (en) | Data processor | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JPS62166419A (ja) | 多周波クロック発生装置 | |
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| JP3460736B2 (ja) | クロック制御回路 | |
| JPH10149237A (ja) | 半導体回路 | |
| JPH01211013A (ja) | マイクロプロセッサのスタンバイ回路 | |
| JPH0792792B2 (ja) | デ−タ処理装置 | |
| JPS6198426A (ja) | クロツク周波数切替機能付マイクロコンピユ−タ | |
| JPS58115513A (ja) | 周波数可変型マイクロコンピユ−タ | |
| JPH11306074A (ja) | 情報処理装置 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH04365110A (ja) | クロック停止回路 | |
| JPS5870333A (ja) | ダイナミツク型ｃｍｏｓ集積回路装置 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JPS6043757A (ja) | １チツプのマイクロコンピユ−タ | |
| JPH04140810A (ja) | 情報処理装置 | |
| JP2731646B2 (ja) | ディジタル回線終端装置 | |
| JPS61128309A (ja) | リセツト制御回路 | |
| US20030097599A1 (en) | Suspend-to-RAM controlling circuit | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JPH04195209A (ja) | 演算処理装置 |