JPH10149237A - 半導体回路 - Google Patents

半導体回路

Info

Publication number
JPH10149237A
JPH10149237A JP8309150A JP30915096A JPH10149237A JP H10149237 A JPH10149237 A JP H10149237A JP 8309150 A JP8309150 A JP 8309150A JP 30915096 A JP30915096 A JP 30915096A JP H10149237 A JPH10149237 A JP H10149237A
Authority
JP
Japan
Prior art keywords
instruction
voltage
control
power consumption
machine instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8309150A
Other languages
English (en)
Inventor
Yasushi Kai
康司 甲斐
Toru Ishihara
亨 石原
Hiroto Yasuura
寛人 安浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYUSHU SYST JOHO GIJUTSU KENKY
KYUSHU SYST JOHO GIJUTSU KENKYUSHO
Panasonic Holdings Corp
Original Assignee
KYUSHU SYST JOHO GIJUTSU KENKY
KYUSHU SYST JOHO GIJUTSU KENKYUSHO
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYUSHU SYST JOHO GIJUTSU KENKY, KYUSHU SYST JOHO GIJUTSU KENKYUSHO, Matsushita Electric Industrial Co Ltd filed Critical KYUSHU SYST JOHO GIJUTSU KENKY
Priority to JP8309150A priority Critical patent/JPH10149237A/ja
Publication of JPH10149237A publication Critical patent/JPH10149237A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 電池の残量や負荷の状況に応じて半導体の消
費電力を制御し、携帯電子機器の使用時間を長くするこ
と。 【解決手段】 通常は、命令記憶手段2に記憶した機械
命令Iを命令復号手段4で復号し、機能ユニット5で演
算処理を行うが、復号した機械命令2が予め決められた
消費電力制御用の命令である場合、半導体外部から入力
した電圧を変圧して半導体内部の各回路に供給する電圧
制御手段7と、半導体内部の各回路にクロック供給する
クロック発生手段6とを制御して動作電圧およびクロッ
ク周波数を変化させる。このようにプログラムから消費
電力を制御する手段を設けることで、きめ細かい消費電
力制御を行うことを可能とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、本発明は、携帯用
電子機器などにおいて使用される消費電力制御機能を備
えた半導体回路に関する。
【0002】
【従来の技術】たとえば、ラップトップコンピュータ等
の電池を電源とする携帯用電子機器においては、動作可
能な時間を長くするために、消費電力を出来るかぎり減
らすことが必要である。このため、従来から携帯用電子
機器の動作状態を、携帯用電子機器自体のオペレーティ
ングシステムにより監視して、たとえば、キーボードか
らの入力が一定時間以上無かった場合には、携帯用電子
機器が待機状態にあると判断して、携帯用電子機器を低
消費電力モードで動作させることが行われている。
【0003】従来、このオペレーティングシステムによ
り半導体の消費電力制御を行う手段として、いくつかの
方法が提案されてきた。一般に、CMOS LSIの消
費電力は充放電電流と貫通電流とリーク電流の和で求め
ることができるが、中でも充放電電流が全体の約80%
を占めると言われている。この充放電電流による消費電
力(P)は、単位時間当たりのスイッチング回数(n)
×容量(C)×電圧の2乗(V^2)×周波数(f)に
比例することから、オペレーティングシステムから可能
な制御としては、ハードウェアの不必要な動作を抑制す
るか処理速度を低下させるかのいずれかが行われて来
た。
【0004】具体的には、まず1つ目の方法として、た
とえば、特開平7−105174号公報に記載されてい
るようなゲーテッドクロック(Gated Cloc
k)方式と呼ばれる手法がある。これは、データ保持用
のレジスタのクロック入力信号経路にアンド素子を挿入
し、イネーブル信号によりクロック信号の伝搬をオン/
オフする方式であり、新たにデータを保持する必要がな
い時に、レジスタのスイッチングを行わないようにす
る。これを用いて、一定の期間だけ使用しないことが予
めわかっている回路ブロックについて、クロックを入力
しないことで回路の不必要なスイッチング動作を停止さ
せて消費電力の低下を図っている。
【0005】ゲーテッドクロック方式の回路をプログラ
ムで制御するためには、アンド素子に入力するクロック
の制御信号を専用の制御レジスタなどから供給するよう
にし、専用の命令あるいはデータ転送命令により制御レ
ジスタをセット/リセットすることで実現できる。
【0006】2つ目は動作周波数を制御する方式であ
り、電池の残量や負荷の状況に応じてクロック発振器の
出力する周波数を切替えることで消費電力を制御する。
このクロック発振器としては、異なる周波数を発生する
クロック・ジェネレータの出力を選択する方法、VCO
(電圧制御発振器)を用いる方法などがある。また制御
の方法として、第1の方法と同様に、命令あるいはデー
タ転送命令を用いて制御レジスタのフラグを設定するこ
とで、任意の周波数を発振することが可能となる。
【0007】さらに3つ目の方法として、特開平5−2
10433号公報に記載されているような消費電力制御
用の専用回路を設けて、システムを構成する各半導体の
電圧を個々に制御する方法がある。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た1つ目の方法、すなわち、ゲーテッドクロック方式で
は、回路動作のオン/オフの制御しかできないため、負
荷の状況に応じて処理能力を随時変更することは困難で
あった。
【0009】2つ目の方法、すなわち、動作周波数を制
御する方式であれば、この問題は解消されるが、電圧の
2乗が消費電力に比例することから、周波数の制御だけ
では低消費電力化は不十分であった。
【0010】さらに、電圧の制御を行えるようにしたの
が3つ目の方法であるが、これは電力制御用の回路を専
用に設けて、システムを構成する各ブロック単位で電圧
や周波数を制御するものであるので、ハードウェア量が
増加するという問題があり、また、アプリケーション・
プログラムと電力制御用のプログラムが独立に動作する
ことから、同一アプリケーション中での負荷の状況に応
じて、きめ細かく電力消費を抑えることが困難である問
題を有していた。
【0011】本発明は上記問題点に鑑み、簡易なハード
ウェアでアプリケーションプログラムから半導体回路の
電力消費量を制御することを目的とする。
【0012】
【課題を解決するための手段】上記問題点を解決する第
1の発明は、機械命令を記憶する記憶手段と、前記記憶
手段に記憶した機械命令を復号して制御信号を出力する
命令復号手段と、前記命令復号手段の出力する制御信号
を保持する制御信号保持手段と、前記制御信号保持手段
の出力する制御信号に依り出力電圧を制御する電圧制御
手段と、前記制御信号保持手段の出力する制御信号に依
りクロック出力の周波数を制御するクロック発生手段と
を備えた半導体回路によって構成される。
【0013】第2の発明は、前記機械命令が、電圧と動
作周波数を制御するために予め定められた機械命令であ
る半導体回路によって構成される。
【0014】第3の発明は、前記機械命令が、データ転
送命令である半導体回路によって構成される。
【0015】
【発明の実施の形態】以下、本発明の半導体回路の実施
例について、図面を参照しながら説明する。 [実施の形態1]図1は、本発明の半導体回路の第1の
実施例を示すブロック図である。
【0016】半導体回路1は、消費電力の制御を指示す
るための特定の機械命令Iがその他の機械命令と共に書
き込まれた命令記憶手段2と、この命令記憶手段2に対
してアドレスを指定するプログラムカウンタ等のアドレ
ス指定手段3と、命令記憶手段2に書き込まれている複
数の機械命令を順次読み出して命令を復号し制御信号を
出力する命令復号手段4と、出力された制御信号に応じ
て所定の演算処理が行われる機能ユニット5と、この機
能ユニット5等に対して可変周波数のクロックを供給す
るクロック発生手段6と、半導体回路1の外部から供給
された電圧を変圧して機能ユニット5等に対して供給す
る電圧制御手段7とを備えている。この半導体回路1
は、1枚の基板の上に半導体回路集積回路として形成さ
れている。また、命令記憶手段2に書き込まれる機械命
令は、ユーザが使用するアプリーションプログラム毎に
異なったものとされる。
【0017】命令復号手段4には、命令記憶手段2から
読み出された機械命令が、消費電力の制御を指示するた
めの特定の機械命令Iであったときに、前記クロック発
生手段6と電圧制御手段7の動作を制御するための制御
信号が書き込まれる制御レジスタ4aを備えている。ま
た、機能ユニット5は、クロック発生手段6からのクロ
ック及び電圧制御手段7からの動作電圧に応じて、通常
モードと省電力モードのいずれかで動作する。なお、通
常モードとは、機能ユニット5を最大限の能力で動作さ
せるために、クロック発生手段6からの規定の周波数の
クロックが出力され、電圧制御手段7から規定の動作電
圧が出力される状態を意味する。また、省電力モードと
は、機能ユニット5における消費電力を低減するため
に、クロック発生手段6からのクロックの周波数及び電
圧制御手段7からの動作電圧の一方又は両方を低下させ
て動作させる状態を意味する。
【0018】次に、図1に示す半導体回路の動作につい
て説明する。
【0019】命令記憶手段2には実行すべき複数の機械
命令が順次書き込まれており、プログラム実行の際に
は、命令記憶手段2に書き込まれている複数の機械命令
は、命令復号手段4により順次読み取られ、その命令の
内容に応じて機能ユニット5において所定の演算処理が
行われる。命令復号手段4により読み取られた機械命令
が、消費電力の制御を指示するための特定の機械命令I
であったときには、消費電力の制御を行なうための特定
の制御信号が制御レジスタ4aに書き込まれる。制御レ
ジスタ4aに書き込まれた制御信号が、省電力モードを
示す制御信号である場合には、クロック発生手段6の出
力周波数が低くされると共に、電圧制御手段7の出力電
圧が低くされる。これにより、機能ユニット5における
消費電力が低減される。
【0020】また、制御レジスタ4aに書き込まれた制
御信号が、通常電力モードを示す制御信号である場合に
は、クロック発生手段6の出力周波数が通常の周波数ま
で上昇されるとともに、電圧制御手段7の出力電圧が通
常の周波数まで上昇される。これにより、機能ユニット
5において通常の動作が可能となる。
【0021】通常モードと省電力モードの切り替えは、
使用するアプリーションプログラムに応じて任意の時点
で行なうことができるが、たとえば、以下のような事例
の場合に有用である。
【0022】(1)ビデオ信号を処理する場合には高速
処理が必要であるが、その他の演算を行なう場合には、
それほどの高速処理は必要でないので、ビデオ信号の処
理の開始を指示する機械命令の直前に通常モードを指示
する機械命令を書き込み、ビデオ信号の処理の終了を指
示する機械命令の直後に省電力モードを指示する機械命
令を書き込むことにより、ビデオ信号の処理を可能とし
ながら全体の消費電力を減らすことができる。
【0023】(2)複雑な演算を処理する場合にはユー
ザの待ち時間を短くするために高速処理が必要である
が、簡単な演算を行なう場合には、それほどの高速処理
は必要でないので、複雑な演算の処理の開始を指示する
機械命令の直前に通常モードを指示する機械命令を書き
込み、複雑な演算の最後の機械命令の直後に省電力モー
ドを指示する機械命令を書き込むことにより、ユーザの
待ち時間を長くすることなく全体の消費電力を減らすこ
とができる。
【0024】(3)処理すべきデータの量から演算時間
を予測し、長時間を要することが予測された場合には、
通常モードを指示する機械命令を書き込むルーチンをコ
ールし、短時間で処理可能である場合には、省電力モー
ドを指示する機械命令を書き込むルーチンをコールする
ことにより、ユーザの待ち時間を長くすることなく全体
の消費電力を減らすことができる。
【0025】(4)アプリーションプログラムの中に電
池の消耗を検出するルーチンを組み込み、電池の消耗が
検出されたら、省電力モードを指示する機械命令を書き
込むルーチンをコールすることにより、電池が消耗した
場合でも演算処理を継続して実行することができる。
【0026】なお、上述した例においては、省電力モー
ドには、クロック発生手段6と電圧制御手段7を同時に
制御して、クロック周波数と動作電圧の両方を同時に低
下させたが、これに限定されるものでは、省電力の程度
に応じてクロック発生手段6と電圧制御手段7を順次制
御するようにしても良い。たとえば、電池が或る程度消
耗したら、最初は動作電圧を下げて、更に電池が消耗し
たら、次に、クロック周波数を下げるようにしても良
い。また逆に、最初はクロック周波数を下げて、次に、
動作電圧を下げるようにしても良い。
【0027】図2は、クロック発生手段6と電圧制御手
段7の具体例を示すブロック図である。クロック発生手
段6は、制御レジスタ4aからの制御データに基づいて
出力周波数が変更可能なPLL発振回路9から構成する
ことができる。また、電圧制御手段7は、制御レジスタ
4aからの制御データに基づいて出力電圧が変更可能な
DC−DCコンバータ10から構成することができる。
【0028】図3は、クロック発生手段6と電圧制御手
段7の他の具体例を示すブロック図である。図3に示す
例においては、電圧制御手段7を構成するDC−DCコ
ンバータ10からの出力電圧が、クロック発生手段6を
構成するリングオシレータ11の電源電圧として供給さ
れている。リングオシレータ11は、閉ループを形成す
るように縦続接続された複数のインバータ11a,11
b,11cから構成されており、半導体回路1が形成さ
れる半導体集積回路のチップ内に、他の部分と同様な製
造プロセスにより製造される。このようにして製造され
たリングオシレータ11は、電源電圧が低くなると、そ
の発振周波数が低下する特性を有しているので、制御レ
ジスタ4aから省電力モードを示す制御データがDC−
DCコンバータ10に供給されて、DC−DCコンバー
タ10の出力電圧が低下すると、これにともなってリン
グオシレータ11の出力周波数も低下する。図3に示す
例においては、出力電圧と出力周波数が自動的に連動し
て制御されるので、図1に示す制御レジスタ4aからク
ロック発生手段6への制御線は不要となる。
【0029】[実施の形態2]図4は、本発明の半導体
回路の第2の実施例を示すブロック図である。図4に示
す実施例は、基本的には図1に示す実施例と同様な構成
を有しているが、制御レジスタ8が他の機械命令から可
視なアドレス空間上に存在している点が異なっている。
なお、図1に示す実施例と対応する部分には同一符号を
付し説明は省略する。
【0030】図4に示す実施例においては、クロック発
生手段6及び電圧制御手段7の動作を制御する制御レジ
スタ8に特定のアドレスが割り当てられると共に、命令
復号手段4の内部に命令記憶手段2のアドレスを指定す
るアドレス指定手段3とは別のアドレス指定手段4bが
設けられており、機械命令Iに含まれるアドレス情報に
より制御レジスタ8が指定される。消費電力制御を行な
う場合には、機械命令Iとして、消費電力制御を示す制
御信号を制御レジスタ8に割り当てられたアドレスに転
送する機械命令Iを命令記憶手段2に書き込んでおく。
たとえば、制御レジスタ8に割り当てられたアドレスが
XXXXであり、消費電力制御を示す制御信号がYYで
あるとすると、機械命令Iは、アドレスXXXXの情報
と、機械命令Iに含まれるアドレス情報により指定され
るアドレスにデータYYを転送するという操作の情報を
含んでいる。
【0031】図5は、第2の実施例におけるアドレス空
間を説明するための模式図である。図5に示す例におい
ては、たとえば、0000番地からFFFF番地までア
ドレス空間が存在し、このアドレス空間内に、機械命令
を記憶するための命令用領域、制御レジスタ8に割り当
てられたレジスタ領域、種々のデータを記憶するための
データ領域が、互いに重ならない状態で存在している。
【0032】プログラム実行の際には、命令記憶手段2
に書き込まれている複数の機械命令は、命令復号手段4
により順次読み取られ、その命令の内容に応じて機能ユ
ニット5の動作が制御される。命令復号手段4により読
み取られた機械命令が、制御レジスタ8のアドレスに消
費電力制御を示す制御信号を転送する機械命令Iであっ
たときには、機械命令Iに含まれているアドレスがアド
レス指定手段4bによりデコードされて、制御レジスタ
8のアドレスが指定されるとともに、消費電力制御を示
すデータが制御レジスタ8に転送される。これ以降の動
作は、図1に示す実施例と同様であるので説明は省略す
る。
【0033】
【発明の効果】以上述べたように、本発明においては、
機械命令の一つとして消費電力の制御を指示するための
特定の機械命令を命令記憶手段に書き込むようにしたの
で、アプリーションプログラム側で動作モードを切り替
えることができ、ユーザの意図に沿った動作を行わせる
ことができる。
【図面の簡単な説明】
【図1】 本発明の半導体回路の第1の実施例を示すブ
ロック図である。
【図2】 クロック発生手段と電圧制御手段の具体例を
示すブロック図である。
【図3】 クロック発生手段と電圧制御手段の他の具体
例を示すブロック図である。
【図4】 本発明の半導体回路の第2の実施例を示すブ
ロック図である。
【図5】 第2の実施例におけるアドレス空間を説明す
るための模式図である。
【符号の説明】
1…半導体回路、2命令記憶手段、3…アドレス指定手
段、4…命令復号手段、4a…制御レジスタ、4b…ア
ドレス指定手段、5…機能ユニット、6…クロック発生
手段、7…電圧制御手段、8…制御レジスタ、I…機械
命令

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 機械命令を記憶する記憶手段と、 前記記憶手段に記憶した機械命令を復号して制御信号を
    出力する命令復号手段と、 前記命令復号手段の出力する制御信号を保持する制御信
    号保持手段と、 前記制御信号保持手段の出力する制御信号に依り出力電
    圧を制御する電圧制御手段と、 前記制御信号保持手段の出力する制御信号に依りクロッ
    ク出力の周波数を制御するクロック発生手段とを備えて
    おり、 前記機械命令に依り前記半導体回路の動作電圧と動作周
    波数を変化させることを特徴とする半導体回路。
  2. 【請求項2】 前記機械命令が、電圧と動作周波数を制
    御するために予め定められた機械命令であることを特徴
    とする請求項1記載の半導体回路。
  3. 【請求項3】 前記機械命令が、データ転送命令である
    ことを特徴とする請求項1記載の半導体回路。
JP8309150A 1996-11-20 1996-11-20 半導体回路 Pending JPH10149237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8309150A JPH10149237A (ja) 1996-11-20 1996-11-20 半導体回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8309150A JPH10149237A (ja) 1996-11-20 1996-11-20 半導体回路

Publications (1)

Publication Number Publication Date
JPH10149237A true JPH10149237A (ja) 1998-06-02

Family

ID=17989527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8309150A Pending JPH10149237A (ja) 1996-11-20 1996-11-20 半導体回路

Country Status (1)

Country Link
JP (1) JPH10149237A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112544A (ja) * 1998-10-07 2000-04-21 Nokia Mobile Phones Ltd 電力消費量の調整方法
WO2000067102A1 (en) * 1999-04-30 2000-11-09 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US6748547B1 (en) 1999-11-09 2004-06-08 Fujitsu Limited System and method of controlling power consumption by dynamically controlling brightness of display with inversely proportional to operating frequency of CPU
US6895519B2 (en) 2002-02-25 2005-05-17 Oki Electric Industry Co., Ltd. System LSI
JP2005530457A (ja) * 2002-06-20 2005-10-06 クゥアルコム・インコーポレイテッド 通信システムにおける認証
JP2005354718A (ja) * 2000-05-30 2005-12-22 Renesas Technology Corp 半導体集積回路装置
US7584367B2 (en) 2000-12-13 2009-09-01 Panasonic Corporation Power control device for processor
JP2010257445A (ja) * 2009-04-14 2010-11-11 Technology Currents Llc ハードウェアカスタマイゼーション及びエネルギー最適化のためのプログラム及びデータアノテーション
US8094821B2 (en) 2004-08-06 2012-01-10 Qualcomm Incorporated Key generation in a communication system
JP2013050841A (ja) * 2011-08-31 2013-03-14 Nec Corp メモリ電圧制御装置およびメモリ電圧制御方法
US8630414B2 (en) 2002-06-20 2014-01-14 Qualcomm Incorporated Inter-working function for a communication system

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112544A (ja) * 1998-10-07 2000-04-21 Nokia Mobile Phones Ltd 電力消費量の調整方法
WO2000067102A1 (en) * 1999-04-30 2000-11-09 Intel Corporation Method and apparatus for dynamic power control of a low power processor
GB2363659A (en) * 1999-04-30 2002-01-02 Intel Corp Method and apparatus for dynamic power control of a low power processor
US6425086B1 (en) 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
JP2002543513A (ja) * 1999-04-30 2002-12-17 インテル・コーポレーション 低電力プロセッサの電力を動的に制御する方法および装置
GB2363659B (en) * 1999-04-30 2004-04-21 Intel Corp Method and apparatus for dynamic power control of a low power processor
US6748547B1 (en) 1999-11-09 2004-06-08 Fujitsu Limited System and method of controlling power consumption by dynamically controlling brightness of display with inversely proportional to operating frequency of CPU
JP2005354718A (ja) * 2000-05-30 2005-12-22 Renesas Technology Corp 半導体集積回路装置
US7584367B2 (en) 2000-12-13 2009-09-01 Panasonic Corporation Power control device for processor
US9507396B2 (en) 2000-12-13 2016-11-29 Socionext Inc. Power control device for processor
US8041965B2 (en) 2000-12-13 2011-10-18 Panasonic Corporation Power control device for processor
US9250670B2 (en) 2000-12-13 2016-02-02 Socionext Inc. Power control device for processor
US8645727B2 (en) 2000-12-13 2014-02-04 Panasonic Corporation Power control device for processor
US6895519B2 (en) 2002-02-25 2005-05-17 Oki Electric Industry Co., Ltd. System LSI
JP2005530457A (ja) * 2002-06-20 2005-10-06 クゥアルコム・インコーポレイテッド 通信システムにおける認証
JP2011141877A (ja) * 2002-06-20 2011-07-21 Qualcomm Inc 通信システムにおける認証
US8630414B2 (en) 2002-06-20 2014-01-14 Qualcomm Incorporated Inter-working function for a communication system
US8094821B2 (en) 2004-08-06 2012-01-10 Qualcomm Incorporated Key generation in a communication system
US9104435B2 (en) 2009-04-14 2015-08-11 Empire Technology Development Llc Program and data annotation for hardware customization and energy optimization
JP2010257445A (ja) * 2009-04-14 2010-11-11 Technology Currents Llc ハードウェアカスタマイゼーション及びエネルギー最適化のためのプログラム及びデータアノテーション
US10331191B2 (en) 2009-04-14 2019-06-25 Empire Technology Development, Llc Program and data annotation for hardware customization and energy optimization
JP2013050841A (ja) * 2011-08-31 2013-03-14 Nec Corp メモリ電圧制御装置およびメモリ電圧制御方法

Similar Documents

Publication Publication Date Title
JP2762670B2 (ja) データ処理装置
JP2747971B2 (ja) 携帯用情報処理機器の電源供給装置およびその駆動方法
KR100958044B1 (ko) Cpu 파워 다운 방법 및 그 장치
US8286012B2 (en) Architecture incorporating configurable controller for reducing on chip power leakage
JP2004054943A (ja) スーパースカラマイクロプロセッサの電力消費と発熱の少なくとも一方を低減させる方法
JPH05233275A (ja) マイクロプロセッサ
JP2008135065A (ja) データ処理システム内の種々のクロック源間を切り替える装置およびその方法
JP2003092359A (ja) 半導体集積回路
WO2000002118A1 (en) Microprocessor
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
JP2001175368A (ja) Cpuコア電圧切替え回路
JP2002351737A (ja) 半導体記憶装置
JPH11312026A (ja) クロック信号切替方法およびクロック信号切替システム
JPH10149237A (ja) 半導体回路
JPH04236682A (ja) マイクロコンピュータシステム
JPH0854954A (ja) 省電力機能付き集積回路
JP2993466B2 (ja) 情報処理装置
US7707445B2 (en) Integrated circuit
JP2002287858A (ja) 電源装置
JPH10208485A (ja) 同期型半導体装置の内部クロック発生回路
JP3466755B2 (ja) 電子機器
JP4965161B2 (ja) メモリーカードコントローラ
JPH0683616A (ja) 半導体集積回路
JPH08272478A (ja) クロック制御装置
US11467652B2 (en) System on chip and electronic device including the same