JP2762670B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP2762670B2
JP2762670B2 JP2086507A JP8650790A JP2762670B2 JP 2762670 B2 JP2762670 B2 JP 2762670B2 JP 2086507 A JP2086507 A JP 2086507A JP 8650790 A JP8650790 A JP 8650790A JP 2762670 B2 JP2762670 B2 JP 2762670B2
Authority
JP
Japan
Prior art keywords
clock
unit
arithmetic processing
instruction
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2086507A
Other languages
English (en)
Other versions
JPH03286213A (ja
Inventor
敏道 松崎
雅士 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2086507A priority Critical patent/JP2762670B2/ja
Priority to KR1019910004874A priority patent/KR940009376B1/ko
Priority to DE69111283T priority patent/DE69111283T2/de
Priority to EP91105133A priority patent/EP0451661B1/en
Publication of JPH03286213A publication Critical patent/JPH03286213A/ja
Priority to US08/278,102 priority patent/US5418969A/en
Application granted granted Critical
Publication of JP2762670B2 publication Critical patent/JP2762670B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複数の演算ユニットを持つ半導体集積回路の
マイクロコンピュータにおける低消費電力化技術に関す
る。
従来の技術 近年、半導体集積回路（LSI）を利用した機器の小型
化がますます進み、それにともなってLSIの低消費電力
化への要求が強くなっている。従来からLSIの低消費電
力化を図るために、デバイスや回路設計などの方面から
多くの工夫がなされており、マイクロコンピュータ（マ
イコン）においても様々な工夫がされている。例えば、
内部の制御レジスタに設定する値によりマイコンの動作
周波数を変化させたり、一定時間の間に処理要求がない
ときには内部のクロックを低くして、待機状態にさせる
などして低消費電力化を図っていた。CMOSの場合その消
費電力はほぼ動作周波数に比例するため、マイコンの動
作クロックを低くすることは低消費電力化に有効であ
る。
発明が解決しようとする課題 このように、マイコンの動作クロックを低くすること
は、低消費電力化を図るうえで有効であるが、処理性能
が低下するという問題があった。
第１の発明の目的は、ユニット毎に動作クロックの供
給を制御することによりマイコンの低消費電力化を実現
することである。
第２の発明の目的は、ユニット毎に動作クロックを指
定することによりマイコンの性能低下を抑えて、かつ低
消費電力化を実現することである。
第３の発明の目的は、従来プログラムの互換性を保持
し性能の低下を抑えて、かつ低消費電力化を実現するこ
とである。
課題を解決するための手段 第１の発明の手段は、演算等の特定機能をゲートの組
み合わせにより実現した複数のユニットと、命令を解読
し前記複数のユニットを制御する命令制御手段と、半導
体チップの外部または内部の制御信号により前記複数ユ
ニットを動作させるクロックを発生する基本クロック生
成手段と、前記基本生成手段が生成したクロックをユニ
ット毎に供給するクロック供給手段を備える。
第２の発明の手段は、周波数の異なる複数のクロック
を発生する複数クロック生成手段と、前記複数クロック
をユニット毎に選択するクロック選択手段とを備える。
第３の発明の手段は、命令実行に必要なユニットのう
ち最近もっとも使われていないユニットを選択するユニ
ット選択手段と、クロックが停止したユニットへのクロ
ック供給を再開する復帰手段とを備える。
作用 本発明は、上記構成により処理性能を低下させない最
適な動作クロックを、命令又は自動的にそれぞれのユニ
ットに独立して与えることができ、全体の消費電力の低
減が可能となる。
実施例 第１図は、第１の発明の実施例におけるデータ処理装
置の構成を示した図である。同図において、11は整数の
演算を実行する整数演算ユニット（IPU）、12は浮動小
数点数の演算を実行する浮動小数点ユニット（FPU）、1
3は時間やイベントなどを計数するタイマカウンタユニ
ット（TCU）、14は命令を解読して11から13の各ユニッ
トに制御信号を与え、マイコン全体を制御する命令制御
手段、15はマイコンの外部から与えられるクロック又は
水晶発振子などの基準信号104を入力してマイコンの基
本クロック105を発生させるクロック生成ユニット（CG
U）16は命令制御手段14の制御信号106および107により
基本クロック105から11から13の各ユニットにそれぞれ
専用の動作クロックを生成して供給するクロック供給手
段、17はマイコン全体、101はIPU専用の動作クロック、
102はFPU専用の動作クロック、103はTCU専用の動作クロ
ック、108はマイコン内部のデータバスである。
第２図は、クロック供給手段16の内部構成を示した図
であり、21、22、23はそれぞれ、IPU,FPU,TCUへのクロ
ック供給を制御するラッチ、24、25、26は、それぞれ、
21、22、23の状態により基本クロック105を各ユニット
に供給するANDゲート、27は命令制御手段14からのSET信
号106によりラッチ21、22、23の状態の書き換えを制御
するANDゲート、107は命令制御手段14からの初期設定信
号、201はデータバス108からのデータ入力線、202は、
データバスへのデータ出力線である。
第３図は、第１図および第２図の構成例において、動
作を示すフローチャートで、31から36は命令実行シーケ
ンスを示し、37、38、38はそれぞれFPU,IPU,TCUへのク
ロック供給の様子を示している。以下に第１の発明の動
作を説明する。
まず、命令制御手段14はマイコンのリセット時にINIT
信号107により、ラッチ21をセットする。ラッチ21をセ
ットすることによりゲート24を介してIPUにIP-CLK101が
供給される。従ってリセットの立ち上げでは、IPUだけ
が動作可能となり、他のFPU,TCUにはクロックが供給さ
れない状態である。
次に、浮動小数点演算32を実行する直前には、FP-CLK
onの命令実行31により、データバス108を介してラッチ
21とラッチ22に“1"をセットし、ゲート24、25を介して
IP-CLK101とFP-CLK102をそれぞれIPUとFPUに供給する。
この状態は、浮動小数点演算32が終了するまで続く。
次に、浮動小数点演算32が終了し、TCU処理35を実行
する直前には、FPU-CLK offの命令33およびTC-CLK onの
命令34を実行し、ラッチ22を“0"に、ラッチ23を“1"に
セットする。これにより、FPUへのFP-CLK102を止め、TC
UへのTC-CLK103を供給する。
第３図の37、38、39に示すように、動作させるユニッ
トだけに限定してクロックを供給し、使わない期間中の
クロック供給を停止することにより、マイコン全体の消
費電力を低減させることが可能となる。
第４図は、第２の発明の実施例の構成を示した図であ
り、第１の発明の構成要素に加えて、複数クロック生成
手段とクロック選択手段が追加されている。同図におい
て、41は、基準クロック105を入力して、分周すること
により複数の周波数の異なるクロック401、402、403を
生成する複数クロック生成手段、42は、ラッチ43の内容
をデコードして、複数のクロックから指定されたクロッ
クを選択するクロック選択手段である。第５図は、ラッ
チ43の構成とラッチにセットされる値によって選ばれる
クロックの種類を示す図である。第５図（ｂ）に示した
値をラッチ43にセットすることにより、複数のクロック
の中から１つのクロックをクロック選択手段42が選択し
て、各ユニットに供給する。
第１の発明と異なる点は、ラッチ43の値によって各ユ
ニットの処理量と動作クロックを考慮して最適な動作ク
ロックを選んで供給できることである。例えば、ある決
まった処理を行なうとき、その処理の中で整数演算量と
浮動小数点演算量が、2:1の割合で出現し、整数演算と
浮動小数点演算の実行速度が同じであると仮定すると、
その処理を行なうときは、IPUとFPUに供給するクロック
の周波数を2:1の割合にすれば、整数演算と浮動小数点
演算にかかる処理時間を同じにすることができる。この
例の場合、FPUの動作クロックはIPUの半分にしても処理
に必要な時間は変わらないので、マイコン全体の処理性
能を下げずに単位時間当たりの消費電力を低減できる。
第６図は、複数クロック生成手段43の第２の実施例であ
る。第６図では、独立の発信機を複数備えることにより
周波数の異なるクロック401、402、403を生成するもの
である。
第７図は、第３の発明の実施例の構成を示す図であ
り、第１の発明および第２の発明の構成要素に加えて、
ユニット選択手段と復帰制御手段が追加されている。同
図において、71は、命令制御手段14から命令の実行に必
要なユニットを示す情報701を入力し、LRU方式により最
近もっとも使われていないユニットを選択して、そのユ
ニットに対応する信号線702、703、704を出力するユニ
ット選択手段、72は、信号線701と現在各ユニットに供
給されているクロックの状態信号705とを入力し、命令
実行に必要なユニットにクロックが供給されていないこ
とを検出して命令実行を待たせるWAIT制御信号707を出
力すると共に、クロックの供給を開始させる信号706を
出力する復帰手段、73はユニット選択手段71が出力する
選択信号702を保持するラッチ、74は、ラッチ73が保持
している内容と選択信号の内容とを比較する比較器、75
は比較器74の比較タイミングを発生するカウンタ、76は
比較器74の出力708により保持内容を変化させるアップ
ダウンカウンタで、信号706が加えられると内容をクリ
アする。以下に、第３の発明の動作を説明する。
命令制御手段14は、今から実行しようとする命令に必
要なユニット名をあらかじめ信号線701に出力する。ユ
ニット選択手段71は、過去の信号線701の状態を累積
し、最近もっとも使用していないユニットをLRU方式に
より選択し、対応する信号線702、703、704に出力す
る。信号線702、703、704の状態は、カウンタ75が出力
する一定周期毎にラッチ73に保持され、前にラッチした
内容と今回の選択信号の内容を比較器74が比較する。比
較器74は、第10図に示した図に従ってアップダウンカウ
ンタ76の内容を制御信号708により変化させる。第10図
の“0"はユニットが選択されていないことを示し、“1"
はユニットが選択されたことを示す。76の内容は、ユニ
ット選択手段71によって選ばれた選択信号が２回続けて
同じ状態であれば変化しないが、前回選択されず今回選
択された場合にはアップし、その逆の場合はダウンす
る。クロック選択手段42は、アップダウンカウンタ76の
内容に従って複数クロック生成手段が生成する複数のク
ロックから指定されるクロックを選択する。内容がダウ
ンされ、“0000"になれば基本クロックがそのまま供給
され、内容が“1"アップされる毎に半分の周波数のクロ
ックが供給される。内容が“0100"を越えるとクロック
の供給が停止する。
第８図および第９図は、クロックが停止している場合
に２つのユニット間でデータの受渡をする際の動作を説
明するための図である。IPUのラッチに格納されている
データをABUS経由でFPUのラッチに転送し、演算手段で
演算した結果をBBUS経由で再びIPUのラッチに格納する
場合の動作を説明する。第９図（ａ）はこの時の各ラッ
チ及びバスの状態を示したタイミング図である。IPUとF
PUは共に同じクロックが供給されているので、１クロッ
クで双方の転送が完了する。即ち、S0でIPUのラッチの
データがABUSに出力され、同一タイミングで、FPUのラ
ッチにそのデータが格納されるとともに、演算手段によ
り演算が開始される。次のS1でFPUの演算結果がBBUSに
出力され、同一タイミングでIPUのラッチに格納され
る。第９図（ｂ）は、IPUにはクロックが供給されてい
るが、FPUにはクロックが供給されていないときの転送
の様子を示すタイミング図である。IPUはS0でラッチの
内容をABUSに出力すると同時に、復帰検出手段72がFPU
にクロックが供給されていないことを検出してWAIT制御
信号707を出力する。このWAIT信号によりIPUは次のS0ま
で現在の状態を保持する。復帰手段はWAIT制御信号を出
力すると同時に、信号706によりFPUのアップダウンカウ
ンタの内容を強制的に書き換えて、FPUにクロックを供
給させる。FPUは次のS0からクロックが供給され、ABUA
に出力されているIPUのラッチデータを取り込み演算を
行なう。そして、次のS1で演算結果をBBUSに出力し、同
一タイミングでIPUのラッチに格納される。このよう
に、クロックが供給されていないユニットを使用すると
きには、１クロックの待ちが挿入される。
以上説明したように、第３の発明ではユニット選択手
段と復帰手段により、もっとも使用率の低いユニットに
供給するクロックを自動的に低い周波数にすることによ
り、命令とは無関係に処理性能を下げずにしかも消費電
力を低減することができる。
第11図は、第３の発明の第２の実施例の構成を示す図
である。割り込み検出手段111は、命令制御手段が出力
する使用ユニット名の信号701と現在の各ユニットのク
ロック供給状態の情報705を入力し、使用しようとして
いるユニットにクロックが供給されていないことを検出
して割り込み線113により割り込みを発生させる。割り
込み制御手段112は、割り込みを受け付けると、信号114
により命令制御手段に対して割り込みプログラムを実行
するように制御する。
なお、説明は３つのユニットに限定して行なったが、
ユニットの数はいくつであってもよい。また、供給する
複数のクロックは1/2分周ずつでなくてもよい。
発明の効果 以上述べたように、本発明によれば、演算等の特定機
能をゲートの組み合わせにより実現した複数のユニット
と、命令を解読し前記複数のユニットを制御する命令制
御手段と、半導体チップの外部または内部の制御信号に
より前記複数ユニットを動作させるクロックを発生する
基本クロック生成手段と、前記基本クロック生成手段が
生成したクロックをユニット毎に供給するクロック供給
手段を設け、命令により複数のユニットに供給するクロ
ックを独立に制御することによりマイコン全体の消費電
力を低減することが可能である。
さらに、周波数の異なる複数のクロックを発生する複
数クロック生成手段と、前記複数クロックをユニット毎
に選択するクロック選択手段とを設けることにより、処
理性能を低下させずにかつマイコンの消費電力を低減す
ることが可能となる。
さらに、命令実行に必要なユニットのうち最近もっと
も使われていないユニットを選択するユニット選択手段
と、クロックが停止したユニットへのクロック供給を再
開する復帰手段とを設けることにより、本発明の構成要
素を持たないマイコンと命令互換を維持しつつ処理性能
を下げずに消費電力を低減することが可能となる。
【図面の簡単な説明】
第１図は第１の発明の一実施例におけるデータ処理装置
の構成図、第２図はクロック供給手段の構成図、第３図
は同実施例の動作を説明するためのフローチャート、第
４図は第２の発明の一実施例におけるデータ処理装置の
構成図、第５図は同実施例におけるクロック供給手段内
部のラッチの動作説明図、第６図は同実施例における複
数クロック手段の構成図、第７図は第３の発明の一実施
例におけるデータ処理装置の構成図、第８図はユニット
間データ転送の説明図、第９図はユニット間データ転送
のタイミング図、第10図は第３の発明の一実施例におけ
るアップダウンカウンタの動作説明図、第11図は第３の
発明の第２の実施例におけるデータ処理装置の構成図で
ある。 11、12、13……複数のユニット、14……命令制御手段、
15……基本クロック生成手段、16……クロック供給手
段、41……複数クロック生成手段、42……クロック選択
手段、71……ユニット選択手段、72……復帰手段。
フロントページの続き (56)参考文献 特開 昭58−51325（ＪＰ，Ａ) 特開 昭62−166419（ＪＰ，Ａ) 特開 昭56−63628（ＪＰ，Ａ) 特開 平２−14308（ＪＰ，Ａ) 特開 昭57−75335（ＪＰ，Ａ) 特開 平２−39559（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 1/04 G06F 15/16

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】演算等の特定機能をゲートの組み合わせに
    より実現して異なる種類の演算を処理する複数の演算処
    理ユニットと、 命令を解読して前記複数の演算処理ユニットを制御する
    命令制御手段と、 周波数の異なる複数のクロックを生成するクロック生成
    手段と、 前記複数の演算処理ユニットにクロックを供給する複数
    のクロック供給手段と、 あらかじめ設定された一定の時間間隔を生成するカウン
    タと、 前記命令制御手段に接続され、命令実行に必要な演算処
    理ユニットを示す情報により命令実行に必要な演算処理
    ユニットのうち、最近最も使われていない演算処理ユニ
    ットを選択するユニット選択手段と、 前記クロック供給手段は更に、前記クロック生成手段が
    生成した周波数の異なる複数のクロックの中から１つを
    選択するクロック選択手段と、 前記クロック選択手段と前記ユニット選択手段に接続さ
    れ、前記カウンタが生成する時間間隔毎に、 前記ユニット選択手段が、最近最も使われていない演算
    処理ユニットを指示した場合には、前記クロック選択手
    段が選択するクロックの周波数を現在選択されている動
    作クロックより低くするように値を変化させ、 前記ユニット選択手段が、最近最も使われていない演算
    処理ユニットを指示しない場合には、前記クロック選択
    手段が選択するクロックの周波数を現在選択されている
    動作クロックより高くするように値を変化させるアップ
    ダウンカウンタとを備え、 一定時間間隔で演算処理ユニットの動作クロックを段階
    的に変化させることを特徴とするデータ処理装置。
  2. 【請求項２】前記命令制御手段と前記アップダウンカウ
    ンタに接続され、命令実行に必要な演算処理ユニットの
    動作クロックが停止していることを検出し、動作クロッ
    クが供給されるまで前記命令制御手段に命令の実行を待
    たせると共に、前記クロック選択手段が動作クロックを
    供給するように前記アップダウンカウンタの値を変化さ
    せる復帰制御手段を備え、前記ユニット選択手段による
    動作クロックの変更と独立して動作クロックを変化させ
    ることを特徴とする請求項１記載のデータ処理装置。
JP2086507A 1990-03-30 1990-03-30 データ処理装置 Expired - Fee Related JP2762670B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2086507A JP2762670B2 (ja) 1990-03-30 1990-03-30 データ処理装置
KR1019910004874A KR940009376B1 (ko) 1990-03-30 1991-03-28 저소비전력방식 마이크로프로세서
DE69111283T DE69111283T2 (de) 1990-03-30 1991-03-30 Mikroprozessor mit niedrigem Leistungsverbrauch.
EP91105133A EP0451661B1 (en) 1990-03-30 1991-03-30 Low power consumption microprocessor
US08/278,102 US5418969A (en) 1990-03-30 1994-07-20 Low power consumption microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2086507A JP2762670B2 (ja) 1990-03-30 1990-03-30 データ処理装置

Publications (2)

Publication Number Publication Date
JPH03286213A JPH03286213A (ja) 1991-12-17
JP2762670B2 true JP2762670B2 (ja) 1998-06-04

Family

ID=13888896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2086507A Expired - Fee Related JP2762670B2 (ja) 1990-03-30 1990-03-30 データ処理装置

Country Status (5)

Country Link
US (1) US5418969A (ja)
EP (1) EP0451661B1 (ja)
JP (1) JP2762670B2 (ja)
KR (1) KR940009376B1 (ja)
DE (1) DE69111283T2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
AU3250393A (en) * 1991-12-17 1993-07-19 Compaq Computer Corporation Apparatus for reducing computer system power consumption
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
EP0574177B2 (en) * 1992-06-12 2003-08-20 Texas Instruments Incorporated Method and apparatus for changing processor clock rate
US5581297A (en) * 1992-07-24 1996-12-03 Intelligent Instruments Corporation Low power video security monitoring system
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
JPH06318123A (ja) * 1993-05-07 1994-11-15 Nec Ic Microcomput Syst Ltd 半導体集積回路
US5337285A (en) * 1993-05-21 1994-08-09 Rambus, Inc. Method and apparatus for power control in devices
DE4447848B4 (de) * 1993-06-30 2005-10-27 Intel Corporation, Santa Clara Taktverteilungssystem für einen Mikroprozessor
US6865684B2 (en) 1993-12-13 2005-03-08 Hewlett-Packard Development Company, L.P. Utilization-based power management of a clocked device
DE69522595T2 (de) * 1994-02-04 2002-07-11 Intel Corporation, Santa Clara Verfahren und Vorrichtung zur Stromverbrauchssteuerung in einem Rechnersystem
GB9405855D0 (en) * 1994-03-24 1994-05-11 Int Computers Ltd Computer system
JP3467631B2 (ja) * 1994-06-07 2003-11-17 株式会社ルネサステクノロジ ロジックｌｓｉ
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
ATE205616T1 (de) * 1994-10-19 2001-09-15 Advanced Micro Devices Inc Integrierte prozessorsysteme für tragbare informationsgeräte
JP3505018B2 (ja) * 1994-11-22 2004-03-08 株式会社ルネサステクノロジ 半導体集積回路
JPH08202469A (ja) * 1995-01-30 1996-08-09 Fujitsu Ltd ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
DE19505990C2 (de) * 1995-02-21 2002-03-28 United Microelectronics Corp Verfahren und Vorrichtung zum Verringern des Energieverbrauchs eines Computers während der Dateneingabe
JPH08272479A (ja) * 1995-03-31 1996-10-18 Nkk Corp 可変クロック発生装置
US5680594A (en) * 1995-05-24 1997-10-21 Eastman Kodak Company Asic bus interface having a master state machine and a plurality of synchronizing state machines for controlling subsystems operating at different clock frequencies
US5838929A (en) * 1995-06-01 1998-11-17 Ast Research, Inc. Upgrade CPU module with integral power supply
JP3520611B2 (ja) * 1995-07-06 2004-04-19 株式会社日立製作所 プロセッサの制御方法
US5983339A (en) * 1995-08-21 1999-11-09 International Business Machines Corporation Power down system and method for pipelined logic functions
US5822596A (en) * 1995-11-06 1998-10-13 International Business Machines Corporation Controlling power up using clock gating
US5726921A (en) * 1995-12-22 1998-03-10 Intel Corporation Floating point power conservation
US5758133A (en) * 1995-12-28 1998-05-26 Vlsi Technology, Inc. System and method for altering bus speed based on bus utilization
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US5802132A (en) 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5754867A (en) * 1996-03-20 1998-05-19 Vlsi Technology, Inc. Method for optimizing performance versus power consumption using external/internal clock frequency ratios
US6785826B1 (en) * 1996-07-17 2004-08-31 International Business Machines Corporation Self power audit and control circuitry for microprocessor functional units
US6000036A (en) * 1996-07-17 1999-12-07 International Business Machines Corp. Logical steering to avoid hot spots on integrated circuits
US5742781A (en) * 1996-08-09 1998-04-21 Hitachi America, Ltd. Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
JP2923882B2 (ja) 1997-03-31 1999-07-26 日本電気株式会社 クロック供給回路を備える半導体集積回路
JP2993466B2 (ja) * 1997-06-09 1999-12-20 日本電気株式会社 情報処理装置
US6188830B1 (en) 1997-07-14 2001-02-13 Sony Corporation Audiovisual effects processing method and apparatus for instantaneous storage-based playback of audio data in synchronization with video data
JPH11161383A (ja) * 1997-09-05 1999-06-18 Texas Instr Inc <Ti> オンチップ・アクティビティに応答してマイクロプロセッサの電力消費を調節するためのマイクロプロセッサ回路、システム、及び方法
US6345363B1 (en) 1998-06-23 2002-02-05 National Semiconductor Corporation Microprocessor core power reduction by not reloading existing operands
US6378081B1 (en) * 1998-10-01 2002-04-23 Gateway, Inc. Power conservation without performance reduction in a power-managed system
US6564329B1 (en) * 1999-03-16 2003-05-13 Linkup Systems Corporation System and method for dynamic clock generation
ATE366958T1 (de) 2000-01-14 2007-08-15 Texas Instruments France Mikroprozessor mit ermässigtem stromverbrauch
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
JP2003099148A (ja) * 2001-09-19 2003-04-04 Sanyo Electric Co Ltd データ処理装置とこれに利用可能なシステム制御装置およびデータ変換方法
US8645954B2 (en) * 2001-12-13 2014-02-04 Intel Corporation Computing system capable of reducing power consumption by distributing execution of instruction across multiple processors and method therefore
JP2003186567A (ja) * 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd マイクロプロセッサ
US7191350B2 (en) * 2002-01-30 2007-03-13 Matsushita Electric Industrial Co., Ltd. Instruction conversion apparatus and instruction conversion method providing power control information, program and circuit for implementing the instruction conversion, and microprocessor for executing the converted instruction
DE10221529A1 (de) 2002-05-14 2003-12-04 Systemonic Ag Verfahren zum gesteuerten Abschalten von Datenverarbeitungseinheiten
US7076681B2 (en) * 2002-07-02 2006-07-11 International Business Machines Corporation Processor with demand-driven clock throttling power reduction
CN100399262C (zh) * 2003-08-26 2008-07-02 国际商业机器公司 用于降低功率的按需驱动时钟调节的处理器
US7206950B2 (en) 2004-06-16 2007-04-17 Matsushita Electric Industrial Co., Ltd. Processor system, instruction sequence optimization device, and instruction sequence optimization program
US8656143B2 (en) 2006-03-13 2014-02-18 Laurence H. Cooke Variable clocked heterogeneous serial array processor
US8125243B1 (en) 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
US8060661B1 (en) 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
GB2466762B (en) * 2007-10-30 2013-05-15 Synopsys Inc Method and system for clock control for power-state transitions
US8336762B1 (en) 2008-11-17 2012-12-25 Greenwise Bankcard LLC Payment transaction processing
US9104435B2 (en) 2009-04-14 2015-08-11 Empire Technology Development Llc Program and data annotation for hardware customization and energy optimization
CN102934086B (zh) * 2010-06-10 2017-08-25 富士通株式会社 多核处理器系统、电力控制方法及电力控制程序
JP5561418B1 (ja) * 2013-08-09 2014-07-30 富士ゼロックス株式会社 画像処理装置及びプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748559A (en) 1979-08-09 1988-05-31 Motorola, Inc. Apparatus for reducing power consumed by a static microprocessor
US4758945A (en) 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
JPS5663628A (en) * 1979-10-25 1981-05-30 Nec Corp Data processing device
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
JPS5851325A (ja) * 1981-09-24 1983-03-26 Hitachi Ltd 相補型半導体集積回路装置
JPS59135569A (ja) * 1983-01-24 1984-08-03 Sharp Corp マルチプロセツサの制御方式
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4893271A (en) * 1983-11-07 1990-01-09 Motorola, Inc. Synthesized clock microcomputer with power saving
EP0162870B1 (en) * 1983-11-07 1993-08-04 Motorola, Inc. Synthesized clock microcomputer with power saving
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
US4670837A (en) * 1984-06-25 1987-06-02 American Telephone And Telegraph Company Electrical system having variable-frequency clock
JPS62166419A (ja) * 1986-01-17 1987-07-22 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多周波クロック発生装置
US5428754A (en) * 1988-03-23 1995-06-27 3Dlabs Ltd Computer system with clock shared between processors executing separate instruction streams
JPH0239559A (ja) * 1988-07-29 1990-02-08 Nec Corp 集積回路
JPH0654457B2 (ja) * 1989-01-27 1994-07-20 株式会社日立製作所 データ処理装置
US5021679A (en) * 1989-06-30 1991-06-04 Poqet Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers

Also Published As

Publication number Publication date
EP0451661A3 (en) 1993-01-20
DE69111283D1 (de) 1995-08-24
DE69111283T2 (de) 1996-04-04
US5418969A (en) 1995-05-23
EP0451661B1 (en) 1995-07-19
JPH03286213A (ja) 1991-12-17
EP0451661A2 (en) 1991-10-16
KR940009376B1 (ko) 1994-10-07
KR910017279A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
JP2762670B2 (ja) データ処理装置
KR920002754B1 (ko) 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템
KR100490576B1 (ko) 반도체 집적 회로 장치, 반도체 장치 및 그것을 포함하는 전자기기
US5848281A (en) Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US7890781B2 (en) Dynamic voltage transitions
US7181188B2 (en) Method and apparatus for entering a low power mode
JP2002215599A (ja) マルチプロセッサシステムおよびその制御方法
JP2000047872A (ja) 低消費電力動作機能を備えたマイクロプロセッサ
JPH11282568A (ja) セルフタイムドシステムの電力消耗の低減装置及びその方法
JP3468592B2 (ja) クロック信号発生回路
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
JP2001202155A (ja) 低消費電力処理装置
JPH07281782A (ja) クロック制御回路
JPH1031531A (ja) 電子装置
JPH10149237A (ja) 半導体回路
JPH11202968A (ja) マイクロコンピュータ
JPS6312286B2 (ja)
JPS58222349A (ja) 情報処理装置
EP1372065B1 (en) System large scale integrated circuit (LSI), method of designing the same, and program therefor
JPH04127210A (ja) 低消費電力プロセッサ
JPH076155A (ja) シングルチップ・マイクロコンピュータ
JPH0683616A (ja) 半導体集積回路
JP3082103B2 (ja) プロセッサ
JP2856715B2 (ja) クロックの周波数多段階変更制御装置および周波数多段階変更制御方法
EP1585011A1 (en) Clock control device, microprocessor, electronic device, clock control method, and clock control program

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees